JPH0360176B2 - - Google Patents
Info
- Publication number
- JPH0360176B2 JPH0360176B2 JP59055481A JP5548184A JPH0360176B2 JP H0360176 B2 JPH0360176 B2 JP H0360176B2 JP 59055481 A JP59055481 A JP 59055481A JP 5548184 A JP5548184 A JP 5548184A JP H0360176 B2 JPH0360176 B2 JP H0360176B2
- Authority
- JP
- Japan
- Prior art keywords
- resist film
- silicon wafer
- ions
- implanted
- ion implantation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 41
- 229910052710 silicon Inorganic materials 0.000 claims description 41
- 239000010703 silicon Substances 0.000 claims description 41
- 150000002500 ions Chemical class 0.000 claims description 24
- 238000000034 method Methods 0.000 claims description 12
- 238000004519 manufacturing process Methods 0.000 claims description 10
- 239000004065 semiconductor Substances 0.000 claims description 9
- 238000000059 patterning Methods 0.000 claims description 4
- 235000012431 wafers Nutrition 0.000 description 41
- 238000005468 ion implantation Methods 0.000 description 19
- 239000012535 impurity Substances 0.000 description 5
- 239000000463 material Substances 0.000 description 5
- 238000007796 conventional method Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 239000011295 pitch Substances 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000010849 ion bombardment Methods 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- High Energy & Nuclear Physics (AREA)
- General Physics & Mathematics (AREA)
- Toxicology (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Health & Medical Sciences (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Drying Of Semiconductors (AREA)
- Dicing (AREA)
Description
【発明の詳細な説明】
(a) 発明の技術分野
本発明は、半導体装置の製造方法に係り、特に
シリコンウエハーの表面にイオン注入の際に発生
するレジスト膜のクラツク防止に関する。DETAILED DESCRIPTION OF THE INVENTION (a) Technical Field of the Invention The present invention relates to a method for manufacturing a semiconductor device, and particularly to prevention of cracks in a resist film that occur during ion implantation into the surface of a silicon wafer.
(b) 技術の背景
近年、半導体装置の製造工程ではシリコンウエ
ハーに、イオン注入法で不純物を注入する方法が
広範囲に利用されている。(b) Background of the Technology In recent years, the method of implanting impurities into silicon wafers by ion implantation has been widely used in the manufacturing process of semiconductor devices.
イオン注入法は、極めて精度の高い不純物導入
が可能であり、この理由はイオン注入時に不純物
イオンの個数をカウントしながらイオン注入がで
きるという点にある。 The ion implantation method allows impurity introduction with extremely high precision, and the reason for this is that ion implantation can be performed while counting the number of impurity ions during ion implantation.
従つてイオン注入されるイオンの個数は、電流
の積分値として制御すればよいし、又シリコンウ
エハー表面にイオン注入される不純物の浸入深さ
はイオン注入の加速電圧によつて決定されるので
多くの利点がある。 Therefore, the number of ions to be implanted can be controlled as the integral value of the current, and the penetration depth of impurities implanted into the silicon wafer surface is determined by the accelerating voltage of ion implantation, so there are many There are advantages.
そして、イオン注入の場合の基本的な特徴とし
て、シリコンウエハー表面にマスキングが可能で
あることがあげられる。 A basic feature of ion implantation is that it is possible to mask the silicon wafer surface.
マスキングの形成として、イオン注入されるイ
オンの飛翔する距離よりも、十分厚いマスク材質
を用いることにより、注入されたイオンは、その
マスク材質内部で停止して、シリコンウエハー表
面に到達しない。 By using a mask material that is sufficiently thicker than the flying distance of the implanted ions to form the mask, the implanted ions stop inside the mask material and do not reach the silicon wafer surface.
又このイオン注入では、マスキングの材料とし
て、ホトレジスト材料をそのまま使用することが
出来るので、このレジスト膜とイオン注入法とを
組み合わせた半導体装置の製造工程は、イオン注
入される部分が局部的に温度が上がつても、周辺
部分の温度が上がらないため、半導体装置の製造
のプロセスの低温化を実現する上で非常に重要に
なつている。 In addition, in this ion implantation, the photoresist material can be used as is as a masking material, so the manufacturing process of semiconductor devices that combines this resist film and the ion implantation method requires that the ion implanted part be locally heated. Even if the temperature rises, the temperature of the surrounding area does not rise, making it extremely important for realizing low-temperature processes for manufacturing semiconductor devices.
然しながら、シリコンウエハー表面に多数のチ
ツプを形成する半導体集積回路の製造工程では、
シリコンウエハー表面に、レジスト膜を形成した
後、パターニングによつて、イオン注入すべき多
数の開口窓を形成し、このレジスト膜をマスクに
してイオン注入を行う。この際、シリコンウエハ
表面では、上記開口窓内の部分がイオンの衝撃に
よつて温度が急激に上昇する一方、レジスト膜に
よつてマスクされている部分は温度の上昇が緩や
かであるため温度分布が生じ、この温度分布がシ
リコンウエハー表面に密着して形成されているレ
ジスト膜内に温度差を作りだし、その結果、レジ
スト膜に歪を生じさせ、これが原因となつて、レ
ジスト膜にクラツクが発生する問題があり、クラ
ツクのあるレジスト膜のままでイオン注入を行う
と、このクラツクを通過したイオンがシリコンウ
エハーにおけるイオン注入してはならない領域に
注入されるという欠点があり、これの改善が要望
されている。 However, in the manufacturing process of semiconductor integrated circuits, in which many chips are formed on the surface of a silicon wafer,
After forming a resist film on the surface of a silicon wafer, a large number of opening windows for ion implantation are formed by patterning, and ion implantation is performed using this resist film as a mask. At this time, on the silicon wafer surface, the temperature of the area inside the opening window rises rapidly due to ion bombardment, while the temperature rises more slowly in the area masked by the resist film, resulting in a temperature distribution. This temperature distribution creates a temperature difference within the resist film that is formed in close contact with the silicon wafer surface, which causes distortion in the resist film, which causes cracks in the resist film. If ion implantation is performed with a resist film that has cracks, the ions that have passed through the cracks will be implanted into areas of the silicon wafer where ions should not be implanted. Improvements to this problem are desired. has been done.
(c) 従来技術と問題点
第１図は従来方法における、シリコンウエハー
表面にコーテングされたレジスト膜の状態を説明
する図である。(c) Prior Art and Problems FIG. 1 is a diagram illustrating the state of a resist film coated on the surface of a silicon wafer in a conventional method.
最初に、シリコンウエハー１の表面に、注入さ
れるイオンを遮蔽するためのレジスト膜２が形成
される。 First, a resist film 2 is formed on the surface of a silicon wafer 1 to shield implanted ions.
レジスト膜は、一般に使用されている、ホトレ
ジスト用の材料がそのまま使用することができ、
シリコンウエハー表面の全面にわたつてコーテン
グされる。 The resist film can be made of commonly used photoresist materials, and can be used as is.
The entire surface of the silicon wafer is coated.
一般にレジスト膜は、高速度で回転するスピン
ナーにシリコンウエハーを取りつけ、シリコンウ
エハー表面に、レジスト液を滴下して膜厚が均一
な成膜が行われる。 Generally, a resist film is formed by attaching a silicon wafer to a spinner that rotates at high speed and dropping a resist solution onto the surface of the silicon wafer to have a uniform film thickness.
シリコンウエハーの厚みは、通常0.3mmから0.5
mm程度で、直径が３インチから４インチであり、
又シリコンウエハー表面にコーテングされるレジ
スト膜の厚みは1μｍ程度である。 The thickness of silicon wafer is usually 0.3mm to 0.5mm.
mm, with a diameter of 3 inches to 4 inches,
The thickness of the resist film coated on the silicon wafer surface is about 1 μm.
このレジスト膜に対し、通常のパターニング方
法によつて、イオン注入すべき部分のレジスト膜
を除去して開口窓３を形成する。 The resist film is removed from the portion where ions are to be implanted by a normal patterning method to form an opening window 3.
シリコンウエハー表面には、多数の縦横方向の
それぞれに所定ピツチでマトリツクス状に配列さ
れた複数のチツプ４が配列されており、各々のチ
ツプ４上のレジスト膜に開口窓３が形成される。 On the surface of the silicon wafer, a plurality of chips 4 are arranged in a matrix at predetermined pitches in each of the longitudinal and lateral directions, and an opening window 3 is formed in the resist film on each chip 4.
次ぎにこの開口窓を有するレジスト膜をマスク
してシリコンウエハー表面にイオン注入を行う。
このとき、前述したような理由によりレジスト膜
にはクラツク５が発生する。 Next, using the resist film having the opening window as a mask, ions are implanted into the surface of the silicon wafer.
At this time, cracks 5 occur in the resist film for the reasons mentioned above.
このようにレジスト膜にクラツクが生ずると、
クラツク部を通して開口部以外のシリコンウエハ
ー表面にもイオン注入がされることになり、正確
なイオン注入を行うことが不可能となる欠点があ
つた。 When cracks occur in the resist film like this,
Ions are implanted into the surface of the silicon wafer other than the opening through the crack, which has the disadvantage that accurate ion implantation is impossible.
(d) 発明の目的
本発明は、上記従来の欠点に鑑み、イオン注入
の際に、シリコンウエハー表面に形成されるレジ
スト膜が、局部的に急激に温度が上昇するために
起きるクラツクの発生を防止する製造方法を提供
することを目的とする。(d) Purpose of the Invention In view of the above-mentioned conventional drawbacks, the present invention aims to prevent the occurrence of cracks in the resist film formed on the surface of a silicon wafer during ion implantation due to a sudden local temperature rise. The purpose is to provide a manufacturing method that prevents this.
(e) 発明の構成
この目的は、本発明によれば、シリコンウエハ
ー表面にレジスト膜を形成する工程と、該ウエハ
ーのチツプ内におけるイオン注入すべき部分と該
チツプ間のスクライプ線の部分とに対応する開口
を設けるとともに該ウエハーの周辺部分に位置し
てチツブパターンに欠けが生じる不使用領域上に
該レジスト膜を残すように該レジスト膜をパター
ニングして該レジスト膜を複数の島状に分離する
工程と、該島状に分離された該レジスト膜をマス
クとして該シリコンウエハーにイオン注入する工
程と、該イオン注入が行われた該シリコンウエハ
ー表面の該レジスト膜を除去する工程を含むこと
を特徴とする半導体装置の製造方法を提供するこ
とによつて達成できる。(e) Structure of the Invention According to the present invention, the object is to form a resist film on the surface of a silicon wafer, to form a resist film on a silicon wafer surface, and to form a resist film on a portion of the wafer in which ions are to be implanted and a scribe line portion between the chips. The resist film is separated into a plurality of islands by providing a corresponding opening and patterning the resist film so as to leave it on an unused area located at the periphery of the wafer where the chip pattern is chipped. A step of implanting ions into the silicon wafer using the resist film separated into island shapes as a mask, and a step of removing the resist film from the surface of the silicon wafer where the ion implantation has been performed. This can be achieved by providing a method for manufacturing a semiconductor device that achieves this.
(f) 発明の実施例
第２図は本発明による、シリコンウエハー表面
に、イオン注入をする場合のレジスト膜の構成を
説明する図である。(f) Embodiments of the Invention FIG. 2 is a diagram illustrating the structure of a resist film when ions are implanted into the surface of a silicon wafer according to the present invention.
図において、１０はシリコンウエハーであり、
そのシリコンウエハーの表面にレジスト膜１１
が、前記のスピンナー法によつて、約1μｍの厚
みで形成される。 In the figure, 10 is a silicon wafer;
A resist film 11 is formed on the surface of the silicon wafer.
is formed to a thickness of approximately 1 μm by the spinner method described above.
次ぎに、このレジスト膜１１をパターニングす
る。すなわち、シリコンウエハー１０の表面に
は、複数のチツプ１３が縦横方向に所定ピツチで
マトリツクス状に配列されており、これらチツプ
１３内のイオン注入すべき部分に対応する開口窓
１２を形成する。さらに、チツプ１３の間に一定
幅を以て前記縦横方向に延在するスクライブ線上
におけるレジスト膜１１を選択的に除去する。こ
れにより、該レジスト膜１１は各々の該チツプ１
３に対応する島状に分離される。 Next, this resist film 11 is patterned. That is, on the surface of the silicon wafer 10, a plurality of chips 13 are arranged in a matrix at predetermined pitches in the vertical and horizontal directions, and opening windows 12 are formed corresponding to portions of the chips 13 into which ions are to be implanted. Further, the resist film 11 on the scribe lines extending in the longitudinal and lateral directions with a constant width between the chips 13 is selectively removed. As a result, the resist film 11 is attached to each chip 1.
It is separated into islands corresponding to 3.
具体的な実施例について説明すると、シリコン
ウエハーの直径が３インチとして、このシリコン
ウエハーを、５mm×５mmの角型のチツプに分割す
るものとする。そして、このチツプにはイオンチ
ツプすべき部分があるものとし、そのため前記開
口窓１２の形状が4μｍ×10μｍの矩形であるとす
る。 To explain a specific example, it is assumed that the silicon wafer has a diameter of 3 inches and is divided into square chips of 5 mm x 5 mm. It is assumed that this chip has a portion to be ion-chip, and therefore the shape of the opening window 12 is a rectangle of 4 μm x 10 μm.
この場合のシリコンウエハー表面における、レ
ジスト膜には上記開口窓１２が各チツプにパター
ニングされるとともに、チツプ１３間のスクライ
ブ線に対応した幅が約90μｍの分離溝１４がパタ
ーニングされて、それぞれのチツプ間のレジスト
膜が碁盤目状に分離される。 In this case, on the surface of the silicon wafer, the resist film is patterned with the above-mentioned opening windows 12 for each chip, and separation grooves 14 with a width of about 90 μm corresponding to the scribe lines between the chips 13 are patterned. The resist film in between is separated in a grid pattern.
このようにして、シリコンウエハー表面にイオ
ン注入がなされるが、例えばシリコンウエハーに
おける前記イオン注入すべき部分にＮ型領域を形
成するために、燐（Ｐ）等のイオン注入が行われ
る。 In this way, ions are implanted into the surface of the silicon wafer. For example, ions of phosphorus (P) or the like are implanted in order to form an N-type region in the portion of the silicon wafer where the ions are to be implanted.
この際に、シリコンウエハー表面のイオン注入
がなされる開口窓の部分は、イオンのエネルギー
によつて急速に温度が上昇する。このとき、従来
の方法ではレジスト膜の面積が大きいため歪も大
きくなり、その結果、クラツクを生じたが、本発
明に係る方法によつて形成されたレジスト膜は、
島状に小面積に分離されているため、歪を生じて
も島状の小面積で、歪が吸収されてしまい、レジ
スト膜にクラツクが発生することがない。 At this time, the temperature of the opening window portion of the silicon wafer surface where ions are implanted rapidly rises due to the energy of the ions. At this time, in the conventional method, the area of the resist film was large, so the distortion was also large, resulting in cracks, but the resist film formed by the method according to the present invention
Since the resist film is separated into small island-shaped areas, even if distortion occurs, the distortion is absorbed by the small island-shaped areas, and no cracks occur in the resist film.
イオン注入が完了してから、レジスト膜を除去
し、ウエハーをアニールしてイオン注入した不純
物をシリコンウエハー内に拡散させ、ウエハーの
イオン注入製作工程が完了する。 After the ion implantation is completed, the resist film is removed and the wafer is annealed to diffuse the implanted impurities into the silicon wafer, completing the wafer ion implantation manufacturing process.
(g) 発明の効果
以上詳細に説明したように、本発明を半導体装
置の製造工程に採用することにより、シリコンウ
エハー表面に正確にイオン注入ができ、高品質の
半導体装置の製造に供し得るという効果大なるも
のがある。(g) Effects of the Invention As explained in detail above, by applying the present invention to the manufacturing process of semiconductor devices, ions can be accurately implanted into the surface of a silicon wafer, and high-quality semiconductor devices can be manufactured. There are some things that are very effective.
第１図は、従来のイオン注入法のレジスト膜、
第２図は本発明のイオン注入法のレジスト膜であ
る。
図において、１と１０はシリコンウエハー、２
と１１はレジスト膜、３と１２は開口窓、４と１
３はチツプ、５はクラツク、１４はレジスト膜の
分離溝である。
Figure 1 shows the resist film of conventional ion implantation method.
FIG. 2 shows a resist film for the ion implantation method of the present invention. In the figure, 1 and 10 are silicon wafers, 2
and 11 are resist films, 3 and 12 are opening windows, 4 and 1
3 is a chip, 5 is a crack, and 14 is a resist film separation groove.
Claims (1)
る工程と、 該ウエハーのチツプ内におけるイオン注入すべ
き部分と該チツプ間のスクライブ線の部分とに対
応する開口を設けるとともに該ウエハーの周辺部
分に位置してチツプパターンに欠けが生じる不使
用領域上に該レジスト膜を残すように該レジスト
膜をパターニングして該レジスト膜を複数の島状
に分離する工程と、 該島状に分離された該レジスト膜をマスクとし
て該シリコンウエハーにイオン注入する工程と、 該イオン注入が行われた該シリコンウエハー表
面の該レジスト膜を除去する工程 を含むことを特徴とする半導体装置の製造方法。[Claims] 1. A step of forming a resist film on the surface of a silicon wafer, providing an opening corresponding to a portion of the chip of the wafer where ions are to be implanted and a portion of a scribe line between the chips, and forming a resist film on the surface of the silicon wafer. separating the resist film into a plurality of islands by patterning the resist film so as to leave the resist film on an unused area located at the periphery where the chip pattern is chipped; and separating the resist film into a plurality of islands. A method for manufacturing a semiconductor device, comprising the steps of: implanting ions into the silicon wafer using the resist film as a mask; and removing the resist film from the surface of the silicon wafer where the ions have been implanted.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5548184A JPS60198721A (en) | 1984-03-22 | 1984-03-22 | Manufacture of semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5548184A JPS60198721A (en) | 1984-03-22 | 1984-03-22 | Manufacture of semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60198721A JPS60198721A (en) | 1985-10-08 |
| JPH0360176B2 true JPH0360176B2 (en) | 1991-09-12 |
Family
ID=12999808
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5548184A Granted JPS60198721A (en) | 1984-03-22 | 1984-03-22 | Manufacture of semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60198721A (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012204568A (en) * | 2011-03-25 | 2012-10-22 | Sumitomo Electric Ind Ltd | Semiconductor device manufacturing method |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5396665A (en) * | 1977-01-31 | 1978-08-24 | Ibm | Method of ejecting ion |
| JPS59175722A (en) * | 1983-03-25 | 1984-10-04 | Oki Electric Ind Co Ltd | Photomask for manufacture of semiconductor device |
-
1984
- 1984-03-22 JP JP5548184A patent/JPS60198721A/en active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5396665A (en) * | 1977-01-31 | 1978-08-24 | Ibm | Method of ejecting ion |
| JPS59175722A (en) * | 1983-03-25 | 1984-10-04 | Oki Electric Ind Co Ltd | Photomask for manufacture of semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60198721A (en) | 1985-10-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE2153103C3 (en) | Process for the production of integrated circuit arrangements as well as integrated circuit arrangement produced according to the method | |
| CA1085969A (en) | Semiconductor devices and method of manufacturing the same | |
| DE2626739A1 (en) | METHOD FOR MANUFACTURING MONOLITHICALLY INTEGRATED SEMICONDUCTOR CIRCUITS WITH DIELECTRIC INSULATION ZONES CAUSED BY ION BOMB ELEMENTS | |
| CZ62997A3 (en) | Process for producing gated semiconductor device mos with limited number of masks | |
| US3390019A (en) | Method of making a semiconductor by ionic bombardment | |
| US4084987A (en) | Method for manufacturing electrical solid state devices utilizing shadow masking and ion-implantation | |
| US4018627A (en) | Method for fabricating semiconductor devices utilizing oxide protective layer | |
| DE2103468B2 (en) | Method for manufacturing a semiconductor device | |
| DE3002740A1 (en) | METHOD FOR TRAINING SUBSTRATE ELECTRODES IN MOS ICS WITH LOCAL OXIDATION | |
| US4024835A (en) | Spinner chuck for non-circular substrates | |
| JPH0360176B2 (en) | ||
| US3664894A (en) | Method of manufacturing semiconductor devices having high planar junction breakdown voltage | |
| US3807038A (en) | Process of producing semiconductor devices | |
| US4118257A (en) | Method for producing a semiconductor device having monolithically integrated units in a semiconductor body | |
| JPS60189263A (en) | Semiconductor power control element and method of producing same | |
| JPS62154622A (en) | Manufacture of semiconductor device | |
| US4544940A (en) | Method for more uniformly spacing features in a lateral bipolar transistor | |
| KR100414748B1 (en) | Method for manufacturing cell aperture mask of semiconductor device | |
| GB1294515A (en) | Improvements in or relating to the fabrication of semiconductor devices | |
| EP0107851A1 (en) | Manufacture of semiconductor devices by the planar method | |
| JPS57181137A (en) | Manufacture of semiconductor device | |
| JPH01173712A (en) | Manufacture of semiconductor device | |
| JPS56165338A (en) | Semiconductor device and manufacture thereof | |
| JPS6350014A (en) | Manufacture of semiconductor device | |
| JPS57173956A (en) | Manufacture of semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |