JPS60198432A - Generating device for electron beam drawing data - Google Patents

Generating device for electron beam drawing data

Info

Publication number
JPS60198432A
JPS60198432A JP59055062A JP5506284A JPS60198432A JP S60198432 A JPS60198432 A JP S60198432A JP 59055062 A JP59055062 A JP 59055062A JP 5506284 A JP5506284 A JP 5506284A JP S60198432 A JPS60198432 A JP S60198432A
Authority
JP
Japan
Prior art keywords
memory
exposure
address
register group
group
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP59055062A
Other languages
Japanese (ja)
Inventor
Tadao Konishi
小西 忠雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP59055062A priority Critical patent/JPS60198432A/en
Publication of JPS60198432A publication Critical patent/JPS60198432A/en
Pending legal-status Critical Current

Links

Landscapes

  • Measuring Fluid Pressure (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Electron Beam Exposure (AREA)

Abstract

PURPOSE:To obtain the device that generates drawing data which allows proximity effect corrections at a high speed by correcting the size of a drawing pattern according to an exposure level. CONSTITUTION:A bit pattern memory 4 is controlled by an address generating circuit 15 and a controller 6 with every clock 15 so that the position of a small matrix on a large matrix is obtained. Column data read out of the memory 4 is held in a register group 7 and shifted to a small matrix register group 8 with a next cock 16. The output of the register group 8 is weighted by controlling the output of a register group 9 through a gate group 10, whose output is summed up by an adding circuit 11 and stored in one point of exposure amount map memory 13 as the amount of exposure at the center coordinates of the small matrix through a register 12. An address signal 17 from the controller 16 is passed through an address switch circuit 14 to obtain a control signal 19, with which the address of the memory 13 is controlled. Thus, the amount of exposure at every coordinate point is calculated at a high speed to generate an exposure amount map.

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は電子線描画データ作成装置に係り、特に電子線
描画装置におけるいわゆる近接効果による描画パタンの
歪を補正できる描画データを高速で作成するのに好適な
電子線描画データ作成装置に関するものである。
DETAILED DESCRIPTION OF THE INVENTION [Field of Application of the Invention] The present invention relates to an electron beam lithography data creation device, and in particular to an apparatus for creating lithography data at high speed that can correct distortion of a lithography pattern caused by the so-called proximity effect in an electron beam lithography device. The present invention relates to an electron beam lithography data creation device suitable for.

〔発明の背景〕[Background of the invention]

従来は、近接効果による描画パタンの歪を補正するため
、描画データを作成するプログツムは、近接するパタン
をめ、その影響を算出し、描画パタンの分解、描画露光
量の制御、描画パタン寸法の変更などの補正処理を行っ
た描画データを作成するようにしていた。しかし、描画
データの量は、最近、描画対象がLSIとなるのにとも
なって膨大となり、補正演算を高速大形電子計算機を用
いて行ったとしても十分な効果を得るためにはばく大な
計算時間を必要とするようになってきた。
Conventionally, in order to correct the distortion of drawing patterns due to the proximity effect, the program that creates drawing data takes adjacent patterns, calculates the influence, and decomposes the drawing patterns, controls the drawing exposure amount, and adjusts the drawing pattern dimensions. It was designed to create drawing data that underwent correction processing such as changes. However, the amount of drawing data has recently become enormous as the drawing target has become LSI, and even if correction calculations are performed using a high-speed large-scale electronic computer, it takes a large amount of calculation time to obtain a sufficient effect. It has come to be necessary.

したがって、小形電子計算機によりデータ作成を行うこ
とはほとんど不可能に近く、これらのことから、ソフト
ウェアのみで処理する場合は、精度を犠牲にした簡易処
理ですまさざるを得ないという問題が生じてきたつ 〔発明の目的〕 本発明は上記に鑑みてなされたもので、その目的とする
ところは、近接効果補正を行うことができる描画データ
を高速で作成することができる電子線描画データ作成装
置を提供することにあるっ〔発明の概要〕 本発明の特徴は、ある領域の描画図形に対応する描画デ
ータを記憶するビットバタンメモリと、このメモリ上の
一部をマトリクス状に読み出す手段と、上記読み出され
たマトリクス状のビットバタンを保持する第1のレジス
タ群と、上記ビットパタンの各尤に対して重み付けをす
るための値を記憶している第2のレジスタ群と、この第
1.第2のレジスタ群の間でそれぞれ重み付は演算を行
う演算回路群と、この演算回路群の出力を加算して上記
ビットバタンの各点に対する周辺バタンの影響をめる手
段と、上記周辺パタンの影響をアドレス毎に入力して無
補正描画露光量マツプを補正して記憶する露光量マツプ
メモリと、この露光量マツプメモリの値により図形を輪
郭部の露光量。
Therefore, it is almost impossible to create data using a small computer, and this has led to the problem that when processing only with software, it is necessary to make do with simple processing at the expense of accuracy. [Object of the Invention] The present invention has been made in view of the above, and its purpose is to provide an electron beam lithography data creation device that can create lithography data capable of performing proximity effect correction at high speed. [Summary of the Invention] The present invention is characterized by a bit-bang memory for storing drawing data corresponding to drawing figures in a certain area, a means for reading a part of this memory in a matrix, and a method for reading the above-mentioned reading data. A first register group that holds the output matrix-like bit patterns, a second register group that stores values for weighting each likelihood of the bit patterns, and a second register group that stores values for weighting each likelihood of the bit pattern. A group of arithmetic circuits that perform weighting operations between the second register group, a means for adding the outputs of the arithmetic circuit group to determine the influence of peripheral bumps on each point of the bit bump, and a means for calculating the influence of the peripheral bumps on each point of the bit pattern. There is an exposure map memory that corrects and stores the uncorrected drawing exposure map by inputting the influence of each address for each address.

により分解して修正されたバタンデータを出力する分解
回路とより彦る構成とした点にある。
The structure is more similar to that of a disassembly circuit that disassembles and outputs corrected baton data.

〔発明の実施例〕[Embodiments of the invention]

以下本発明を第7図〜第9図に示した実施例しよび第1
図〜第6図、第10図を用いて詳細に説明する。
Embodiments of the present invention shown in FIGS. 7 to 9 will be described below.
This will be explained in detail with reference to FIGS. 6 and 10.

まず、近接効果によるバタン歪について第1図を用いて
説明する。第1図は近接効果による描画バタン慣例を示
す図で、第1図(a)、 (b)のように、実線で示す
バタンを描画するとき、点線で示すような描画歪が発生
する。1つは、第1図(a)に示すように、孤立した小
さなバタンか更に小さくなってしまうという現象であり
、他の1つは、第1図(b)に示すように、近接するバ
タンかあたかも引き合うようににじみ出し、小さいバタ
ン間の隙間が更に小さくなるという現象である。第1図
(C)は、理想的露光量(実線)と有効露光量(点線)
とを示しており、第1図(a) 、 (b)に対応させ
て示しである。このように、相互効果により露光量の歪
が生じる。
First, the baton distortion due to the proximity effect will be explained using FIG. 1. FIG. 1 is a diagram showing the convention of drawing a button due to the proximity effect. When drawing a button indicated by a solid line as shown in FIGS. 1(a) and 1(b), drawing distortion as indicated by a dotted line occurs. One is the phenomenon of isolated small batons becoming even smaller, as shown in Figure 1(a), and the other is the phenomenon of adjacent battens becoming smaller, as shown in Figure 1(b). This is a phenomenon in which the clouds ooze out as if they are attracting each other, and the gaps between the small batons become even smaller. Figure 1 (C) shows the ideal exposure amount (solid line) and the effective exposure amount (dotted line).
This figure corresponds to FIGS. 1(a) and 1(b). In this way, exposure amount distortion occurs due to mutual effects.

次に、第2図〜第6図を用いて本発明の原理について説
明する。第2図はある領域のビットバタン表示例を示し
た図である。第2図に示すように、ある領域の描画バタ
ンをマトリクス上に画面を構成してピットバタンで表わ
す。第2図(a)において、実線でかこまれた領域1は
描画領域であり、1点鎖線でかこまれた領域2は周辺の
影響を見るだめの領域であり、2点鎖線でかこまれた領
域3は計算のため0”をつめておく領域である。第2図
(a)のそれぞれのバタンは、第2図中)に示すように
ビットパタンで表現できる。この大マトリクス上のある
1点について考察すれば、第3図に示すように、もし、
周辺にバタンかあれば(中心5着目点)、周辺の座標点
から1より小さい重みで影響を受ける。すなわち、ある
1点の露光量は、自分自身の露光量と周辺のバタンによ
る重み付けされた露光蓋の和、すなわち面積外で表わさ
れる。ただし、実際には2〜3μm以上離れた点の影響
は無視できる。
Next, the principle of the present invention will be explained using FIGS. 2 to 6. FIG. 2 is a diagram showing an example of bit bang display in a certain area. As shown in FIG. 2, the drawing buttons of a certain area are formed into a screen on a matrix and are represented as pit buttons. In Fig. 2(a), area 1 surrounded by a solid line is the drawing area, area 2 surrounded by a dashed-dotted line is an area for observing the influence of the surroundings, and area surrounded by a dashed-double line. 3 is an area to store 0" for calculation. Each button in Figure 2 (a) can be expressed by a bit pattern as shown in Figure 2). A certain point on this large matrix If we consider, as shown in Figure 3, if
If there is a slam in the periphery (center 5th point of interest), it will be influenced by the surrounding coordinate points with a weight smaller than 1. That is, the exposure amount at one point is expressed as the sum of its own exposure amount and the exposure lid weighted by surrounding bumps, that is, outside the area. However, in reality, the influence of points separated by 2 to 3 μm or more can be ignored.

大マトリクス上で、この小マトリクスにより周辺ビット
バタンの影響を各点についてめておけば、補正なしで露
光した場合の露光−゛バタンを得ることができる。第4
図はこのようにして得られた露光量マツプで、実線で示
した描画バタンに対して点線で示す露光(fiバタンと
なる。この露光蓋バタン上で、第5図に示すように、描
画図形の輪郭をトレースし、露光量のレベルによりこの
輪郭を幾つかのブロックに分ける。図中のφ印は区切シ
点を例示したもので、この区切り点と、第5図に示す例
においては4頂点とにより図形を分解し、第6図に示す
ように、露光レベルで描画バタン寸法を補正してやれば
、露光したときに希望する図形を得ることができる。
By considering the influence of peripheral bit bumps for each point on the large matrix using this small matrix, it is possible to obtain the exposure-bump when exposure is performed without correction. Fourth
The figure shows the exposure amount map obtained in this way, where the exposure (fi button) shown by the dotted line is applied to the drawing button shown by the solid line.On this exposure lid button, as shown in FIG. The contour is traced, and this contour is divided into several blocks depending on the exposure level.The φ mark in the figure is an example of a dividing point, and in the example shown in FIG. By decomposing the figure according to the vertices and correcting the drawing button dimensions based on the exposure level as shown in FIG. 6, it is possible to obtain the desired figure when exposed.

次に、本発明の実施例について説明する。第7図は本発
明の電子線描画データ作成装置の露光量マツプ作成装置
の一実施例を示すブロック図である。第7図においては
、ビットバタンメモリ4は、アドレス作成回路5および
それを制御するコントローラ6により、大マトリクス上
の小マトリクスの位置および次の最古カラムデータ1)
14+ b24 *b34(3個の例)を得るようにク
ロック15毎に制御される。
Next, examples of the present invention will be described. FIG. 7 is a block diagram showing an embodiment of the exposure amount map creation device of the electron beam lithography data creation device of the present invention. In FIG. 7, the bit-bang memory 4 is configured to determine the position of the small matrix on the large matrix and the next oldest column data 1) by the address generation circuit 5 and the controller 6 that controls it.
It is controlled every 15 clocks to obtain 14+b24*b34 (3 examples).

ヒツトバタンメモリ4より読み出されたカラムデータは
、レジスタ群7により保持され、次のクロック16で小
マトリクスレジスタ群8ヘシフトされる。このようにし
て作成された小マトリクスレジスタ群8の小マトリクス
の出力は、小マトリクス各元の重みを示すレジスタ群(
第7図では、all〜ass)9の出力をゲート群1o
により制御することによって重み付けされる。ゲート群
1゜の各ゲートの出力は、トリー状の加算回路11によ
シ総和がめられ、小マトリクス中心座標の露光量として
レジスタ12を経て露光量マツプメモリ13の1点に蓄
えられる。露光量マツプメモリ13のアドレスは、コン
トローラ6からのアドレス信号17がアドレス切換回路
14を経て制御信号19となシ、これにより制御される
。この演算中に次のカラムデータは、レジスタ群7に読
み出されているため、直ちに次の座標点の演算に移るこ
とができる。このようにして、各座標点の露光量が高速
でめられ、露光量マツプが作成される。
The column data read from the hit button memory 4 is held by the register group 7 and shifted to the small matrix register group 8 at the next clock 16. The output of the small matrix of the small matrix register group 8 created in this way is a register group (
In FIG. 7, the outputs of all to ass) 9 are connected to the gate group 1o
weighted by controlling. The outputs of each gate of the gate group 1° are summed by a tree-shaped adder circuit 11, and stored at one point in an exposure map memory 13 via a register 12 as the exposure amount at the center coordinates of the small matrix. The address of the exposure amount map memory 13 is controlled by an address signal 17 from the controller 6 passing through an address switching circuit 14 and becoming a control signal 19. During this calculation, the next column data has been read into the register group 7, so it is possible to immediately move on to the calculation of the next coordinate point. In this way, the exposure amount at each coordinate point is determined at high speed, and an exposure amount map is created.

なお、第7図の回路において、小マトリクスの重みは、
等距離の点については等しいこと、そしてメモリに比べ
て高速の、例えば、ECL(エミッタカップルロジック
)等の加算回路11を用いたときは、順次積算する方式
を並列方式と合せ用いることによって加算回路11を簡
単にすることができる。
In addition, in the circuit of FIG. 7, the weight of the small matrix is
Points that are equidistant are equal, and when using an adder circuit 11 that is faster than memory, such as ECL (emitter couple logic), the adder circuit can be 11 can be simplified.

第7図に示す回路においては、小マトリクスの次のカラ
ムのビットデータを一斉に読めるようにビットバタンメ
モリ4を構成することによユ、1メモリサイクルで小マ
トリクスビットバタンを更新できるという特徴を持って
いる。例えば、第8図に示すように、8ビット×8キロ
ワードのRAM16個により1000Xloooのビッ
トバタンメモリを作成した場合、一度に最高128ビツ
トのデータを読み出すことができる。
The circuit shown in FIG. 7 has the feature that the small matrix bit bumps can be updated in one memory cycle by configuring the bit bump memory 4 so that the bit data of the next column of the small matrix can be read all at once. have. For example, as shown in FIG. 8, if a 1000Xlooo bit-bang memory is created using 16 8-bit x 8 kiloword RAMs, a maximum of 128 bits of data can be read out at one time.

第9図はマツプ完成後の出力回路の一実施例を示すブロ
ック図である。第9図においては、1つの描画バタンデ
ータよシ輪郭のアドレスをコントローラ21により作成
し、このアドレス18をアドレス切換回路14を介して
露光量アドレスマツプメモリ13に与え、マツプメモリ
13を順次アクセスするようにしてあシ、マツプメモリ
13がらの出力20はマルチコンパレータ回路22によ
りチェックし、スレシホールドレベルを横切るとき、そ
のアドレスを特異点メモリ23に記憶する。
FIG. 9 is a block diagram showing an embodiment of the output circuit after the map is completed. In FIG. 9, an address for a contour is created by the controller 21 based on one drawing pattern data, and this address 18 is applied to the exposure amount address map memory 13 via the address switching circuit 14, so that the map memory 13 is sequentially accessed. Then, the output 20 from the map memory 13 is checked by a multi-comparator circuit 22, and when it crosses a threshold level, its address is stored in the singular point memory 23.

このとき、図形頂点座標も合わせて記憶する。そ(−て
特異点メモリ23の内容によp1分解回路24で、第1
0図に示すように図形を分解し、データを修正して修正
データ25を出力する。これにより補正されたバタンデ
ータを得ることができる。
At this time, the figure vertex coordinates are also stored. Then, according to the contents of the singularity memory 23, the p1 decomposition circuit 24 calculates the first
As shown in FIG. 0, the figure is decomposed, the data is corrected, and corrected data 25 is output. As a result, corrected baton data can be obtained.

上記した本発明の実施例によれば、ビットマツプは、大
マトリクスを51212、小マトリクスを20元とした
とき、1画面のマツプ作成は、約512”Xメモリサイ
クルで作成でき、30〜50m(6)で高速補正処理を
実現できる。
According to the embodiment of the present invention described above, when the large matrix is 51212 yuan and the small matrix is 20 yuan, the bitmap for one screen can be created in approximately 512" x memory cycles, and 30 to 50 m (6 ) enables high-speed correction processing.

10\ 〔発明の効果〕 以上説明したように、本発明によれば、近接効果補正を
行うことができる描画データを高速で作成することがで
きるという効果がある。
10\ [Effects of the Invention] As explained above, according to the present invention, there is an effect that drawing data on which proximity effect correction can be performed can be created at high speed.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は近接効果による描画バタン慣例を示す図、第2
図〜第6図は本発明の詳細な説明するだめの図で、第2
図はある領域のビットバタン表示例を示した図、第3図
は大マ) IJクス上のある1点の周辺バタンによる影
響の重み付けを説明するだめの図、第4図は露光量マツ
プ、第5図は輪郭トレースによる露光レベル区切り点の
作成説明図、第6図は区切り点と露光量によるバタン分
割および補正説明図、第7図は本発明の電子線描画デー
タ作成装置の露光量マツプ作成装置の一実施例を示すブ
ロック図、第8図は第7図のビットバタンメモリの構成
例を示す図、第9図は本発明の電子線描画データ作成装
置のマツプ完成後の出力回路の一実施例を示すブロック
図、第10図は第9図の分解回路における図形分解例を
示す図である。 (10) 4・・・ビットバタンメモリ、5・・・アドレス作成回
路、6,21・・・コントローラ、7.9・・・レジス
タ群、8・・・小マトリクスレジスタ群、10・・・ゲ
ート群、11・・・加算回路、12・・・レジスタ、1
3・・・露光量マツプメモリ、14・・・アドレス切換
回路、22・・・マルチコンパレータ、23・・・特異
点メモ!J、’ 24・・・分解回路。 代理人 弁理士 長崎薄刃 (ほか1名) (11) 茅 3 固 茅′固 茅5目 $7 口 5 4 第8 図 茅q口 3
Figure 1 is a diagram showing the drawing button convention due to the proximity effect, Figure 2
6 to 6 are diagrams for explaining the present invention in detail, and the second
The figure shows an example of a bit slam display in a certain area, Figure 3 is a diagram to explain the weighting of the influence of a peripheral slam at a certain point on the IJ box, Figure 4 is an exposure map, FIG. 5 is an explanatory diagram of creation of exposure level breakpoints by contour tracing, FIG. 6 is an explanatory diagram of splitting and correction based on breakpoints and exposure amount, and FIG. 7 is an exposure amount map of the electron beam lithography data creation device of the present invention. FIG. 8 is a block diagram showing an example of the configuration of the bit bang memory shown in FIG. 7. FIG. 9 is a block diagram showing an example of the configuration of the data creation device of the present invention, and FIG. A block diagram showing one embodiment, FIG. 10 is a diagram showing an example of graphical decomposition in the decomposition circuit of FIG. 9. (10) 4...Bit bang memory, 5...Address creation circuit, 6, 21...Controller, 7.9...Register group, 8...Small matrix register group, 10...Gate Group, 11...Addition circuit, 12...Register, 1
3... Exposure map memory, 14... Address switching circuit, 22... Multi comparator, 23... Singularity memo! J,' 24...Disassembly circuit. Agent Patent attorney Nagasaki Usuba (and 1 other person) (11) Kaya 3 Koka'Ko Kaya 5 eyes $7 mouth 5 4 Figure 8 Kayaq mouth 3

Claims (1)

【特許請求の範囲】[Claims] 1、ある領域の描画図形に対応する描画データを記憶す
るビットパタンメモリと、該メモリ上の一部をマトリク
ス状に読み出す手段と、前記読み出されたマトリクス状
のビットパタンを保持する第1のレジスタ群と、前記ビ
ットパタンの各元に対して重み付けをするための値を記
憶している第2のレジスタ群と、該第1および第2のレ
ジスタ群の間でそれぞれ重み付は演算を行う演算回路群
と、該演算回路群の出力を加算して前記ビットパタンの
各点に対する周辺パタンの影響をめる手段と、前記周辺
パタンの影響をアドレス毎に入力して無補正描画露光量
マツプを補正して記憶する露光量マツプメモリと、該露
光量マツプメモリの値によル図形を輪郭部の露光量によ
り分解して修正されたパタンデータを出力する分解回路
とよりなることを特徴とする電子線描画データ作成装置
1. A bit pattern memory for storing drawing data corresponding to drawing figures in a certain area, means for reading a part of the memory in a matrix form, and a first bit pattern memory for holding the read matrix bit pattern. A weighting operation is performed between the register group, a second register group storing values for weighting each element of the bit pattern, and the first and second register groups. a group of arithmetic circuits; a means for calculating the influence of a peripheral pattern on each point of the bit pattern by adding the outputs of the group of arithmetic circuits; and an uncorrected drawing exposure map for inputting the influence of the peripheral pattern for each address. An electronic device comprising: an exposure map memory for correcting and storing the exposure map memory; and a decomposition circuit for decomposing the circle shape according to the exposure amount of the contour part according to the value of the exposure map memory and outputting the corrected pattern data. Line drawing data creation device.
JP59055062A 1984-03-21 1984-03-21 Generating device for electron beam drawing data Pending JPS60198432A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59055062A JPS60198432A (en) 1984-03-21 1984-03-21 Generating device for electron beam drawing data

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59055062A JPS60198432A (en) 1984-03-21 1984-03-21 Generating device for electron beam drawing data

Publications (1)

Publication Number Publication Date
JPS60198432A true JPS60198432A (en) 1985-10-07

Family

ID=12988196

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59055062A Pending JPS60198432A (en) 1984-03-21 1984-03-21 Generating device for electron beam drawing data

Country Status (1)

Country Link
JP (1) JPS60198432A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6828573B1 (en) * 1998-05-29 2004-12-07 Hitachi, Ltd. Electron beam lithography system

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6828573B1 (en) * 1998-05-29 2004-12-07 Hitachi, Ltd. Electron beam lithography system

Similar Documents

Publication Publication Date Title
KR100278565B1 (en) Geometry pipeline implemented on a simd machine
CN106504315A (en) The method and apparatus of simulation global illumination
JPS63198174A (en) Graphic processor
JP2500858B2 (en) Display system having extended raster operation circuit
JPH0570187B2 (en)
JPS60198432A (en) Generating device for electron beam drawing data
JPH07118024B2 (en) Pattern data generation method
JPS642953B2 (en)
JP2695266B2 (en) Arbitrary image rotation method and device
JP3807571B2 (en) Shape conversion method, recording medium on which program for executing the method is recorded, and shape conversion device
JPH06314091A (en) Method and circuit for contour painting out
JPH0754346B2 (en) Memory IC test pattern generator
JPS5846026B2 (en) Hidden line cancellation method in display devices
JPH0315193B2 (en)
JPS595905B2 (en) Surface brightness generation method in display devices
JPH03235178A (en) Rom code pattern data generator
JPH05205070A (en) Graphic plotting method
JPS62120581A (en) Program control type address generator circuit
JPS60230270A (en) Circular arc drawing device
JPH0133851B2 (en)
JPH10208069A (en) Method and device for picture display and recording medium for this method
JPS6277689A (en) Generalized huff converting circuit
JPH03217987A (en) Drawing device
JPS63148769A (en) Circuit for dotting image
JPS60245085A (en) Solid painting process system