JPS595905B2 - Surface brightness generation method in display devices - Google Patents

Surface brightness generation method in display devices

Info

Publication number
JPS595905B2
JPS595905B2 JP53076002A JP7600278A JPS595905B2 JP S595905 B2 JPS595905 B2 JP S595905B2 JP 53076002 A JP53076002 A JP 53076002A JP 7600278 A JP7600278 A JP 7600278A JP S595905 B2 JPS595905 B2 JP S595905B2
Authority
JP
Japan
Prior art keywords
data
image memory
scanning
brightness
closed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP53076002A
Other languages
Japanese (ja)
Other versions
JPS553070A (en
Inventor
恒雄 池戸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP53076002A priority Critical patent/JPS595905B2/en
Publication of JPS553070A publication Critical patent/JPS553070A/en
Publication of JPS595905B2 publication Critical patent/JPS595905B2/en
Expired legal-status Critical Current

Links

Landscapes

  • Digital Computer Display Output (AREA)

Description

【発明の詳細な説明】 この発明は、ディスプレイ装置において面表示を行なう
場合、その面を面内が連続した輝度変化を伴ラように描
出するための面輝度発生方式に関する。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a surface brightness generation method for displaying a surface with continuous brightness changes within the surface when displaying a surface on a display device.

従来のディスプレイ装置、とりわけグラフィックディス
プレイ装置にあつては、主に線分表示による形状表現が
採用されており、面としての表示は行なわれていない。
Conventional display devices, especially graphic display devices, mainly express shapes by displaying line segments, and do not display shapes as surfaces.

これは線分表示の場合、データが2点間のベクトルとい
う僅かな量で、しかもベクタ−ジェネレータ(ディジタ
ル微分解析機DDA等を利用する)による取扱いが容易
であることによる。一方、近年のICメモリ技術の発展
により、ディジタルICメモリでもつてモニタ表示用画
像メモリ(VidioFrameBuffer)を構成
し、高分解能で高速な表示処理が可能となつてきた。
This is because, in the case of line segment display, the amount of data is small, ie, a vector between two points, and can be easily handled by a vector generator (using a digital differential analyzer, DDA, etc.). On the other hand, with the recent development of IC memory technology, it has become possible to configure a monitor display image memory (Video Frame Buffer) using a digital IC memory, and to perform high-resolution and high-speed display processing.

本発明者らは、画像メモリがディジタルICで構成され
るシステムにおいて、表示すべき面の輪郭となる閉ルー
プを表わす線分データを与え、その閉ルーープの内側の
領域をすべて一定の輝度で描出する面表汗滞制御を、極
めて簡単なデータ処理で高速に実現できる面画像発生方
式を開発し、これについては既に特許出願をしている。
この発明は、上記の面画像発生方式をさらに進9 め、
より複雑な面表示を可能にするものである。
In a system in which the image memory is composed of a digital IC, the present inventors provide line segment data representing a closed loop that is the outline of a surface to be displayed, and depict all areas inside the closed loop with constant brightness. We have developed a surface image generation method that can control sweat retention on surfaces at high speed with extremely simple data processing, and have already filed a patent application for this method.
This invention further advances the above-mentioned plane image generation method,
This makes it possible to display more complex surfaces.

すなわち、先に提案したものは、1面素内を均一な輝度
で表現する方式であつたが、この発明は、1面素内にお
いて連続した輝度変化を表現しよラとするものである。
6−般に、(X、Y、Z)の三次元座標系で表わされた
物体を二次元のCRT画面上に立体的に表現する場合、
表示画面をX−Y平面として、そこにX軸、Y軸のデー
タを表現し、表示画面の奥行に相当するZ軸のデータを
輝度で表現している(手前の点ほど輝度を大きく、後方
の点ほど輝度を小さくする)。
That is, while the previously proposed system expressed uniform brightness within one surface element, the present invention attempts to express continuous luminance changes within one surface element.
6-Generally, when an object expressed in a three-dimensional coordinate system (X, Y, Z) is expressed three-dimensionally on a two-dimensional CRT screen,
The display screen is assumed to be an X-Y plane, and data on the X and Y axes are expressed there, and data on the Z axis, which corresponds to the depth of the display screen, is expressed in terms of brightness (brightness is higher for points nearer to you, higher for points at the back). ).

したがつて、ある形状の平面を面表示する場合、その平
面が表示画面と平行に置かれている状態を表示するので
あれば、その面は均一な輝度で表現されて良い。しかし
、その平面が表示画面に対して傾いている状態を表示す
る場合、その面上の各点のZ軸データは異なり、それに
対応して表示画素内の輝度を変化させることが望まれる
。このような要求を簡単な回路構成で高速に実現できる
ようにするのが、本発明の面輝度発生方式である。以下
、これを図面とともに詳細に説明する。まず、本発明を
適用するグラフイツクデイスプレイ装置の概要を第1図
に従つて説明する。
Therefore, when displaying a plane of a certain shape as a plane, the plane may be expressed with uniform brightness as long as the plane is placed parallel to the display screen. However, when displaying a state in which the plane is tilted with respect to the display screen, the Z-axis data of each point on the plane is different, and it is desirable to change the brightness within the display pixel accordingly. The surface brightness generation method of the present invention allows such requirements to be quickly realized with a simple circuit configuration. This will be explained in detail below with reference to the drawings. First, an outline of a graphic display device to which the present invention is applied will be explained with reference to FIG.

この装置は、デイスプレイプロセツサ一1、DDA回路
2、メモリ制御回路3、モニタ表示用画像メモリ4、C
RTモニタ回路5、および面生成用画像メモリ6等によ
つて構成される。デイスプレイプロセツサ1は、ホスト
コンピユータ(図示省略)により与えられるデイスプレ
イフアイルを展開して、スケーリング、回転等を含む直
線や曲線あるいは面の生成に必要な原データを求めると
ころである。DDA回路2は、上記プロセツサ一1によ
つて求められた原データに基づいて画像データを演算す
る回路であつて、この回路からは(X,YZ)の三次元
で表わされた画像データが出力されこのデータがメモリ
制御回路3を介して画像メモリ4あるいは6に書込まれ
る。上記画像メモリ4は、デイジタルICメモリで構成
されており、例えば、CRTの画面が1024×102
4の画素に分割されるものとすると(すなわち、CRT
画面上に1024×1024の分解能で表示を行なう場
合)、その各画素配列と2次元的に対応した1024×
1024のメモリセルの配列構造をもつ複数枚のメモリ
プレーンでもつて画像メモリ4が構成される。
This device includes a display processor 1, a DDA circuit 2, a memory control circuit 3, an image memory 4 for monitor display, and a C
It is composed of an RT monitor circuit 5, a surface generation image memory 6, and the like. The display processor 1 develops a display file provided by a host computer (not shown) to obtain original data necessary for generating straight lines, curves, or surfaces, including scaling, rotation, etc. The DDA circuit 2 is a circuit that calculates image data based on the original data obtained by the processor 1, and this circuit outputs image data expressed in three dimensions (X, YZ). The output data is written into the image memory 4 or 6 via the memory control circuit 3. The image memory 4 is composed of a digital IC memory, and for example, the screen of a CRT is 1024 x 102.
4 pixels (i.e. CRT
When displaying on the screen with a resolution of 1024 x 1024), 1024 x which corresponds two-dimensionally to each pixel array
The image memory 4 is composed of a plurality of memory planes having an array structure of 1024 memory cells.

1枚のメモリプレーンで各画素に対応する座標位置(X
,Yアドレスで指定される記憶位置)にそれぞれIビツ
トの情報を記憶することができ、複数枚のメモリプレー
ンを並列に用いれば、各座標位置にそれぞれ複数ビツト
の情報を記憶することができ、これによつて表示輝度情
報を伴う画像データを記憶することができる。
The coordinate position (X
, Y address), and if multiple memory planes are used in parallel, multiple bits of information can be stored in each coordinate position. This allows image data with display brightness information to be stored.

図示した例では、画像メモリ4は4枚のメモリプレーン
4a〜4dで構成され、各座標位置に4ビツトの情報を
書込め、16レベルの輝度を表現することができる。な
お、もう1つの画像メモリ6も上記とまつたく同じ構成
で、これも4枚のメモリブレーン6a〜6dで構成され
ている。さて本発明にあつては、ある輪郭をもつ平面を
表示する場合に、その面画像の輪郭線を表わす閉ループ
データ(微少な直線を表わすデータの集合)を与えると
ともに、その輪郭線上の各点の表示輝度を示すデータを
与える。
In the illustrated example, the image memory 4 is composed of four memory planes 4a to 4d, can write 4 bits of information at each coordinate position, and can express 16 levels of brightness. The other image memory 6 has exactly the same configuration as the above, and is also composed of four memory brains 6a to 6d. In the present invention, when displaying a plane with a certain contour, closed loop data (a set of data representing minute straight lines) representing the contour of the surface image is provided, and each point on the contour is Provides data indicating display brightness.

これを受けてDDA回路2で所定の演算が行なわれ、そ
の演算進行に伴つて、上記閉ループを構成する各点のX
−Y平面の座標値(X,Yともに10ビツトのデータ)
とそのX,Y座標値で表わされる点の表示輝度情報(4
ビツトのデータで、これをZデータと呼ぶ)とが、DD
A回路2より順次高速に出力される。なお、このような
DDA回路による画像データ(線分データ)の演算は公
知の技術である。メモリ制御回路3は、DDA回路2か
ら順次出力される上記閉ルーブデータ(X,Y,Z)の
うち、X,Y座標値を画像メモリ4(あるいは6)に対
してX,Yアドレスとして供給するとともにZデータを
書込みデータとして入力する。これにより、画像メモリ
4(あるいは6)には、DDA回路2から順次出力され
るX,Y座標値に対応する位置にそれぞれのZデータが
記憶される。画像メモリ4の記憶内容をCRTに表示す
る場合、CRTモニタ回路5では、CRTのラスタスキ
ヤンと画像メモリ4の読出し走査を2次元的に対応させ
るとともに両者を同期させて行ない、画像メモリ4から
の読出しデータをCRTの輝度制御信号とする。例えば
、上述した閉ループデータが画像メモリ4に書かれてい
て、これがCRTモニタ回路5でモニタされると、CR
T画面上には連続した輝度変化をもつ線によつて閉ルー
プが描かれる。この画像は、輪郭線でのみ面が表現され
その面のz方行の位置関係を表わす輝度変化も、その輪
郭線上でのみ表現されたものである。これは、従来にお
ける一般的な面表現である。この発明の面輝度発生方式
は、上述のような閉ループデータが与えられるとともに
、その閉ループについての面表示指令が与えられたとき
、その閉ルーブ内を、その閉ルーズ上の各点の輝度で規
定される輝度変化をもつた輝線で埋めてなる面表示を行
なうべく、そのような画像データを上記閉ループデータ
に基づいて発生させて、画像メモリ4に書込むための方
式である。
In response to this, the DDA circuit 2 performs a predetermined calculation, and as the calculation progresses, the
-Coordinate value of Y plane (10-bit data for both X and Y)
Display brightness information (4
bit data (this is called Z data) is DD
The signals are sequentially outputted from the A circuit 2 at high speed. Note that the calculation of image data (line segment data) by such a DDA circuit is a known technique. The memory control circuit 3 supplies the X, Y coordinate values of the closed loop data (X, Y, Z) sequentially output from the DDA circuit 2 to the image memory 4 (or 6) as X, Y addresses. At the same time, Z data is input as write data. As a result, each Z data is stored in the image memory 4 (or 6) at a position corresponding to the X and Y coordinate values sequentially output from the DDA circuit 2. When displaying the stored contents of the image memory 4 on a CRT, the CRT monitor circuit 5 makes the raster scan of the CRT and the read scan of the image memory 4 correspond two-dimensionally and synchronizes them. The read data is used as a CRT brightness control signal. For example, if the above-mentioned closed loop data is written in the image memory 4 and is monitored by the CRT monitor circuit 5, the CR
A closed loop is drawn on the T screen by a line with continuous brightness changes. In this image, the surface is expressed only by the contour line, and the brightness changes representing the positional relationship of the surface in the z direction are also expressed only on the contour line. This is a common surface expression in the past. The surface brightness generation method of the present invention defines the inside of the closed loop by the brightness of each point on the closed loop when the closed loop data as described above is given and a surface display command for the closed loop is given. This is a method for generating such image data based on the closed loop data and writing it into the image memory 4 in order to perform a surface display filled with bright lines having brightness changes.

以下、この方式について詳説する。まず、DDA回路2
から出力される上述の閉ルーブデータを面生成用画像メ
モリ6に書込み、その後、以下に述べるように、この画
像メモリ6を順次一定方向に走査して閉ルーブデータを
読出す。
This method will be explained in detail below. First, DDA circuit 2
The above-mentioned closed lube data outputted from is written into the surface generation image memory 6, and then, as described below, the image memory 6 is sequentially scanned in a fixed direction to read out the closed lube data.

第2図は、画像メモリ6に閉ループデータが書かれてい
る状態を図式的に示している。ただし、図中の閉ループ
tには輝度情報を書き現わしてはいないが、画像メモリ
6にはZデータが記憶されている。画像メモリ6は図の
ようにX,Y軸(アドレス)が設定されているものとし
(画像メモリ4もまつたく同じ)、この画像メモリ6上
の閉ループデータを読出す走査は、X方向で、かつX−
Y平面上を左上から右下に向けて順次行なうものとする
。この走査で必要なことは、以下順次明かになるように
、1回の走査で、その走査ラインと閉ルーブtとの2つ
の交点を検出するとともに、その交点におけるZデータ
を一時記憶することであつて閉ループtとの交点を持た
ない領域、および閉ループtとの交点が1点になるライ
ン(閉ループtの2つの頂点に接するライン)を走査す
る必要はない。
FIG. 2 schematically shows a state in which closed-loop data is written in the image memory 6. However, although luminance information is not written in the closed loop t in the figure, Z data is stored in the image memory 6. Assume that the image memory 6 has the X and Y axes (addresses) set as shown in the figure (the image memory 4 is exactly the same), and the scanning to read the closed loop data on the image memory 6 is in the X direction. And X-
It is assumed that the operations are performed sequentially from the upper left to the lower right on the Y plane. What is required in this scan, as will become clear in the following, is to detect two intersections between the scan line and the closed loop t in one scan, and to temporarily store the Z data at those intersections. There is no need to scan an area that does not have an intersection with the closed loop t, and a line that has one intersection with the closed loop t (a line that touches two vertices of the closed loop t).

そこで、上記閉ループデータのxアドレスの最大、最小
をXMAX,XMINとし、Yアドレスの最大、最小を
YMAX,YMINとすると、画像メモリ6の読出し走
査を、XMIN,XMAXおよびYMIN+1、YMA
X−1で囲まれるアドレス範囲についてのみ行なう。(
このためには、閉ループデータのアドレスの最大、最小
を知つておく必要があるが、それは、DDA回路2から
閉ループを表わす一群のアドレス情報が出力される際に
、X,Yアドレスについてその最大、最小を検出して記
憶しておけば良く、これに基づいて上記のごとく限定さ
れた範囲のみ走査する制御は容易である)。上記の範囲
内のみを走査することとすれば、各走査毎に必ず閉ルー
プtとの2つの交点が検出できる。なお説明が前後する
が、このことを満足するには、当然閉ループtの形態に
条件が付く訳で本発明で面生成の対象として取扱うのは
その条件に適合する閉ループである。上記のように、画
像メモリ6の各走査毎に閉ループtとの2つの交点が検
出されることになるがそこで、ある走査ラインYiの走
査時に、走食方向に対して最初に検出される点を第1交
点Pil次に検出される点を第2交点Qiと称す。
Therefore, if the maximum and minimum x addresses of the closed loop data are set to XMAX and XMIN, and the maximum and minimum Y addresses are set to YMAX and YMIN, the readout scan of the image memory 6 is set to XMIN, XMAX and YMIN+1, YMA.
This is performed only for the address range surrounded by X-1. (
To do this, it is necessary to know the maximum and minimum addresses of the closed loop data. This is because when the DDA circuit 2 outputs a group of address information representing the closed loop, It is only necessary to detect and store the minimum value, and based on this, it is easy to control scanning of only a limited range as described above). If only the above range is scanned, two intersections with the closed loop t can always be detected for each scan. Although the explanation will be complicated, in order to satisfy this condition, a condition is naturally attached to the form of the closed loop t, and in the present invention, a closed loop that meets the condition is treated as an object of surface generation. As mentioned above, two intersection points with the closed loop t are detected every time the image memory 6 is scanned, and when a certain scanning line Yi is scanned, the first point detected in the scanning direction is The point detected next is called the first intersection point Pil and the second intersection point Qi.

また、点P1のX,YアドレスをX(Pi)、Y(Pi
)と称し、点PiO)ZデータをZ(Pi)と称す(点
Qiについても同様)。さて本発明では、画像メモリ6
上の閉ループデータにおいて、例えば走査ラインYiに
ついての2つの交点Pi,Qiの輝度データがそれぞれ
Z(Pi)、Z(Qi)である場合、モニタ表示用画像
メモリ4において、点Pi二{X(Pi)、Yi}から
点Qi−{X(Q1)、Yl}までを結ぶ線上に、Z(
Pi)からZ(Qi)まで連続して変化する輝度データ
を書込むのである。
Also, set the X, Y addresses of point P1 to X(Pi), Y(Pi)
), and the point PiO)Z data is called Z(Pi) (the same applies to point Qi). Now, in the present invention, the image memory 6
In the above closed-loop data, for example, if the luminance data of the two intersections Pi and Qi on the scanning line Yi are Z(Pi) and Z(Qi), respectively, then in the monitor display image memory 4, the point Pi2{X( On the line connecting the point Qi-{X(Q1), Yl} from
Luminance data that continuously changes from Pi) to Z(Qi) is written.

具体箇に説明すると、画像メモリ6において、Z(Pi
)=12,Z(Qi)=8でその差が4であり、X(P
i)−X(Qi)=100であつたとすると、画像メモ
リ4において、なる輝度データを書込むのである。
To explain specifically, in the image memory 6, Z(Pi
)=12, Z(Qi)=8, the difference is 4, and X(P
Assuming that i)-X(Qi)=100, the following luminance data is written in the image memory 4.

ところで、上記のように画像メモリ4における点Pi,
Qiの輝度データを、画像メモリ6におけるZ(Pi)
、Z(Qi)に正確に一致させれば、一番好ましいので
あるが、本発明では、画像メモリ4における点Pi,Q
iの輝度データが、画像メモリ6におけるZ(Pi)、
Z(Qi)より極く僅かに異なる場合をも許容する。
By the way, as mentioned above, the points Pi,
The brightness data of Qi is stored as Z(Pi) in the image memory 6.
, Z(Qi), it is most preferable, but in the present invention, the points Pi,Q in the image memory 4
The brightness data of i is Z(Pi) in the image memory 6,
Even cases where the value differs slightly from Z(Qi) are allowed.

上記のようなデータ生成は、例えば次のような制御手段
によつて実現される。
The above data generation is realized, for example, by the following control means.

(イ)画像メモリ6を読出し走査する際に、その走査ア
ドレスを画像メモリ4にも与えてアクセスし、該メモリ
4を書込み状態とする。
(a) When reading and scanning the image memory 6, the scanning address is also given to the image memory 4 to access it and put the memory 4 into a writing state.

(ロ)画像メモリ6のラインYiの走査時に検出された
交点Pi,Qiについて、その2点間の距離に相当する
X(Qi)−X(Pi)=ΔXiを一時記憶するととも
に、第2交点Qlの輝度データZ(Qi)を一時記憶す
る。
(b) Regarding the intersection points Pi and Qi detected during scanning of the line Yi in the image memory 6, temporarily store X(Qi)-X(Pi)=ΔXi corresponding to the distance between the two points, and also store the second intersection point The brightness data Z(Qi) of Ql is temporarily stored.

((ハ)次のラインYi+1の走査時に、まず第1交点
Pi+1が検出されたならば、その輝度データZ(Pi
+1)を一時記憶するとともに、Z(Qi)一Z(Pi
+1)=ΔZiを計算する。
((c) When scanning the next line Yi+1, if the first intersection Pi+1 is detected first, its luminance data Z(Pi
+1) is temporarily stored, and Z(Qi) - Z(Pi
+1) = ΔZi is calculated.

(ニ)上記ラインYi+1の走査時で、第1交点Pi+
1から第2交点Qi+1までの走査過程において、その
走査クロツクに同期して、ΔXi/ΔZiに相当する変
化率で、Z(Pi+1)からZ(Pi+1)+△Ziま
で連続的に変化する輝度データを発生させる。
(d) When scanning the above line Yi+1, the first intersection Pi+
In the scanning process from 1 to the second intersection Qi+1, luminance data changes continuously from Z(Pi+1) to Z(Pi+1)+ΔZi in synchronization with the scanning clock at a rate of change corresponding to ΔXi/ΔZi. to occur.

(力(ニ)と同時に、(ニ)で順次発生する輝度データ
を画像メモリ4への書込みデータとする。
(At the same time as (d), the luminance data sequentially generated in (d) is written into the image memory 4.

以上により、画像メモリ4において、点Pi+1から点
Qi+1を結ぶ直線上に、Z(Pi+1)からZ(Pi
+I)+△Ziまで連続的に変化する輝度データが書込
まれる。
As a result, in the image memory 4, Z(Pi+1) to Z(Pi+1) are
Luminance data that continuously changes up to +I)+ΔZi is written.

この制御をYMIN+1からYMAX−1まで順次行な
うことにより、画像メモリ6に書かれた閉ループで囲ま
れる領域のうち、その閉ループの2つの頂点とYMIN
+1のラインを除く全領域に対応する画像メモリ4の領
域が、閉ループ上の輝度をゆるやかに結ぶ輝度データで
もつて埋められる。これが面画像データであつて、これ
が上述のようにCRTモニタ回路5を介して表示される
と、CRT画面上に、上記閉ルーブで表わされた輪郭を
もち、連続した輝度変化を伴う面が描出されるのである
。なお、上記のように閉ルーブの2つの頂点とYMIN
+1のラインのデータが欠落しているが、これは実用上
まつたく問題にならない程度のことである。また、YM
IN+1についての走査を2度行なうことで、このライ
ンについてのデータを生成することも容易である。第3
図には上記(イ)〜((ホ)の制御を行なうための回路
の要部を示している。同図において、ZOutは画像メ
モリ6から読出されてくる4ビツトの輝度データをさし
、Zinは画像メモリ4へ書込むべき輝度データをさす
。画像メモリ6は、上述のごとく閉ループデータの書か
れている領域が順次走査され、その走査アドレスが画像
メモリ4にも与えられる。その際画像メモリ6からの4
ビツトの出力ZOutは、0RゲートG1でその各桁の
論理和がとられ、その出力はフリツプフロツプFFに入
力される。このフリツプフロツプFFは0RゲートG1
の出力の立上がりで反転されるようになつていて、画像
メモリ6の各回の走査時において、上記第1交点が検出
されたときセツトされ、上記第2交点が検出されたとき
りセツトされる。このためフリツプフロツプのセツト出
力Qは、第1交点から第2交点まで走査されている期間
11Iとなる。カウンタ10は、フリツプフロツプFF
のセツト出力Ql:)5″1″となつている間、AND
ゲートG2を介して走査クロツクCLが入力され、これ
を計数する。
By sequentially performing this control from YMIN+1 to YMAX-1, two vertices of the closed loop and YMIN of the area surrounded by the closed loop written in the image memory 6 are
The area of the image memory 4 corresponding to the entire area except the +1 line is filled with luminance data that loosely connects the luminances on the closed loop. This is surface image data, and when this is displayed via the CRT monitor circuit 5 as described above, a surface with a contour represented by the closed loop described above and a continuous luminance change is displayed on the CRT screen. It is depicted. In addition, as mentioned above, the two vertices of the closed rube and YMIN
Although data on the +1 line is missing, this is not a problem in practice. Also, YM
It is also easy to generate data for this line by scanning IN+1 twice. Third
The figure shows the main parts of the circuit for controlling (a) to (e) above. In the figure, ZOut indicates the 4-bit luminance data read out from the image memory 6; Zin indicates the luminance data to be written to the image memory 4.The area of the image memory 6 where the closed loop data is written is sequentially scanned as described above, and the scanning address is also given to the image memory 4.At this time, the image memory 6 memory 6 to 4
Each digit of the bit output ZOut is logically summed by an 0R gate G1, and the output thereof is input to a flip-flop FF. This flip-flop FF is 0R gate G1
is inverted at the rising edge of the output of , and is set when the first intersection point is detected during each scan of the image memory 6, and is set when the second intersection point is detected. Therefore, the set output Q of the flip-flop is during the scanning period 11I from the first intersection to the second intersection. The counter 10 is a flip-flop FF
While the set output Ql:)5"1" is set, the AND
A scanning clock CL is input through gate G2 and is counted.

フリツプフロツプFFのりセツト出力Oが〃1〃に立上
がると、カウンタ10の計数値がレジスタ11にラツチ
されるとともに、その後カウンタ10がクリアーされる
。すなわち、カウンタ10は各走査毎に、X(Ql)−
X(Pi)を計数しその値がレジスタ11にラツチされ
る。またフリツブフロツプFFのセツト出力Qが、11
Iに立上がると、そのとき出力されているZOutlす
なわちZ(Pi)がレジスタ12およびカウンタ14に
それぞれラツチされる。またりセツト出力Qが〃11に
立上がると、そのとき出力されているZOutlすなわ
ちZ(Qi)がレジスタ13にラツチされる。そこで今
、ラインYiの走査が終了し、次のラインYi+1の走
査が開始される状態を想定する。
When the reset output O of the flip-flop FF rises to 1, the count value of the counter 10 is latched in the register 11, and the counter 10 is then cleared. That is, the counter 10 calculates X(Ql)- for each scan.
X(Pi) is counted and the value is latched in the register 11. Also, the set output Q of the flip-flop FF is 11
When I rises, ZOutl, that is, Z(Pi), which is being output at that time, is latched in the register 12 and counter 14, respectively. When the set output Q rises to 11 again, ZOutl, that is, Z(Qi), which is being output at that time, is latched into the register 13. Therefore, it is now assumed that scanning of line Yi has ended and scanning of the next line Yi+1 has begun.

このとき、レジスタ11にはX(Pi)−X(Qi)が
、レジスタ13にはZ(Qi)がラツチされている。そ
してラインYi+1の走査において、第1交点Pi+1
が検出されると、レジスタ12およびカウンタ14にZ
(Pi+1)がセツトされ、減算器15によつて、が計
算され、その値が符号付絶体値変換回路16に供給され
て、士の符号とIΔZilとに分離される。
At this time, X(Pi)-X(Qi) is latched in the register 11, and Z(Qi) is latched in the register 13. Then, in scanning line Yi+1, the first intersection Pi+1
When Z is detected, register 12 and counter 14
(Pi+1) is set, the subtracter 15 calculates the value, and the value is supplied to the signed absolute value conversion circuit 16, where it is separated into the sign of 2 and IΔZil.

その符号信号は、カウンタ14のアツプカウント、ダウ
ンカウントを制御する信号となり、またlΔZlIはセ
レクタ17を介してレジスタ18の所定の桁位置に読込
まれる。なお、レジスタ11のX(Pi)−X(Qi)
なるデータは、プライオリイテイ・エンコーダ19で信
号変換されて上値に応じてlΔZiIをレジスタ18に
読込ませる桁位置を決定する。上記カウンタ14、変換
回路16等を含む点線で囲んだ回路部は、DDAの積分
器を定数乗算器として用いる通常の1軸のベクタージエ
ネレータ22であつて、走査クロツクCLが入力される
ごとに、加算器20において、レジスタ18とレジスタ
21の内容が加算され、再びレジスタ21にストアされ
、この演算過程で加算器20から生ずるキヤリ一信号が
カウンタ14のアツブあるいはダウンカウトのカウント
入力となる。
The sign signal becomes a signal for controlling up-counting and down-counting of the counter 14, and lΔZlI is read into a predetermined digit position of the register 18 via the selector 17. Note that X(Pi)-X(Qi) of register 11
The data is converted into a signal by the priority encoder 19, and the digit position at which lΔZiI is to be read into the register 18 is determined according to the upper value. The circuit section surrounded by dotted lines, including the counter 14, conversion circuit 16, etc., is a normal 1-axis vector generator 22 that uses a DDA integrator as a constant multiplier, and each time the scanning clock CL is input, In the adder 20, the contents of the register 18 and the register 21 are added and stored in the register 21 again, and the carry signal generated from the adder 20 during this calculation process becomes the up or down count input of the counter 14.

この演算はベクタージエネレータによる一般的な演算で
あつて、詳説しない。要するに、ベクタージエネレータ
22の演算により、カウンタ14の出力が、第1交点P
i+1の検出時点からX(Pi)−X(Qi)分の走査
クロツクCLが発生する間に、ブリセツトされたZ(P
i+1)よりZ(Pi+1)+△Ziまで均一な変化率
で連続的に増加あるいは減少するのである。
This operation is a general operation performed by a vector generator, and will not be described in detail. In short, by the calculation of the vector generator 22, the output of the counter 14 is changed to the first intersection point P
The preset Z(P
It continuously increases or decreases from i+1) to Z(Pi+1)+ΔZi at a uniform rate of change.

このカウンタ14の出力が、フリツプフロツブFFのセ
ツト出力Qがゲート信号として印加されるANDゲート
G3〜G6を介して導出され、画像メモリ4に書込むべ
き輝度データZinとなる。なお、上記の演算は図示し
たベクタージエネレータ22だけでなく、各種の方式の
ベクタージエネレータで同様に行なえる。ところで、第
3図の回路すなわち上記(イ)〜(ホ)の制御では、P
i+工からQi+1までを結ぶ輝度データを発生させる
のに、X(Pi+1)、X(Q1+l)、Z(Pi+1
)、Z(Qi+1)・・{I)に基づいて輝度データの
演算をしているのではなく(ラインYi+1の走査を2
回行なえば、この演算が可能)、その前の走査ラインY
iでの検出データを利用し、に基づいて演算を行なつて
いる。
The output of this counter 14 is derived via AND gates G3 to G6 to which the set output Q of the flip-flop FF is applied as a gate signal, and becomes the luminance data Zin to be written into the image memory 4. Note that the above calculation can be performed not only by the illustrated vector generator 22 but also by vector generators of various types. By the way, in the circuit of FIG. 3, that is, the control in (a) to (e) above, P
In order to generate luminance data connecting from i+ to Qi+1, X(Pi+1), X(Q1+l), Z(Pi+1
), Z(Qi+1)...{I) (the scanning of line Yi+1 is
), the previous scanning line Y
Using the detection data at i, calculations are performed based on.

そのため、この演算によつて得られる輝度データの最終
値2具ノ』 が、画像メモリ6上の輝度データZ(Qi+1)とは−
致しない場合も生ずる。
Therefore, the final value of the luminance data obtained by this calculation is 2, but the luminance data Z (Qi+1) on the image memory 6 is -
There may be cases where this is not possible.

しがし、その差は僅少であつて、実用上問題にならない
程度である。/.−αナP4ZL.至川明)17−プら
,力′ 7,)はDDA回路2で演算されて出力され
るものであつて、各軸X,Y,Zのデータはそれぞれ連
続した変化を示すものである。つまり、閉ルーブデータ
は以下の条件を満たすように与えられている。〈≦した
がつて、 である。
However, the difference is so small that it does not pose a problem in practice. /. -αNaP4ZL. Akira Ishikawa) 17-pu, force'7,) is calculated and output by the DDA circuit 2, and the data on each axis X, Y, and Z shows continuous changes, respectively. In other words, the closed loop data is given so as to satisfy the following conditions. 〈≦Therefore, .

すなわち、上喧)のデータに基づいて、Pi+1からQ
i+1までを結ぶ輝度データが演算された場合、その輝
度データが上喧1)のデータ(こ基づき演算されるそれ
との間に誤差を生じたとしても、その差は1ビツト内外
である。これと同様な理由により、Pi+11)らQi
+1までを結ぶ輝度データを発生させるのに、上言y場
1をとして演算を行なつても、ほとんど問題はない。
That is, based on the data of
When the luminance data connecting up to i+1 is calculated, even if there is an error between that luminance data and the data (calculated based on this), the difference is within 1 bit. For similar reasons, Pi+11) and Qi
In order to generate luminance data connecting up to +1, there is almost no problem even if calculations are performed using the above-mentioned y field 1.

また、そのための制御回路は第3図に示したものとほぼ
同様でよい。以上の説明では、画像メモリ6を読出し走
査しながら、演算された輝度データを画像メモリ4に書
込んでいるが、画像メモリを1つとし、それに付随して
適当なバツフア回路を設けるとともに、該メモリの読出
し、書込みを適当に制御すれば、該メモリに書かれた閉
ループデータを順次読出すのと並行して、そのメモリ自
身に演算された画像データを順次書込むことも可能であ
る。
Further, the control circuit therefor may be substantially the same as that shown in FIG. In the above explanation, the calculated luminance data is written to the image memory 4 while reading and scanning the image memory 6. However, the number of image memories is one, and an appropriate buffer circuit is provided along with it. If reading and writing of the memory is appropriately controlled, it is possible to sequentially write the calculated image data to the memory itself in parallel with sequentially reading the closed loop data written to the memory.

また、画像メモリ6に書かれた閉ルーブデータを走査す
るのに、そのデータの最大、最小アドレスの範囲内を走
査すると説明したが、閉ループとの交点さえ検出できれ
ば、閉ループの外側を走査する必要はなく、この考えに
基づいて走査範囲をさらに縮小すれば、データ処理の高
速化の一助となる。以上、本発明に係る面輝度発生万式
について詳細に説明したが、この方式によれば、データ
処理の論理が非常に簡単となり、従来困難であつた輝度
変化を伴う面画像の表示を簡単な回路で高速に行なうこ
とができ、グラフイツクデイスブレイの表現能力が大幅
に拡大される。
In addition, it was explained that when scanning the closed loop data written in the image memory 6, the range of the maximum and minimum addresses of the data is scanned, but as long as the intersection with the closed loop can be detected, it is necessary to scan outside the closed loop. However, if the scanning range is further reduced based on this idea, it will help speed up data processing. The surface brightness generation system according to the present invention has been described in detail above. According to this system, the logic of data processing is extremely simple, and the display of surface images with brightness changes, which has been difficult in the past, can be easily displayed. This can be done at high speed using circuits, greatly expanding the expressive capabilities of graphic displays.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明を適用するグラフイツクデイスプレイ装
置の概略構成を示すプロツク図、第2図は本発明の方式
の説明図、第3図は本発明の方式を実現する制御回路の
要部を示すプロツク図である。 1・・・・・・デイスブレイ・プロセツサ一、2・・・
・・・DDA回路、3・・・・・・メモリ制御回路、4
・・・・・・モニタ表示用画像メモリ、5・・・・・・
CRTモニタ回路、6・・・・・・面生成用画像メモリ
Fig. 1 is a block diagram showing a schematic configuration of a graphic display device to which the present invention is applied, Fig. 2 is an explanatory diagram of the method of the present invention, and Fig. 3 shows the main parts of a control circuit realizing the method of the present invention. FIG. 1...December processor 1, 2...
...DDA circuit, 3...Memory control circuit, 4
・・・・・・Image memory for monitor display, 5・・・・・・
CRT monitor circuit, 6... Image memory for surface generation.

Claims (1)

【特許請求の範囲】[Claims] 1 ディジタルICメモリで構成され、モニタ画面と2
次元的に対応したメモリセル配列の画像メモリを用いる
ディスプレイ装置において、表示すべき面画像データを
、その面画像の輪郭線を表わすとともに該輪郭線上の各
点の輝度データを含む閉ループデータとして与え、その
閉ループデータを画像メモリに書込んだ後、この画像メ
モリの上記閉ループデータが書かれた領域を一定方向に
順次読出し走査する際に、各走査ラインについて最初に
検出される上記閉ループの線素を第1交点とし次に検出
される上記閉ループの線素を第2交点とすると、最新の
1本の走査ラインの直前の走査ラインにおいて検出され
る第1交点および第2交点の両点間の輝度の差を求め、
続く走査の際に、その第1交点検出時から第2交点検出
時までの間に、該第1交点の輝度を初期値とし、上記求
めた輝度の差分だけ連続的に増加あるいは減少する輝度
データを走査に同期して発生させ、この輝度データを、
上記画像メモリあるいはこれとは別個に用意された画像
メモリに対し、そのときの走査アドレスで規定される位
置に順次書込むことにより上記閉ループ上の輝度の異な
る各点を連続的な輝度変化で結ぶような輝度データをも
つて上記閉ループ内を埋めてなる面画像データを生成す
るようにしたディスプレイ装置における面輝度発生方式
1 consists of digital IC memory, monitor screen and 2
In a display device using an image memory having a dimensionally corresponding memory cell array, surface image data to be displayed is provided as closed-loop data representing a contour line of the surface image and including brightness data of each point on the contour line, After writing the closed-loop data into the image memory, when sequentially reading and scanning the area of the image memory in which the closed-loop data has been written in a certain direction, the first detected line element of the closed-loop for each scanning line is calculated. If the first intersection point is the next detected line element of the closed loop, the second intersection point is the luminance between the first intersection point and the second intersection point detected in the scanning line immediately before the latest scanning line. Find the difference between
During subsequent scanning, luminance data that continuously increases or decreases by the difference in luminance obtained above, with the luminance of the first intersection as the initial value, from the time when the first intersection is detected to the time when the second intersection is detected. is generated in synchronization with scanning, and this luminance data is
By sequentially writing into the image memory or an image memory prepared separately to the positions specified by the scanning address at that time, each point with different brightness on the closed loop is connected by continuous brightness changes. A surface brightness generation method in a display device that generates surface image data by filling the closed loop with such brightness data.
JP53076002A 1978-06-23 1978-06-23 Surface brightness generation method in display devices Expired JPS595905B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP53076002A JPS595905B2 (en) 1978-06-23 1978-06-23 Surface brightness generation method in display devices

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP53076002A JPS595905B2 (en) 1978-06-23 1978-06-23 Surface brightness generation method in display devices

Publications (2)

Publication Number Publication Date
JPS553070A JPS553070A (en) 1980-01-10
JPS595905B2 true JPS595905B2 (en) 1984-02-07

Family

ID=13592588

Family Applications (1)

Application Number Title Priority Date Filing Date
JP53076002A Expired JPS595905B2 (en) 1978-06-23 1978-06-23 Surface brightness generation method in display devices

Country Status (1)

Country Link
JP (1) JPS595905B2 (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0145821B1 (en) * 1983-12-22 1988-05-11 International Business Machines Corporation Area filling hardware for a colour graphics frame buffer
JPS6127590A (en) * 1984-07-17 1986-02-07 富士通株式会社 Color control system
JPS6156768A (en) * 1984-08-24 1986-03-22 Kurosaki Refract Co Ltd Press-holding device for casting nozzle
US5142273A (en) * 1990-09-20 1992-08-25 Ampex Corporation System for generating color blended video signal

Also Published As

Publication number Publication date
JPS553070A (en) 1980-01-10

Similar Documents

Publication Publication Date Title
US4730261A (en) Solids modelling generator
EP0396311B1 (en) Image processing apparatus and method
JPS60239796A (en) Circuit and apparatus for altering data in display memory
JPH0126072B2 (en)
JPH0628485A (en) Texture address generator, texture pattern generator, texture plotting device and texture address generating method
JPH07181941A (en) Frame buffer device provided with high-speed copying means and execution method of double-buffered animation using said device
US5172102A (en) Graphic display method
JP3089792B2 (en) Hidden surface discrimination method for image data
JPS595905B2 (en) Surface brightness generation method in display devices
CA1200025A (en) Graphic and textual image generator for a raster scan display
JPH0934411A (en) Image display device and liquid crystal display controller
JPS6016634B2 (en) Graphic generation method in display devices
JP2899838B2 (en) Storage device
JPS5846026B2 (en) Hidden line cancellation method in display devices
CA1190335A (en) Graphics display system and method
JP3502901B2 (en) Three-dimensional graphics image display apparatus and method
JP3055024B2 (en) Image data transfer device
JP3272463B2 (en) Image forming apparatus and method of using the same
JP3468580B2 (en) Data curve drawing device
JPS61187083A (en) Storage device of picture element information
JP2656753B2 (en) Image data processing apparatus and system using the same
JPH0346826B2 (en)
JP2656754B2 (en) Image data processing apparatus and system using the same
JP2787487B2 (en) Circuit for determining the position of a line segment displayed and operated on a computer system
JPS62204389A (en) Clipping/shielding method by any polygons