JPS5846026B2 - Hidden line cancellation method in display devices - Google Patents

Hidden line cancellation method in display devices

Info

Publication number
JPS5846026B2
JPS5846026B2 JP53090831A JP9083178A JPS5846026B2 JP S5846026 B2 JPS5846026 B2 JP S5846026B2 JP 53090831 A JP53090831 A JP 53090831A JP 9083178 A JP9083178 A JP 9083178A JP S5846026 B2 JPS5846026 B2 JP S5846026B2
Authority
JP
Japan
Prior art keywords
data
image memory
brightness
image
closed loop
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP53090831A
Other languages
Japanese (ja)
Other versions
JPS5518745A (en
Inventor
恒雄 池戸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Instruments Inc
Original Assignee
Seiko Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Instruments Inc filed Critical Seiko Instruments Inc
Priority to JP53090831A priority Critical patent/JPS5846026B2/en
Publication of JPS5518745A publication Critical patent/JPS5518745A/en
Publication of JPS5846026B2 publication Critical patent/JPS5846026B2/en
Expired legal-status Critical Current

Links

Landscapes

  • Digital Computer Display Output (AREA)
  • Image Generation (AREA)

Description

【発明の詳細な説明】 この発明は、ディジタルICメモリでもって画偉メモリ
が構成されるディスプレイ装置1こおいて、3次元空間
を取扱う場合の隠線消去方式1こ関する。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a hidden line elimination method for handling a three-dimensional space in a display device 1 whose image memory is a digital IC memory.

ディスプレイにおいて(x、y、z)の3次元座標系で
表わされた物体を、2次元のCRT画面上に立体的に表
示する場合、表面の境界線や輪郭線を表示する線画であ
れば、立体は針金細工のようIこなり、本来なら実体の
陰)こ隠れで見えない線まで現われてきて図を判り1こ
くくする。
When displaying an object expressed in a three-dimensional coordinate system (x, y, z) three-dimensionally on a two-dimensional CRT screen, line drawings that display the boundaries and contours of the surface The three-dimensional objects curve like wirework, and even lines that would normally be hidden behind the real objects appear, making the diagram even more understandable.

それを除くため、見えなくなる線を図から消してしまえ
ば良い。
To eliminate this, you can erase the invisible line from the diagram.

その操作を隠線消去という。また、線画でなく面1こよ
って立体物を表示しようとする場合も(従来このような
面表示はほとんど行なわれでいないが)、実体(こ隠れ
で見えなくなる而を消す必要があり、これも広義に隠線
消去という。
This operation is called hidden line elimination. Also, when trying to display a three-dimensional object by using only one surface instead of a line drawing (though conventionally such surface display has rarely been done), it is necessary to erase the object (which disappears due to hidden objects). In a broad sense, this is called hidden line elimination.

この隠線消去を合理的1こ行なうべく、従来から様々な
方式が研究されでいる。
Various methods have been studied in the past in order to perform this hidden line elimination in a rational manner.

例えば。WARNOCKSやLOUTRELのアルゴリ
ズムとしで知られているソフトウェア1こよって隠線消
去データを求める方式があるが、この種のソフトウェア
1こよるものは、データの与え方が複雑であったり、膨
大な計算量が必要で計算機の負荷が大きく、また処理速
度も満足のくくものではない。
for example. There is a method to obtain hidden line elimination data using software known as the WARNOCKS and LOUTREL algorithms, but this type of software requires complicated data input and a huge amount of calculation. This requires a large load on the computer, and the processing speed is also unsatisfactory.

一方、近年のICメモリ技術の発展1こより、ディジク
ルICメモリでもってモニタ表示用画像メモリ(Vid
io Frame Buffer)を構成し、高分解能
で高速な表示処理が可能となってきた。
On the other hand, due to the recent development of IC memory technology1, digital IC memory has been used to develop image memory for monitor display (Vid.
io Frame Buffer), and it has become possible to perform high-resolution and high-speed display processing.

本発明者らは、画像メモリがディジクルICで構成され
るシステムを前提とし、このディジタルI’C画像メモ
リの特性を活かし、従来比較的困難であった数々の図形
表示を簡単かつ高速に実現できる処理方式を種々開発し
ている。
The present inventors assume a system in which the image memory is composed of digital ICs, and by utilizing the characteristics of this digital I'C image memory, it is possible to easily and quickly realize a variety of graphical displays that have been relatively difficult in the past. Various processing methods are being developed.

その1つに、面輝度発生方式と呼んでいる技術があり、
それを基礎として、本発明の隠線r白書方式が開発され
た。
One of them is a technology called surface brightness generation method.
Based on this, the hidden line r white paper method of the present invention was developed.

まず最初1こ、本発明を適用するディスプレイ装置の概
要を第1図1こ従って説明する。
First, an outline of a display device to which the present invention is applied will be explained with reference to FIG.

この装置は、ディスプレイプロセッサー1゜DDAD路
2、メモリ制(財)回路3、モニタ表示用画像メモリ4
、CRTモニタ回路5等から基本的1こ構成され、また
後述するように白土成用と呼ぶさら1こ2つの画像メモ
リ6および7を用いる。
This device includes a display processor 1゜DDAD path 2, a memory system circuit 3, and an image memory 4 for monitor display.
, a CRT monitor circuit 5, etc., and also uses one or two image memories 6 and 7, which will be referred to as "Shirado-use" as will be described later.

ディスプレイプロセッサー1は、ホストコンピュータ(
図示省略)1こより与えられるディスプレイファイルを
展開して、スケーリング、回転等を含む直線や曲線ある
いは面の生成1こ必要な原データを求めるところである
The display processor 1 is a host computer (
This is where the display file given is expanded to obtain the necessary original data for generating straight lines, curves, or surfaces, including scaling, rotation, etc. (not shown).

DDAD路2は、上記プロセッサー1こよって求められ
た原データに基づいて画像データを演算する回路であっ
て、この回路からは(x、y、z)の三次元で表わされ
た画像データが出力され、このデータがメモリ制(財)
回路3を介して画像メモリ4あるいは6,71こ書込ま
れる。
The DDAD path 2 is a circuit that calculates image data based on the original data obtained by the processor 1, and this circuit outputs image data expressed in three dimensions (x, y, z). Output and this data is stored in the memory system (goods)
The data is written into the image memory 4, 6, and 71 via the circuit 3.

上記画像メモリ4は、デジタルICメモリで構成されて
おり、例えば、CRTの画面が1024X1024の画
素1こ分割されるものとすると(即ちCRT画面上に1
024X1.024の分解能で表示を行なう場合)、そ
の各1面素配列と2次元的に対応した1024X102
4のメモリセルの配列構造をもつ複数枚のメモリプレー
ンでもって画像メモリ4が構成される。
The image memory 4 is composed of a digital IC memory, and for example, assuming that the CRT screen is divided into 1 pixel of 1024 x 1024 (that is, 1 pixel is divided into 1 pixel on the CRT screen).
024 x 1.024 resolution), 1024 x 102 that corresponds two-dimensionally to each one-sided element array
The image memory 4 is composed of a plurality of memory planes each having an array structure of 4 memory cells.

1枚のメモリプレーンで各画素に対応する座標位置(X
、Yアドレスで指定される記憶位置)1こそれぞれ1ビ
ツトの情報を記憶することができ、複数枚のメモリプレ
ーンを並列)こ用いれは、各座標位置;こそれぞれ複数
ビットの情報を記憶することができ、これ[こよって表
示輝度情報を伴なう画像データを記憶することができる
The coordinate position (X
, the storage location specified by the Y address) each can store 1 bit of information, and multiple memory planes are arranged in parallel) This is used for each coordinate position; each can store multiple bits of information. This allows image data with display brightness information to be stored.

図示した例では、画像メモリ4は4枚のメモリプレーン
4a〜4dで構成され、各座標位置に4ビツトの情報を
書込め、16レベルの輝度を表現することができる。
In the illustrated example, the image memory 4 is composed of four memory planes 4a to 4d, can write 4 bits of information at each coordinate position, and can express 16 levels of brightness.

なお、白土成用画像メモリ6および画像メモリ7も上記
画像メモリ4と全く同じである。
Incidentally, the white clay image memory 6 and the image memory 7 are also exactly the same as the image memory 4 described above.

さて本装置;こあっては、ある輪郭をもつ平面を表示す
る場合1こ、その画面像の輪郭線の3次元空間内1こお
ける位置間作を表わす閉ループデータを与える。
Now, in this case, when displaying a plane having a certain contour, closed loop data representing the positional interpolation of the contour line of the screen image at one point in the three-dimensional space is provided.

これを受けでDDAD路2で所定の演算が行なわれ、そ
の演算進行iこ伴って、上記閉ループを構成する各点の
X−Y平面の座標値(x、yとも(こ10ビツトのデー
タ)と、そのX、Y全標値で表わされる点の表示輝度情
報(4ビツトのデータで、これは3次元座標系のZ軸の
データである)とが、DD人開開回路2順次高速に出力
される。
In response to this, a predetermined calculation is performed in the DDAD path 2, and as the calculation progresses i, the coordinate values (both x and y) on the X-Y plane of each point constituting the closed loop (both x and y (this 10-bit data)) are calculated. and the display brightness information (4-bit data, which is the Z-axis data of the three-dimensional coordinate system) of the point represented by the total X and Y standard values are sequentially processed at high speed in the DD open circuit 2. Output.

なお、このようなりDA回路21こよる画像データ(線
分データ)の演算は公知の技術である。
Incidentally, such calculation of image data (line segment data) by the DA circuit 21 is a known technique.

メモリ制(財)回路3は、DDAD路2から順次出力さ
れる上記閉ループデータ(XtYjZ)のうち、X、Y
全標値を画像メモリ4(あるいは6,7)に対してX、
Yアドレスとして供給することとも1こ、Zデータを書
込みデータとして入力する。
The memory system circuit 3 stores the X, Y
All standard values are X for image memory 4 (or 6, 7),
Supplying it as a Y address also inputs Z data as write data.

これにより、画像メモリ4には、DDA回路2から順次
出力されるX、Y座標値1こ対応する位置1こそれぞれ
の点の輝度データが記憶される。
As a result, the image memory 4 stores the luminance data of each point corresponding to the X and Y coordinate values sequentially output from the DDA circuit 2.

画tjメモリ4の記憶内容をCRTIこ表示する場合、
CRTモニタ回路5では、CRTのラスタースキャンと
画像メモリ4の読出し走査を2次元的に対応させるとと
もに両者を同期させて行ない、画像メモリ4からの読出
しデータをCRTの輝度器(財)信号とする。
When displaying the contents of the image memory 4 on the CRTI,
In the CRT monitor circuit 5, the raster scan of the CRT and the readout scan of the image memory 4 are made to correspond two-dimensionally and are synchronized, and the readout data from the image memory 4 is used as a luminance signal of the CRT. .

例えば、上述した閉ループデータが画像メモリ4に書か
れていて、それがCRTモニタ回路5でモニタされると
、CRT画面上には、連続した輝度変化をもつ線によっ
て閉ループが描かれる。
For example, when the above-mentioned closed loop data is written in the image memory 4 and is monitored by the CRT monitor circuit 5, a closed loop is drawn on the CRT screen by a line with continuous brightness changes.

この画像は、輪郭線でのみ而が実現され、その面のZ方
向の位置関係を表わす輝度変化も、その輪郭線上でのみ
表現されるものである。
This image is realized only by contour lines, and changes in brightness representing the positional relationship of the plane in the Z direction are also expressed only by the contour lines.

これは、従来における一般的な面表現である。This is a common surface expression in the past.

ここで本発明の基礎となる上記の面輝度発生方式1こつ
いで説明する。
Here, the above-mentioned surface brightness generation method 1, which is the basis of the present invention, will be explained.

この方式は、上述のような閉ループデータが与えられる
ととも1こ、その閉ループについでの面表示指令が与え
られたとき、その閉ループ内を、その閉ループ上の各点
の輝度で規定される連続した輝度変化をもった輝線で埋
めてなる線画のない面表示を行なうべく、そのような画
像データを上記閉ループデータ(こ基づいて発生させて
、画像メモリ41こ書込むための信号処理方式である。
In this method, when closed loop data as described above is given, and when a surface display command is given next to that closed loop, the closed loop is displayed as a continuous line defined by the brightness of each point on the closed loop. This is a signal processing method for generating such image data based on the closed-loop data (based on the above-mentioned closed-loop data) and writing it into the image memory 41, in order to display a screen without line drawings filled with bright lines having brightness changes. .

詳説すると、DDA回路2から出力される上述の閉ルー
プデータをまず白土成用画像メモリ6に書込み、その後
、以下1こ述べるよう1こ、この画像メモリ6を順次一
定方向に走査して閉ループデータを読出しながら、輝度
データの演算を行なう。
To explain in detail, the above-mentioned closed-loop data outputted from the DDA circuit 2 is first written into the image memory 6 for white clay production, and then, as described below, this image memory 6 is sequentially scanned in a fixed direction to write the closed-loop data. Brightness data is calculated while being read.

第2図は、画像メモリ6に閉ループデータか書かれてい
る状態を図式的1こ示しでいる。
FIG. 2 schematically shows the state in which closed-loop data is written to the image memory 6.

ただし、図中の閉ループ11こは輝度データを書き現わ
してはいないが、画像メモリ6には輝度データが記憶さ
れている。
However, although the closed loop 11 in the figure does not represent the luminance data, the image memory 6 stores the luminance data.

画像メモリ6は図のよう1こX、Y軸(アドレス)が設
定されているものとしく画像メモリ4,7も全く同じ)
、これに書かれた上記閉ループデータのX、Yアドレス
の最大、最小をそれぞれXMAX、YMAX、YMIX
とする。
Image memory 6 has one X and Y axis (address) set as shown in the figure, and image memories 4 and 7 are exactly the same)
, the maximum and minimum of the X and Y addresses of the closed loop data written in this are XMAX, YMAX, and YMIX, respectively.
shall be.

そして例えば、画像メモリ6上のこの閉ループデータを
読出す走査は、点(XMIN IYM IN+1 )か
ら点(XMAX 、YMAX 1)までをX軸正方向
1こ順次行なうものとする。
For example, it is assumed that scanning for reading out this closed loop data on the image memory 6 is performed sequentially from the point (XMIN IYM IN+1) to the point (XMAX, YMAX 1) in the positive direction of the X-axis.

このよう1こ走査範囲を限定すれば)各走査毎に必ず閉
ループlとの2つの交点が検出できる。
If the scanning range is limited to one in this way, two intersections with the closed loop l can always be detected for each scanning.

なお、説明が前後するがこのことを満足する1こは、当
然閉ループlの形態1こ条件が付く訳で、ここで再生成
の対象として取扱うのはその条件1こ適合する閉ループ
であるとする。
Although the explanation is complicated, a condition that satisfies this condition is naturally attached to the condition of the form of a closed loop l, and here we assume that the object to be regenerated is a closed loop that satisfies that condition. .

上記のよう(こ、画illモリ6の各走査毎1こ閉ルー
プlとの2つの交点が検出されること1こなるが、そこ
で、ある走査ラインYiの走査時1こ、走査方向1こ対
して最初1こ検出される点を第1交点P1、次1こ検出
される点を第2交点Qiと称す。
As mentioned above, two intersections with the closed loop l are detected for each scan of the image memory 6, and when scanning a certain scanning line Yi, one intersection point and one intersection point in the scanning direction are detected. The first point detected is called the first intersection point P1, and the next point detected is called the second intersection point Qi.

また、PiのX、YアドレスをX (P l ) t
Y (P + )と称し、Piの輝度データをZ(Pi
)と称す(点Q i lこついても同様)。
Also, the X and Y addresses of Pi are X (P l ) t
Y (P + ), and the luminance data of Pi is called Z (Pi
) (the same applies to the point Q i l).

さて上記面輝度発生方式は、画像メモリ6上の閉ループ
データにおいで、例えば走査ラインYi1こついての2
つの交点Pi、Qiの輝度データがそれぞれZ (P
+ ) t Z(Q+ )である場合、モニタ表示用画
像メモリ4(あるいは7)1こおいで、点Pi −(、
X(Pi )、Yiし)ら点Qi−(X(Qi )。
Now, in the surface brightness generation method described above, in the closed loop data on the image memory 6, for example, 2
The luminance data of the two intersections Pi and Qi are Z (P
+ ) tZ(Q+), one monitor display image memory 4 (or 7) is used to calculate the point Pi -(,
X(Pi), Yi and point Qi-(X(Qi).

Yi)までを結ぶ線上)こ、Z (Pi )からZ(Q
i)まで一様な割合で連続的1こ変化すを輝度データを
書込むのである。
On the line connecting up to Yi)), from Z (Pi) to Z(Q
The luminance data is written by changing continuously by 1 at a uniform rate up to i).

なお、上記1こように画像メモリ41こおける点Pi、
Qiの輝度データを、画像メモリ61こおけるZ(P
i )、Z(Qi ) lこ正確1こ一致させれば、一
番好ましいのであるが、画像メモリ41こおける点Pl
Note that the point Pi in the image memory 41 as shown in 1 above,
The brightness data of Qi is stored in the image memory 61 as Z(P
It is most preferable to match exactly one point Pl) and Z(Qi)l, but the point Pl in the image memory 41
.

Qiの輝度データが、画像メモリ6)こおけるz(pl
)tz(Q;)より極く僅か1こ異なる場合をも許容す
る。
The luminance data of Qi is stored in the image memory 6) as z(pl
)tz(Q;) even if it differs by just one.

したがって上記のようなデータ生成は、例えば次のよう
な制(財)手段1こよって実現さ4’Lる。
Therefore, data generation as described above is realized by, for example, the following control means 1.

け)画像メモリ6に書かれた閉ループデータを読出し走
査する際1こ、その走査アドレス信号を画像メモリ4に
も与えてアドレッシングし、該メモリ4を書込み状態と
する。
(1) When reading and scanning the closed loop data written in the image memory 6, the scanning address signal is also applied to the image memory 4 for addressing, and the memory 4 is placed in a writing state.

回 画像メモリ6のラインYiの走査時1こ検出された
交点Pi、Qilこついて、その2点間の距離に相当す
るX(Qi)X(Pi)−△Xiを一時記憶するととも
;こ、第2交点Qiの輝度データZ(Qi’)を−暗記
I意する。
When the line Yi of the image memory 6 is scanned, the intersections Pi and Qil are detected once, and X(Qi)X(Pi)-ΔXi corresponding to the distance between the two points is temporarily stored; Memorize the luminance data Z(Qi') of the second intersection Qi.

()→ 次のラインY i + 1の走査時;こ、まず
第1交点P i + 1が検出されたならば、その輝度
データZ(Pi+1)を一時記憶するととも1こ、Z(
Qi) Z(Pi+1)−△Z1を計算する。
() → When scanning the next line Y i + 1; First, if the first intersection P i + 1 is detected, its luminance data Z (Pi + 1) is temporarily stored and 1, Z (
Qi) Calculate Z(Pi+1)−ΔZ1.

0 上記ラインY i + 1の走査時で、第1交点P
i+1ら第2交点Qi+1までの走査解程において、そ
の走査クロックに同期しで、△Zl/△X i Iこ相
当する変化率で、Z(Pi+1)からZ(Pi+1)+
△Ztまで連続的1こ変化する輝度データを演算して発
生させる。
0 When scanning the above line Y i + 1, the first intersection P
In the scanning process from i+1 to the second intersection Qi+1, in synchronization with the scanning clock, from Z(Pi+1) to Z(Pi+1)+ at a rate of change corresponding to △Zl/△X i I.
Luminance data that continuously changes by 1 up to ΔZt is calculated and generated.

(ホ)に)と同時(こ、に)で順次発生する輝度データ
4への書込みデータとする。
It is assumed that the write data to the luminance data 4 is generated sequentially at the same time as (E) and (E).

以上1こより画像メモリ41こおいて、点Pi+1から
点Q i + 1を結ぶ直線上1こ、Z(Pi+1)か
らZ(P i+1 )+Z iまで連続的に変化する輝
度データが書込まれる。
From the above, brightness data that continuously changes from Z(Pi+1) to Z(P i+1 )+Z i is written in the image memory 41 on a straight line connecting point Pi+1 to point Q i+1.

この制御をYMIN−1−1からYMAX−1まで順次
行なうこと1こより、画像メモリ6に書かれた閉ループ
で囲まれる領域のうち、その閉ループの2つの頂点(Y
MINおよびYMAXのライン上(こある)と最初の走
査ラインYMIX+1のラインを除く全領域に対応する
画像メモリ4の領域が、閉ループ上の輝度をゆるやか1
こ結ぶ輝度データでもって埋められる。
By sequentially performing this control from YMIN-1-1 to YMAX-1, two vertices (Y
The area of the image memory 4 corresponding to the entire area except for the line MIN and YMAX and the line YMIX+1 of the first scan line gradually changes the brightness to 1 on the closed loop.
It is filled in with luminance data connected to this area.

これが面画像データであって、これが上述のよう1こC
RTモニタ回路5を介して表示されると、CRT画面上
1こ、上記閉ループで表わされた輪郭をもち、連続した
輝度変化を伴なう面が描出されるのである。
This is surface image data, and as mentioned above, this is 1 piece C.
When displayed via the RT monitor circuit 5, a surface with a contour represented by the above-mentioned closed loop and continuous brightness changes is depicted on the CRT screen.

なお、上記のよう1こ閉ループの2つの頂点とYMIN
+1ラインのデータが欠落しているが、これは実用上ま
ったく問題にならない程度のことである。
In addition, as shown above, the two vertices of one closed loop and YMIN
Although data for the +1 line is missing, this is of no practical problem at all.

また、YMIX+1についての走査を2度行なうことで
、このライン1こついてのデータの生成することも容易
である。
Further, by scanning YMIX+1 twice, it is easy to generate data for this one line.

第3図)こは上記イ)〜(ホ)の制(財)を行なうため
の回路の要部を示している。
Figure 3) shows the main part of the circuit for carrying out the above-mentioned controls (a) to (e).

同図1こおいて、Zout5は画像メモリ6から続出さ
れてくる4ビツトの輝度データをさし、Z+n4は画像
メモリ4へ書込むべき輝度データをさす。
In FIG. 1, Zout5 indicates the 4-bit luminance data successively output from the image memory 6, and Z+n4 indicates the luminance data to be written into the image memory 4.

画像メモリ6は、上述のごとく閉ループデータの書かれ
ている領域が順次走査され、その走査アドレスが画像メ
モリ41こもらえられる。
As described above, the image memory 6 is sequentially scanned in areas where the closed loop data is written, and the scan addresses are stored in the image memory 41.

その際画像メモリ6からの4ビツトの出力Zout6は
、ORゲ゛−トG1でその各桁の論理和かとられ、その
出力はフリップフロップFFIこ入力される。
At this time, the 4-bit output Zout6 from the image memory 6 is logically summed for each digit in the OR gate G1, and the output is inputted to the flip-flop FFI.

このフリップフロップFFはOR′7”−1−G、の出
力の立上がりで反転されるよう;こなっていで、画像メ
モリ6の各回の走査時1こおいて、上記第1交点が検出
されたときセットされ、上記第2交点が検出されたとき
リセットされる。
This flip-flop FF is inverted at the rising edge of the output of OR'7"-1-G; in this way, the first intersection point is detected at each scan of the image memory 6. It is set when the second intersection point is detected, and is reset when the second intersection point is detected.

このため、フリップフロップのセット出力Qは、第1交
点から第2交点まで走査されている期間u 1 +1と
なる。
Therefore, the set output Q of the flip-flop is during the scanning period u 1 +1 from the first intersection to the second intersection.

カウンタ10は、フリップフロップFFのセット出力Q
が1″となっている間、ANDゲ゛−トG2を介して走
査クロックCLが入力され、これを計数する。
The counter 10 is a set output Q of the flip-flop FF.
While G is 1'', the scanning clock CL is inputted through the AND gate G2 and is counted.

フリップフロップFFのリセット出力Qが’ 1 ”
lこ立上がると、カウンタ10の計数値がレジスタ11
1こラッチされるととも1こ、その後カウンタ10がク
リヤーされる。
Reset output Q of flip-flop FF is '1'
When l rises, the count value of the counter 10 is transferred to the register 11.
When 1 is latched, 1 is latched, and then the counter 10 is cleared.

すなわち、カウンタ10は各走査毎;こ、X(Qi)
X(Pi)を計数し、その値がレジスタ11にラッチ
される。
That is, for each scan, the counter 10
X(Pi) is counted and the value is latched into the register 11.

またフリップフロップFFのセット出力Qが?+ 11
+ 1こ立上がると、そのとき出力されているZout
6すなわちZ(Qi )がレジスタ131こラッチされ
る。
Also, what is the set output Q of the flip-flop FF? +11
+ When it rises by 1, the Zout output at that time
6, that is, Z(Qi), is latched by the register 131.

そこで今、ラインYiの走査が終了し、次のラインY
i + 1の走査が開始される状態を想定する。
So now, the scanning of line Yi is finished and the next line Y
Assume that a scan of i + 1 is started.

このとき、レジスタ111こはX (P i ) X
(Qi)、レジスタ13(こはZ(Qi)がラッチされ
ている。
At this time, the register 111 is X (P i )
(Qi), register 13 (here Z(Qi) is latched.

そしてラインYi+1の走査1こおいて、第1交点P
i + 1が検出されると、レジスタ12及びカウンタ
141こZ(Pi+1)がセットされ、減算器15によ
って △Z 1−Z(Qi )−Z(Pi+1 )が計算され
、その値が符号付絶対値変換回路161こ供給されで、
士の符号と:△Zi lと1こ分離される。
Then, after one scan of line Yi+1, the first intersection P
When i + 1 is detected, Z(Pi+1) is set in the register 12 and counter 141, and the subtracter 15 calculates △Z1-Z(Qi)-Z(Pi+1), and the value is expressed as a signed absolute value. The value conversion circuit 161 is supplied,
It is separated by 1 from the sign of: △Zi l.

その符号信号は、カウンタ14のアップカウント、ダウ
ンカウントを制(財)する信号となり、また、1△Zi
lはセレクタ17を介してレジスタ18の所定の桁位置
1こ読込まれる。
The code signal becomes a signal that controls up-counting and down-counting of the counter 14, and also 1△Zi
l is read into one predetermined digit position of the register 18 via the selector 17.

なお、レジスタ11のX(Qi) X(Pi)なるデ
ータは、プライオリティ・エンコーダ19で信号変換さ
れて上記セレクタ17;こ印加され、セレクタ17はそ
の値1こ応じで1△Zilをレジスタ181こ読込ませ
る桁位置を決定する。
The data X(Qi) Determine the digit position to be read.

上記カウンタ14、変換回路16等を含む点線で囲んだ
回路部22は、DDAの積分器を定数乗算器として用い
る通常の1軸ベクタージエネレークであって、走査クロ
ックCLが入力されること1こ、加算器201こおいで
、レジスタ18とレジスタ21の内容が加算され、再び
レジスタ211こスドアされ、この演算過程で加算器2
0から生ずるキャリー信号がカウント14のアップある
いはダウンカウントのカウント入力となる。
The circuit section 22 surrounded by a dotted line, including the counter 14, the conversion circuit 16, etc., is a normal 1-axis vector generator that uses a DDA integrator as a constant multiplier. In the adder 201, the contents of the register 18 and the register 21 are added, and the contents are added to the register 211 again.
The carry signal generated from 0 becomes the count input for counting up or down for the count 14.

この演算は、ベクタージエネレー久こよる一般的な演算
であって、詳説しない。
This operation is a general operation that has been used in vector generators for a long time, and will not be described in detail.

要する1こ、ベクタージエネレーク2−2の演算1こよ
り、カウンタ14の出力が、第1交点Pi+1の検出時
点からX(Qi ) −X(P i )分の走査クロッ
クCLが発生する間(こ、プリセットされたZ(Pi+
1)よりZ(Pi+1)+△Zi まで均一な変化率で
連続的に増加あるいは/成虫するのである。
From the required 1 calculation of the vector generator 2-2, the output of the counter 14 is ( This is the preset Z(Pi+
From 1), the number of insects increases continuously at a uniform rate of change up to Z(Pi+1)+ΔZi, or becomes an adult.

このカウンタ14の出力が、フリップフロップFFのセ
ット出力Qがゲート信号として印加されるANDゲート
03〜G6を介して導出され画像メモリ41こ書込むべ
き輝度データをZin4となる。
The output of this counter 14 is derived via AND gates 03 to G6 to which the set output Q of the flip-flop FF is applied as a gate signal, and becomes the luminance data Zin4 to be written into the image memory 41.

なお、上記の演算は図示したベクタージェネレーク22
だけでなく、各種の方式のベクタージエネレークで同様
1こ行なえる。
Note that the above calculation is performed using the illustrated vector generator 22.
Not only that, but the same thing can be done with various types of vector generators.

ところで、第3図の回路すなわち上記(イ)〜(羽の制
■で11、P i + 1からQi+1までを結ぶ輝度
データを発生させるの1こ、 X(Pi) 、X(Qi)、Z(Pi)、Z(Qi)。
By the way, the circuit in Fig. 3, that is, the one that generates the luminance data connecting 11, P i + 1 to Qi + 1 with the above (A) to (2), X (Pi), X (Qi), Z (Pi), Z(Qi).

Z(Pi+1) に基づいて演算を行なっているので、この演算によって
得られる輝度データの最終値 Z(Pi+1)+△Zi=Z(Pi+1 )+4Z(Q
i )−Z(Pi+1))が画f象メモリ6上の輝度デ
ータZ(Qi+1)とは一致しない場合も生ずる。
Since the calculation is performed based on Z(Pi+1), the final value of luminance data obtained by this calculation is Z(Pi+1)+△Zi=Z(Pi+1)+4Z(Q
i)-Z(Pi+1)) may not match the luminance data Z(Qi+1) on the image memory 6.

しかしその場合でも、両者の差は僅少であって、実用上
問題1こならない程度である。
However, even in that case, the difference between the two is so small as to pose no practical problem.

なぜなら、上記閉ループデータ(X。Y、、Z]IDD
A回路2て演算され与えられるものであって、各軸X、
Y、Zのデータはそれぞれ連続した変化を示し、Z(Q
i)とZ (Q i + 1 )との差は1ビツト以下
であるためである。
Because the above closed loop data (X.Y,,Z]IDD
It is calculated and given by A circuit 2, and each axis X,
The Y and Z data each show continuous changes, and Z(Q
This is because the difference between i) and Z (Q i + 1) is 1 bit or less.

これと同様な理由)こより、Pi+1からQi+1まで
を結ぶ輝度データを発生させるの]こ−上記△Z1を△
Zi=Z(Qi)Z(1)i)として演算を行なっても
ほとんど問題はない。
For the same reason), the luminance data connecting Pi+1 to Qi+1 is generated].
There is almost no problem even if the calculation is performed as Zi=Z(Qi)Z(1)i).

また逆に、ラインYi+1を2回走査すれば、P 1−
t−1からQ i + 1までを結ぶ輝度データを発生
させるのに、X(P i+1 ) 、X(Qi−t4
) 、 Z(P i+1 ) 。
Conversely, if line Yi+1 is scanned twice, P 1-
To generate luminance data connecting t-1 to Q i + 1, X(P i+1 ), X(Qi-t4
), Z(P i+1 ).

Z(Qi+1) に基づいて演算が行なえ、そのようにすれはより正確で
ある。
The calculation can be done based on Z(Qi+1), and the deviation is more accurate that way.

以上説明した面輝度発生方式1こついで総括する。I will summarize the surface brightness generation method 1 explained above.

DDA回路2から与えられる閉ループデータ(X。Closed loop data (X.

Y、Z)を画像メモリ1こ書込んだ後、その閉ループデ
ータを読出し走査する際;こ、上記第1交点Pi検出時
点から第2交点Qi検出までの期間1こ、その走査に同
期しで、Z(P i )からZ(Qi)まで連続して変
化する輝度データを発生させることが、この面輝度発生
方式の要旨である。
After writing data (Y, Z) into one image memory, when reading and scanning the closed loop data; the period from the time of detection of the first intersection point Pi to the detection of the second intersection point Qi is synchronized with the scanning. , Z(P i ) to Z(Qi), which is the gist of this surface luminance generation method.

そこでこの明細書では、読出し走査される閉ループの輝
度データZouttこ基づき、上記の連続して変化する
輝度データZinを発生させることを面輝度演算と呼び
、これを行なう例えは第3図のごとき回路を面輝度演算
回路と呼ぶ。
Therefore, in this specification, generating the above-mentioned continuously changing luminance data Zin based on the closed-loop luminance data Zout that is read out and scanned is called surface luminance calculation, and an example of this is a circuit as shown in FIG. is called a surface brightness calculation circuit.

そして、第1図のメモリ制御回路3悶まこの面輝度演算
回路が備わっているものとする。
It is assumed that the memory control circuit 3 shown in FIG. 1 is provided with a surface brightness calculation circuit.

さて次1こ、本発明の要旨である隠線消去方式1こつい
て説明する。
Now, the first aspect of the hidden line elimination method, which is the gist of the present invention, will be explained.

第4図(こ示すよう1こ、直方体を斜視図的(こ表示す
る場合を例として説明する(なお、図のような線画で表
現することを意味しているのではない)。
FIG. 4 (As shown in this figure, a case where a rectangular parallelepiped is displayed in a perspective view will be explained as an example (note that it is not meant to be represented by a line drawing as shown in the figure).

この直方体(こついては、図示する8つの頂点a〜hの
全標値(X、Y、Z)が原始データとして与えられる。
All target values (X, Y, Z) of the eight vertices a to h shown in the figure are given as original data of this rectangular parallelepiped.

本発明1こおいては、上記直方体を次の6つの平面の集
合としで把握する。
In the first invention, the rectangular parallelepiped is understood as a set of the following six planes.

○境界線ab、bd、dc、ca(これを閉ループ11
という)で囲まれる面S1 0境界線ab、bf、fe、ea(閉ループ12)で囲
まれる面S2 0境界線ac、cg、ge、ea(閉ル−プ13)で囲
まれる而S3 0境界線ba、dh、hf、fb(閉ループ14)で囲
まれる面S4 0境界線cd、dh、hg、gc(閉ループ15)で囲
まれる面S5 0境界線ef 、fg、hg、ge(閉ループ16)で
囲まれる而S6 そして、ディスプレイプロセッサー1およびそれ以前の
段階では、各平面81〜S6はその輪郭である上記閉ル
ープ1146を表わす閉ループデータ(x、y、z)と
して取扱われ、その閉ループデータから実質的な而のデ
ータを生成するの(1、上述した面輝度演算回路1こよ
る訳である。
○Boundaries ab, bd, dc, ca (closed loop 11)
Surface S1 surrounded by 0 boundary lines ab, bf, fe, ea (closed loop 12) S2 0 Surface surrounded by boundary lines ac, cg, ge, ea (closed loop 13) S3 0 boundary Surface S4 surrounded by lines ba, dh, hf, fb (closed loop 14) Surface S5 surrounded by boundary lines cd, dh, hg, gc (closed loop 15) 0 Border lines ef, fg, hg, ge (closed loop 16) Then, in the display processor 1 and the stages before it, each plane 81 to S6 is treated as closed loop data (x, y, z) representing the closed loop 1146 that is its outline, and from the closed loop data, The above-mentioned surface brightness calculation circuit 1 is responsible for generating the data (1).

次1こ、第4図の直方体を隠線消去を伴う面表現で表示
するための処理手順を順番に説明する。
Next, a processing procedure for displaying the rectangular parallelepiped shown in FIG. 4 in surface representation with hidden line elimination will be explained in order.

(1)まず、上記閉ループ11〜16のうちの任意の1
つ、例えば閉ループ14;こついでの閉ループデータを
DDA回路2から発生させ、それを画像メモリ6に書込
む。
(1) First, any one of the closed loops 11 to 16 above
For example, the closed loop 14 generates closed loop data from the DDA circuit 2 and writes it into the image memory 6.

(2)次に、画像メモリ6と画像メモリ4を同期して走
査し、画像メモリ6から読出される閉ループデータ14
1こ基づいて上述の面輝度演算を行ない、その演算され
た輝度データを画像メモリ41こ書込むこと[こより、
画像メモリ4上1こ而S4を表わす面データS4を生成
する。
(2) Next, the image memory 6 and the image memory 4 are scanned synchronously, and the closed loop data 14 read out from the image memory 6.
1, perform the above-mentioned surface brightness calculation based on the image memory 41, and write the calculated brightness data to the image memory 41.
Surface data S4 representing the image S4 on the image memory 4 is generated.

なお、第5図のIは画像メモリ4上の面データS4を表
わしている。
Note that I in FIG. 5 represents surface data S4 on the image memory 4.

ただし、図には面データの輝度変化までを表現してはい
ない。
However, the figure does not show the changes in brightness of the surface data.

しではいない。I don't do it.

(3)次1こ、画像メモリ6をクリヤするとともに、上
記各閉ループのうち他の任意の1つ、例えば閉ループ1
1についでの閉ループデータをDDA回路2から発生さ
せ、それを画像メモリ6(こ書込む。
(3) Next, the image memory 6 is cleared, and any other one of the above closed loops, such as closed loop 1, is cleared.
1 is generated from the DDA circuit 2, and written into the image memory 6.

(4)次1こ、画像メモリ6と画像メモリ4とを同期し
で走査し、画像メモリ6から読出される閉ループデータ
111こ基づく上記崩輝度演算で順次得られる而S11
こついての輝度データを画像メモリ4(こ書込むのであ
るが、演算された輝度データを無条件で書込むのではな
く、画像メモリ4にすで1こ書かれているデータ(すな
わち面輝度データS4を含んでいる)を読出し、それと
演算された出力される面輝度データS1とを比較しで、
面輝度データS1が大きい場合)こそれを画像メモリ1
こ書込み、面画像データS4が大きい場合1こは画像メ
モリ4(こ書かれているデータをそのまま残す。
(4) Next, the image memory 6 and the image memory 4 are scanned synchronously, and the results are sequentially obtained by the above decay brightness calculation based on the closed loop data 111 read from the image memory 6 S11
The problem is to write the luminance data to the image memory 4 (in other words, the calculated luminance data is not written unconditionally, but instead the data already written in the image memory 4 (i.e. surface luminance data) is written. S4) and compares it with the calculated output surface brightness data S1,
If the surface brightness data S1 is large), this is the case when the surface brightness data S1 is large.
If the surface image data S4 is large, one is written to the image memory 4 (the data written here is left as is).

このための制御回路ブロック的に示すと第6図のよう1
こなる。
The control circuit for this purpose is shown in block form as shown in Figure 6.
This will happen.

つまり、画f象メモリ6および4を同期走査し、画像メ
モリ6から読出される閉ループl、)こついての輝度デ
ータZoui6が面輝度演算回路301こ入力され、こ
の回路30からは面S、lこついての輝度データが走査
;こ同期して順次出力され、これが一応画像メモリ4へ
の新たな書込みデータZin4となる。
In other words, the image memories 6 and 4 are scanned synchronously, and the closed-loop luminance data Zoui6 read out from the image memory 6 is input to the surface brightness calculation circuit 301, and from this circuit 30, the surfaces S and l are input. The stuck luminance data is sequentially output in synchronization with scanning, and this becomes new write data Zin4 to the image memory 4.

一方1面像メモリ4は、1アドレス分の制御周期の前半
1こおいて、まずそれを書かれでいるデータが読出され
、そのデータZout4と上記新データZin4とが比
較回路31にで比較され、Zin4>Zout4の場合
1こ、比較回路31から書込み指令信号WRが発せられ
、これ1こより上記制御周期の後半)こおいて、新デー
タZin4がそのときのアドレスに書込まれる。
On the other hand, in the one-sided image memory 4, the data written therein is first read out in the first half of the control cycle for one address, and the data Zout4 and the new data Zin4 are compared in the comparator circuit 31. , when Zin4>Zout4, a write command signal WR is issued from the comparator circuit 31, and from this, in the latter half of the control cycle, new data Zin4 is written to the address at that time.

また、Zln4≦Zout4の場合は、画像メモリ41
こ対する上記の書込み操作が行なわれないので、データ
Zout4がそのアドレスに存読する。
In addition, if Zln4≦Zout4, the image memory 41
Since the above-mentioned write operation is not performed on this address, data Zout4 remains at that address.

(なお、上記(2)のff11tlllは、画f象メモ
リ4)こな1こも書かれていない状態でのこの(4)の
制(財)1こ相当する。
(Incidentally, ff11tll in the above (2) corresponds to 1 in the image memory 4) in this (4) in a state where not a single word has been written.

)上記4の制御によって、画像メモリ4土において、面
S4土の点で、かつ面S1に含まれない点では、面S4
の輝度データが書かれ、また、面s1土の点でかつ面S
4に含まれない点では、面S1の輝度データが書かれ、
さらに面S4と面s1とが重なり合っている点では、大
きい方の輝度データ、すなわちZ方向の手前にある面S
1の輝度データが書かれる。
) By the control in 4 above, in the image memory 4, at a point on the surface S4 and a point not included in the surface S1, the surface S4
brightness data is written, and also at the point of surface s1 and surface S
For points not included in 4, the brightness data of surface S1 is written,
Furthermore, at the point where the surface S4 and the surface s1 overlap, the brightness data of the larger one, that is, the surface S in front in the Z direction
1 brightness data is written.

したがってこの場合、第5図Hに示すように、面S1に
ついては全体の面データが書かれ、面S4については面
S1と重なり合う部分のデータが消去されることになる
Therefore, in this case, as shown in FIG. 5H, the entire surface data is written for the surface S1, and the data for the portion overlapping with the surface S1 is erased for the surface S4.

これは、面S1と面S2との関係において隠線消去が行
なわれたものである。
This is the result of hidden line elimination in the relationship between surface S1 and surface S2.

そして、さらにもう1つの閉ループ、例えば閉ループ1
3についてよ記3,4の制御を行なえば、画像メモリ4
土には第5図■に示すように、3つの面S1.S4およ
びS5の関係において隠線消去された面画像データが生
成される。
And yet another closed loop, for example closed loop 1
Regarding 3, if you perform the control described in 3 and 4, the image memory 4
As shown in Figure 5 ■, the soil has three sides S1. In the relationship between S4 and S5, surface image data from which hidden lines have been removed is generated.

同様にして、6つの閉ループ11−16についての制御
が終了すれば、画像メモリ4土には第5図■に示すよう
に、完全に隠線消去された直方体の面表現により画像デ
ータが完成するのである。
Similarly, when the control for the six closed loops 11-16 is completed, image data is completed in the image memory 4 as a surface representation of a rectangular parallelepiped with hidden lines completely removed, as shown in Figure 5. It is.

これがCRTモニタ回路5でCI’(T土に出力される
と、隠線が消去され、かつZ軸座標値に対応した輝度変
化を伴なう面によって構成される直方体が表示される。
When this is outputted to CI' (T) by the CRT monitor circuit 5, the hidden lines are erased and a rectangular parallelepiped made up of surfaces with luminance changes corresponding to the Z-axis coordinate value is displayed.

なお、以上の説明は、3つの面S1.S2.S3が完全
に表われ、他の3つの面S4゜S、、 、 S6が完全
に消去されるという極の単純な直方体を例としたが、本
発明の隠線消去表示方式で、さらに、複雑な立体物をも
同様に取扱えるのは、以上説明した本発明の原理から明
らかである。
Note that the above explanation is based on three surfaces S1. S2. Although we have taken as an example a simple rectangular parallelepiped with poles in which S3 is completely displayed and the other three surfaces S4, S, , S6 are completely erased, the hidden line cancellation display method of the present invention can be used to It is clear from the principle of the present invention explained above that three-dimensional objects can also be handled in the same way.

次1こ陰影をつけた立体物表現を行なうための発明につ
いで説明する。
Next, an invention for expressing a three-dimensional object with shading will be explained.

上記の隠線消去表示方式では、立体物表面上の消去され
ない各点の輝度は、その点のZ軸座標値で決定されでい
る。
In the hidden line erasure display method described above, the brightness of each point on the surface of a three-dimensional object that is not erased is determined by the Z-axis coordinate value of that point.

これに対し、今説明しようとする第2の隠線消去表示方
式、は、表示対象となる立体物)こある方向から光が照
射され、その立体物上のある面が%1こ明るく、ある面
が特1こ暗くなるという陰影を生じている状態を表現し
ようとするものである。
On the other hand, in the second hidden line elimination display method that I am going to explain, light is irradiated from a certain direction on the three-dimensional object (to be displayed), and a certain surface on the three-dimensional object is %1 brighter. This is intended to express a state in which a surface becomes particularly dark, creating a shadow.

例えば第5図■(こおいで、図の直方体1こ左上方45
度方向から光が照射された状態を想定し、而S3を、そ
の面上各点のZ軸座標値で規定される輝度より明るく、
面S2を、その面上各点のZ軸座標値で規定される輝度
より暗く表現しようとするもので、そのような画像デー
タを生成する方式を次1こ述べる。
For example, in Figure 5
Assuming a state in which light is irradiated from the degree direction, S3 is brighter than the brightness defined by the Z-axis coordinate value of each point on the surface,
This method attempts to express the surface S2 darker than the luminance defined by the Z-axis coordinate value of each point on the surface, and a method for generating such image data will be described below.

第7図には上記第2の隠線消去表示方式のための回路ブ
ロック的1こ示している。
FIG. 7 shows a circuit block diagram for the second hidden line elimination display method.

同図における画像メモリ6と7の関係は、第6図におけ
る画像メモリ6と4の関係とまったく同じで、この画像
メモリ6と7と1こより、第4図の直方体1こつき前述
の制(財)手順(1)〜(4)が実行されると、画像メ
モリ7上1こ、第5図■1こ示すよう(こ隠線消去され
、かつZ@座標値を忠実1こ反映した輝度データからな
る画像データが生成される訳であるが、この発明では、
画像メモリ7上1こ上記画像データを生成するのに並行
しで、画像メモリ4上に上記の陰影を伴なう画像データ
を生成するものである。
The relationship between the image memories 6 and 7 in the same figure is exactly the same as the relationship between the image memories 6 and 4 in FIG. (1) When steps (1) to (4) are executed, the brightness is displayed on the image memory 7, as shown in Figure 5. Image data consisting of data is generated, but in this invention,
In parallel with the generation of the above-mentioned image data on the image memory 7, image data with the above-mentioned shading is generated on the image memory 4.

すなわち回路的1こは、上記面輝度演算回路30から出
力される輝度デ゛−夕は、画f象メモリ7への人力デー
タZin7となるとともIこ、加算器321こで任意の
オフセット値Zoが加減算されて、画像メモリ4への入
カテ゛−タZin4ともなる。
That is, in terms of the circuit, the brightness data output from the surface brightness calculation circuit 30 becomes manual data Zin7 to the image memory 7, and is also inputted to an arbitrary offset value Zo in the adder 321. are added to and subtracted from each other to become the input data Zin4 to the image memory 4.

また、画像メモリ7から読出されるデータZout7と
上記入力データZin7との比較1こより、比較回路3
1から出力される書込み指令信号WRは、画像メモノア
は勿論、画像メモリ4にも供給される。
Further, from the comparison 1 between the data Zout7 read from the image memory 7 and the input data Zin7, the comparison circuit 3
The write command signal WR output from 1 is supplied not only to the image memonor but also to the image memory 4.

また、3つの画像メモIJ 4、6、7は同期して走査
される。
Further, the three image memos IJ 4, 6, and 7 are scanned synchronously.

したがって、上記オフセット値Zoを零にして、上1d
l)〜(4)で述べた制卸が行なわれると、今までの説
明から明らかなよう1こ、画像メモリ7と画像メモリ4
1こはまったく同じ画像データが生成される。
Therefore, by setting the offset value Zo to zero, the upper 1d
When the control described in l) to (4) is performed, as is clear from the explanation so far, the image memory 7 and the image memory 4 are
Exactly the same image data is generated in each case.

しかし、画像メモリ61こ上記閉ループデータ12が書
かれでいて、それを読出しながら面データS2を生成す
る走査時において、上記オフセット値Zoを適当な負の
値−alこ設定しておけば、画像メモリ41こ書かれる
面S2の輝吸データは、Z軸座標値で規定される輝度デ
ータ(画像メモリ71こ書かれる)より、オフセット値
aだけ小さな値となる。
However, if the closed-loop data 12 has already been written in the image memory 61, and the offset value Zo is set to an appropriate negative value during scanning to generate surface data S2 while reading it, the image The brightness absorption data of the surface S2 written on the memory 41 has a value smaller by the offset value a than the luminance data (written on the image memory 71) defined by the Z-axis coordinate value.

このようIこ画像メモリ41こはZ軸座標値を忠実(こ
反映しでいない輝度データが書かれるが、このデータは
その後の隠線消去のための比較データ1こ供せられるこ
とはなく、隠線1信去のための比較演算はあくまで画像
メモリ71こ書かれたデータで行なわれるので、何ら問
題は生じない。
In this way, brightness data that does not faithfully reflect the Z-axis coordinate value is written in the image memory 41, but this data is not provided as comparison data for subsequent hidden line elimination. Since the comparison calculation for removing the hidden line 1 is performed using the data written in the image memory 71, no problem occurs.

同様1こ閉ループデータ13(こ基づき面データS3を
生成する走査時(こ、上記オフセット値Zoを適宜な正
の値b1こ設定しでおけば、画像メモリ41こ書かれる
面S2の輝度データは、Z軸座標値で助走される値より
オフセット値すだけ大きな値となる。
Similarly, when scanning to generate the surface data S3 based on the closed loop data 13 (here, if the offset value Zo is set to an appropriate positive value b1, the brightness data of the surface S2 written in the image memory 41 will be , the Z-axis coordinate value is larger than the value of the run-up by the offset value.

以上のようIこして、上述した陰影を加えた画像データ
が生成されるものである。
As described above, image data with the above-mentioned shading added is generated.

以上、本発明1こ係る隠線消去表示方式1こついて詳細
に説明したが、この方式1こあっては、ディジタルIC
で構成され、表示画面と2次元的に対応した画像メモリ
を用いること1こより、閉ループデータ1こ基づく面輝
度の演算、および演算された面輝度データ1こ基づく隠
線消去されたデータの生成、あるいは陰影を加えた面デ
ータの生成等が、非常に簡単な論理で高速に行なうこと
ができるのである。
The hidden line elimination display method 1 of the present invention 1 has been explained in detail above, but this method 1 is based on the digital IC.
By using an image memory that corresponds two-dimensionally to the display screen, calculation of the surface brightness based on the closed loop data 1, and generation of hidden line removed data based on the calculated surface brightness data 1, Alternatively, surface data with added shading can be generated at high speed using very simple logic.

しかも、このような立体物表示を行なうため1こ必要と
なる入力データは、立体物を構成する各面の輪郭線を特
定する閉ループデータが主なるものであり、これは隠線
消去を含まない単純な線画的表示を行なう場合のデータ
量とほとんど変らない。
Moreover, the input data required to display such a three-dimensional object is mainly closed-loop data that specifies the outline of each surface that makes up the three-dimensional object, and this does not include hidden line removal. The amount of data is almost the same as when displaying a simple line drawing.

また、上記のよう1こ陰影を加えた表示を行なう場合も
、ある閉ループデータ(こ付随して上記オフセット値を
与えるだけでよい。
Furthermore, when displaying with one shading added as described above, it is sufficient to provide certain closed-loop data (accompanied by the above-mentioned offset value).

このよう(こ入力Y−夕の構成も簡単となる。In this way, the configuration of the input Y-Y becomes simple.

すなわち、従来大型の計算機を用い、膨大な演算の結果
求めていた隠線消去のデータを、本発明1こよれば、画
像メモリを中心とするハードウェアを多少必要とするが
、簡単な構成で極めて高速1こ生成することができる。
That is, according to the present invention, data for hidden line elimination, which was conventionally obtained as a result of enormous calculations using a large-sized computer, can be obtained with a simple configuration, although some hardware, mainly an image memory, is required. It can be generated extremely quickly.

これは、ディスプレイの汎用性、実用性を高める上での
極めて大きな効果である。
This is an extremely significant effect in increasing the versatility and practicality of the display.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明を適用するグラフィックディスプレイ装
置の概略構成を示すブラック図、第2図は面輝度演算方
式の説明図、第3図は面輝度演算回路の一例の要部を示
すブロック図、第4図は隠線消去表示方式の表示対象と
なる直方体の説明図。 第5図は隠線消去されたデータの生成過程の説明図、第
6図は第1の発明の隠線消去表示方式を実現する回路の
要部を示すブロック図、第7図は第2の発明の隠線消去
表示方式を実現する回路の要部を示すブロック図である
。 1・・・・・・ディスプレイプロセッサー 2・・・・
・・DDA回路、3・・・・・・メモリ制卸回路、4・
・・・・・モニタ表示用画像メモリ、5・・・・・・C
RTモニタ回路、6,7・・・・・・白土成用画像メモ
リ、30・・・・・・面輝度演算回路、31・・・・・
・比較回路、32・・・・・・加算器。
FIG. 1 is a black diagram showing a schematic configuration of a graphic display device to which the present invention is applied, FIG. 2 is an explanatory diagram of a surface brightness calculation method, and FIG. 3 is a block diagram showing essential parts of an example of a surface brightness calculation circuit. FIG. 4 is an explanatory diagram of a rectangular parallelepiped to be displayed in the hidden line elimination display method. FIG. 5 is an explanatory diagram of the process of generating hidden line removed data, FIG. 6 is a block diagram showing the main parts of a circuit that realizes the hidden line removed display method of the first invention, and FIG. FIG. 2 is a block diagram showing the main parts of a circuit that implements the hidden line elimination display method of the invention. 1...Display processor 2...
...DDA circuit, 3...Memory control circuit, 4.
...Image memory for monitor display, 5...C
RT monitor circuit, 6, 7... Image memory for Shiradonari, 30... Surface brightness calculation circuit, 31...
- Comparison circuit, 32... Adder.

Claims (1)

【特許請求の範囲】 1 ディジクルICメモリで構成された画像メモリを用
いるディスプレイ装置において、複数の平面で構成され
る3次元物体を隠線消去する方式であって、上記各平面
のそれぞれを、その平面の輪郭線を表わすととも]こ該
離郭線上の各点の輝度データを含む閉ループデータとし
て与え、 (a)第1の画像メモリに閉ループデータのみを書込み
、 (b) 第1の画像メモリ1こ書かれた閉ループデー
タを順次一定方向1こ走査して続出し、その読出される
輝度データを面輝度演算回路1こ入力し、この面輝度演
算回路1こより走査に同期しで、上記閉ループ内の輝度
データを順次演算しで出力させ、 (c) 上記(b)と並行し、第2の画像メモリを第
1の画像メモリと同期しで走査し、上記面輝度演算回路
から出力される輝度データと第2の画像メモリに予め書
かれている輝度データを比較し、上記面輝度演算回路か
ら出力される輝度データが大きい場合1こ、そのデータ
を第2の画像メモリ1こ書込む、 上記(a) 、(b) + (C)の制卸を上記各閉ル
ープデータ;こついて行なうことにより、第2の画像メ
モリ上1こ隠線消去され、かつ、而で表わされた上記3
次元物体の画像データを生成するグラフィックディスプ
レイ装置1こおける隠線消去表示方式。 2 ディジタルICメモリで構成された画像メモリを用
いるディスプレイ装置1こおいて、複数の平面で構成さ
れる3次元物体を隠線消去する方式であって、上記各平
面のそれぞれを、その平面の輪郭線を表わすととも1こ
、該輪郭線上の各点の輝度データを含む閉ループデータ
としで与え、(a) 第1の画像メモリ1こ、閉ルー
プデータのみを書込み、 (b) 第1の画像メモリ(こ書かれた閉ループデー
タを順次一定方向Iこ走査して読出し、その読出される
輝度データを面輝度演算回路に入力し、この面輝度演算
回路1こより走査に同期して、上記閉ループ内の輝度デ
ータを順次演算しで出力させ、 (C) 上記(b)と並行し、第2の画像メモリを第
1の画像メモリと同期して走査し、上記面輝度演算回路
から出力される輝度データと第2の画像メモリに予め書
かれでいる輝度データを比較し、上記面輝度演算回路か
ら出力される輝度データが大きい場合1こ、そのデータ
を第2の画像メモリ1こ書込む、 (d) 上、1ilffb) l (C)と並行し、
第3の画像メモリを第2の画体メそりと同期して走査し
、上記面輝度演算回路から出力される輝度データのうち
第2の画像メモリに書込む輝度データを任意の値を加減
算し、第3の画像メモリに書込む、 上記(a) t (b) 、(c) 、(d)の制卸を
上記各閉ループデータについて行なうこと1こより、第
3の画像メモリ上に隠線消去され、かつ任意に陰影を加
えた面で表わされた、上記3次元物体の画像データを生
成するディスプレイ装置における隠線r肖去表示方式。
[Scope of Claims] 1. A method for eliminating hidden lines from a three-dimensional object composed of a plurality of planes in a display device using an image memory composed of a digital IC memory, wherein each of the planes is (a) writes only the closed-loop data to the first image memory; (b) writes the closed-loop data to the first image memory; The written closed loop data is sequentially scanned one time in a fixed direction, and the read luminance data is inputted into a surface brightness calculation circuit 1. From this surface brightness calculation circuit 1, in synchronization with the scanning, the closed loop data is read out. (c) In parallel with (b) above, scan the second image memory in synchronization with the first image memory, and output from the surface brightness calculation circuit. Compare the brightness data with the brightness data written in advance in the second image memory, and if the brightness data output from the surface brightness calculation circuit is large, write that data into the second image memory. By performing the above control of (a), (b) + (C) on each of the closed loop data, one hidden line is erased from the second image memory, and the above three expressed as
A hidden line elimination display method in a graphic display device that generates image data of a dimensional object. 2 A method for eliminating hidden lines from a three-dimensional object composed of a plurality of planes in a display device 1 using an image memory composed of a digital IC memory, in which each of the planes is (a) writes only the closed-loop data into the first image memory; (b) writes the closed-loop data into the first image memory; (The closed loop data written here is read out by sequentially scanning in a certain direction, and the read luminance data is input to the surface brightness calculation circuit, and from this surface brightness calculation circuit 1, the data in the closed loop is read out. (C) In parallel with (b) above, scan the second image memory in synchronization with the first image memory, and calculate the luminance data output from the surface brightness calculation circuit. and the brightness data written in advance in the second image memory, and if the brightness data output from the surface brightness calculation circuit is large, write that data into the second image memory, (d ) above, 1ilffb) l Parallel to (C),
The third image memory is scanned in synchronization with the second image memorization, and an arbitrary value is added or subtracted from the brightness data to be written to the second image memory among the brightness data output from the surface brightness calculation circuit. , write to the third image memory, perform the control of the above (a) t (b), (c), and (d) for each of the closed loop data 1. From this, hidden lines are erased on the third image memory. Hidden line portrait display method in a display device that generates image data of the three-dimensional object, which is represented by a surface with arbitrary shading added thereto.
JP53090831A 1978-07-25 1978-07-25 Hidden line cancellation method in display devices Expired JPS5846026B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP53090831A JPS5846026B2 (en) 1978-07-25 1978-07-25 Hidden line cancellation method in display devices

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP53090831A JPS5846026B2 (en) 1978-07-25 1978-07-25 Hidden line cancellation method in display devices

Publications (2)

Publication Number Publication Date
JPS5518745A JPS5518745A (en) 1980-02-09
JPS5846026B2 true JPS5846026B2 (en) 1983-10-13

Family

ID=14009525

Family Applications (1)

Application Number Title Priority Date Filing Date
JP53090831A Expired JPS5846026B2 (en) 1978-07-25 1978-07-25 Hidden line cancellation method in display devices

Country Status (1)

Country Link
JP (1) JPS5846026B2 (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58208782A (en) * 1982-05-29 1983-12-05 富士通株式会社 Display controller
JPH0713788B2 (en) * 1983-06-15 1995-02-15 株式会社日立製作所 Image display device
EP0145817B1 (en) * 1983-12-19 1988-08-10 International Business Machines Corporation A data display system
JP2000350236A (en) * 2000-01-01 2000-12-15 Casio Comput Co Ltd Image display device

Also Published As

Publication number Publication date
JPS5518745A (en) 1980-02-09

Similar Documents

Publication Publication Date Title
CA1309198C (en) Parallel rendering of smoothly shaded color triangles with anti-aliased edges for a three dimensional color display
JPS61288276A (en) Image display method and apparatus
JPS6295666A (en) Picture generating device
JPH0916806A (en) Stereoscopic image processor
US5001470A (en) Three-dimensional display apparatus
JPS5846026B2 (en) Hidden line cancellation method in display devices
JPH09311954A (en) Three-dimensional graphic display system and method
JP2899838B2 (en) Storage device
JP2000331175A (en) Method and device for generating border line generating data, recording system, computer readable execution medium stored with data and entertainment system for adding outline to object according to data
JPS595905B2 (en) Surface brightness generation method in display devices
JPS63181074A (en) Form depicting method
JPH0696231A (en) Method and device for graphic display
JPH03138779A (en) Method and device for texture mapping
JPH07105404A (en) Stereoscopic image processor and its processing method
JP3553249B2 (en) Image generating apparatus and image generating method
JP3502901B2 (en) Three-dimensional graphics image display apparatus and method
JPS6290772A (en) Three dimentional object display processing system
JP2000148114A (en) Image creating device and method
JP3776416B2 (en) Image generating apparatus and image generating method
JP3074912B2 (en) 3D image generation device
JPH0496186A (en) Method for mapping basic pattern on free curved surface
JPH05181950A (en) Three-dimensional moving image generation system
JPH0346826B2 (en)
JPS62152077A (en) Segment managing device
JPH0887606A (en) Stereoscopic image processor