JPS6019842B2 - 振幅制限形発振回路 - Google Patents
振幅制限形発振回路Info
- Publication number
- JPS6019842B2 JPS6019842B2 JP5740578A JP5740578A JPS6019842B2 JP S6019842 B2 JPS6019842 B2 JP S6019842B2 JP 5740578 A JP5740578 A JP 5740578A JP 5740578 A JP5740578 A JP 5740578A JP S6019842 B2 JPS6019842 B2 JP S6019842B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- collector
- power supply
- amplitude
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L1/00—Stabilisation of generator output against variations of physical values, e.g. power supply
- H03L1/02—Stabilisation of generator output against variations of physical values, e.g. power supply against variations of temperature only
Description
【発明の詳細な説明】
この発明は例えば各種の受信機の局部発振回路等の集積
回路用発振回路に好適する振幅制限形の発振回路に関す
る。
回路用発振回路に好適する振幅制限形の発振回路に関す
る。
従来、首記のような分野で用いられるトランジスタ発振
回路は一般に飽和状態まで駆動されている。
回路は一般に飽和状態まで駆動されている。
しかるに、集積回路化を図った場合にはトランジスタの
飽和により寄生トランジスタが動作するなどして他の回
路部分に悪影響を及ぼすことが多いと共に「高周波特性
も悪化するので、トランジスタを不飽和状態で動作させ
ることが望ましい。このため、発振回路にＡＧＣを施す
ことが知られているが、それだけ回路構成が複雑化する
と共に、集積回路化を図った場合には外部端子が増加す
るなどして、価格高になる欠点を有していた。
飽和により寄生トランジスタが動作するなどして他の回
路部分に悪影響を及ぼすことが多いと共に「高周波特性
も悪化するので、トランジスタを不飽和状態で動作させ
ることが望ましい。このため、発振回路にＡＧＣを施す
ことが知られているが、それだけ回路構成が複雑化する
と共に、集積回路化を図った場合には外部端子が増加す
るなどして、価格高になる欠点を有していた。
また、ダイオード制限回路を用いるようなことも行なわ
れているが、振幅制限電圧が高いので低振幅（数１０〜
１０伍ｈＶ程度）での安定化は不可能である。さらに発
振回路のトランジスタの動作電流を減少するなどして振
幅制限を行なうようにしたものもあるが、これは発振の
安定度が極めて悪いものであった。
れているが、振幅制限電圧が高いので低振幅（数１０〜
１０伍ｈＶ程度）での安定化は不可能である。さらに発
振回路のトランジスタの動作電流を減少するなどして振
幅制限を行なうようにしたものもあるが、これは発振の
安定度が極めて悪いものであった。
そこで、この発明は以上のような点に鑑みてなされたも
ので、構成簡易にしてしかも小振幅で安定に動作し、特
に集積回路用に好適する極めて良好な振幅制限形の発振
回路を提供することを目的としている。
ので、構成簡易にしてしかも小振幅で安定に動作し、特
に集積回路用に好適する極めて良好な振幅制限形の発振
回路を提供することを目的としている。
以下図面を参照してこの発明の一実施例につき詳細に説
明する。
明する。
すなわち、第１図に示すように第１の差動増幅器Ａ．を
構成する差動対トランジスタＱ・，Ｑ２は、互いの共通
ェミッタと負電源−Ｖ離間に定電流源１，が接続されて
いる。
構成する差動対トランジスタＱ・，Ｑ２は、互いの共通
ェミッタと負電源−Ｖ離間に定電流源１，が接続されて
いる。
そして、一方のトランジスタＱ，はベースが直接的に正
電源＋Ｖｃｃに接続され且つコレクタが可変コンデンサ
ＣとインダクタンスＬの並列共振回路ＰＲを介して正電
源十Ｖｃｃに接続されると共に後述する第２の差動増幅
器んの一方のトランジスタＱ３のベース、コレクタに共
通に接続される。また、第１の差敷増幅器Ａ，の他方の
トランジスタＱ２はコレクタが直接正電源＋Ｖｃｃに接
続され且つベースが第２の差動増幅器Ａ２の一方のトラ
ンジスタＱのベース、コレク外こ共通に接続される。一
方、第２の差動増幅器Ａ２を構成する差動対トランジス
タＱ，Ｑ４は、互いの共通ェミッタと負電源−ＶＥＥ間
に定電流源１２が接続されている。
電源＋Ｖｃｃに接続され且つコレクタが可変コンデンサ
ＣとインダクタンスＬの並列共振回路ＰＲを介して正電
源十Ｖｃｃに接続されると共に後述する第２の差動増幅
器んの一方のトランジスタＱ３のベース、コレクタに共
通に接続される。また、第１の差敷増幅器Ａ，の他方の
トランジスタＱ２はコレクタが直接正電源＋Ｖｃｃに接
続され且つベースが第２の差動増幅器Ａ２の一方のトラ
ンジスタＱのベース、コレク外こ共通に接続される。一
方、第２の差動増幅器Ａ２を構成する差動対トランジス
タＱ，Ｑ４は、互いの共通ェミッタと負電源−ＶＥＥ間
に定電流源１２が接続されている。
そして、このうちのトランジスタＱはベース、コレクタ
が共に直接正電源＋Ｖｃｃに接続される。なお、以上に
おいて第２の差動増幅器Ａ２を構成するトランジスタＱ
３，Ｑ４は互いのェミツタ面積比が１：Ｎ（Ｎ〉１）の
関係になされていると共に、定電流源１，，もの各電流
値は等しくなされているものとする。而して、今発振開
始前の小信号状態での発振回路のループ利得を考えると
、第１のループ利得はトランジスタＱ２のベースからェ
ミツタ、次にトランジスタＱ，のェミッタからコレクタ
までの第１の差動増幅器Ａ，の利得であって、正帰還ル
ープになるように結合されている。
が共に直接正電源＋Ｖｃｃに接続される。なお、以上に
おいて第２の差動増幅器Ａ２を構成するトランジスタＱ
３，Ｑ４は互いのェミツタ面積比が１：Ｎ（Ｎ〉１）の
関係になされていると共に、定電流源１，，もの各電流
値は等しくなされているものとする。而して、今発振開
始前の小信号状態での発振回路のループ利得を考えると
、第１のループ利得はトランジスタＱ２のベースからェ
ミツタ、次にトランジスタＱ，のェミッタからコレクタ
までの第１の差動増幅器Ａ，の利得であって、正帰還ル
ープになるように結合されている。
また、第２のループ利得はトランジスタＱのベースから
コレクタまでの第２の差動増幅器Ａ２の利得であって、
負帰還ループになるように結合されている。ここで、第
２の差動増幅器Ａ２を構成するトランジスタＱ３，Ｑ４
は互いのェミツタ面積比が異なるようになされているの
で、互いのベースバイアス電位が等しい点において互い
のェミッタ電流密度が等しくなる点に動作電流が決定さ
れる。つまり、小信号状態ではトランジスタＱ３，Ｑ４
のェミッタ電流（殆どコレクタ電流に等しい）は１：Ｎ
となり、この状態での小信号利得は各ェミッタ電流が等
しいときの最大利得より低下する。これは＊後述する相
互コンダクタンスＧｍがＮの値によって異なってくると
いうことからも容易に理解されるところである。すなわ
ち、ベースバイアスが却ってアンバランスになり、各ェ
ミッタ電流が等しくなったときに利得が最大となるもの
であり、その様子は第２図に示すようになる。そして、
第２図において点線で示す曲線○，，０２はそれぞれ第
１および第２の差動増幅回路Ａ，，んの利得であって、
これらを合成した実線で示す曲線○３が第１図の回路の
総合のループ利得である。
コレクタまでの第２の差動増幅器Ａ２の利得であって、
負帰還ループになるように結合されている。ここで、第
２の差動増幅器Ａ２を構成するトランジスタＱ３，Ｑ４
は互いのェミツタ面積比が異なるようになされているの
で、互いのベースバイアス電位が等しい点において互い
のェミッタ電流密度が等しくなる点に動作電流が決定さ
れる。つまり、小信号状態ではトランジスタＱ３，Ｑ４
のェミッタ電流（殆どコレクタ電流に等しい）は１：Ｎ
となり、この状態での小信号利得は各ェミッタ電流が等
しいときの最大利得より低下する。これは＊後述する相
互コンダクタンスＧｍがＮの値によって異なってくると
いうことからも容易に理解されるところである。すなわ
ち、ベースバイアスが却ってアンバランスになり、各ェ
ミッタ電流が等しくなったときに利得が最大となるもの
であり、その様子は第２図に示すようになる。そして、
第２図において点線で示す曲線○，，０２はそれぞれ第
１および第２の差動増幅回路Ａ，，んの利得であって、
これらを合成した実線で示す曲線○３が第１図の回路の
総合のループ利得である。
ところで、この場合最高利得となる入力電圧差△Ｖは△
Ｖ＝ＶＴ１ｍＮ で表わされる。
Ｖ＝ＶＴ１ｍＮ で表わされる。
但しＶＴはＶＴ＝ＫＴ／ｑ（Ｋ：ボルッマン定数、ｑ：
電子電荷、Ｔ：絶対温度）で表わされる熱電圧成分であ
って、常温で約２６ｍＶの値をとる。すなわち、上式に
おいて例えばＮ＝３とすると△Ｖ＝２６×１．０９９＝
２８．８ｈＶとなる。また、４・信号では第２図のＰ点
の利得が正であるので、その値が１より大きければ発振
を開始して徐々に振幅が増大するようになるが、振幅の
増大に伴って利得が低下し、さらに負の領域に入って平
均的な利得（正）が１となるときに安定となる。この安
定となるときの発振振幅は前述したようにＮｉ３で△Ｖ
＝２８．５ｈＶであるから数１位ｈＶからせいぜい数１
０肌Ｖで十分に安定となり、Ｎの値を任意に選択するこ
とによって発振振幅を任意に設定することができる。す
なわち、このようにして発振振幅の増大に従って、積極
的に利得が負の領域まで動作範囲を拡大し、安定な小振
幅発振回路を簡易な回路構成で実現し得る点に、この発
明の特徴があるものであくコ。
電子電荷、Ｔ：絶対温度）で表わされる熱電圧成分であ
って、常温で約２６ｍＶの値をとる。すなわち、上式に
おいて例えばＮ＝３とすると△Ｖ＝２６×１．０９９＝
２８．８ｈＶとなる。また、４・信号では第２図のＰ点
の利得が正であるので、その値が１より大きければ発振
を開始して徐々に振幅が増大するようになるが、振幅の
増大に伴って利得が低下し、さらに負の領域に入って平
均的な利得（正）が１となるときに安定となる。この安
定となるときの発振振幅は前述したようにＮｉ３で△Ｖ
＝２８．５ｈＶであるから数１位ｈＶからせいぜい数１
０肌Ｖで十分に安定となり、Ｎの値を任意に選択するこ
とによって発振振幅を任意に設定することができる。す
なわち、このようにして発振振幅の増大に従って、積極
的に利得が負の領域まで動作範囲を拡大し、安定な小振
幅発振回路を簡易な回路構成で実現し得る点に、この発
明の特徴があるものであくコ。
なお、以上においてェミッタ面積比がＮで且つ共通ェミ
ッタ電流源の電流がちである差動増幅器の相互コンダク
タンスＧｍを参考的に示すと次のようになる。
ッタ電流源の電流がちである差動増幅器の相互コンダク
タンスＧｍを参考的に示すと次のようになる。
但しＶｉ：バイアス電圧
第３図は第１図の実施例を集積回路化した場合の具体例
を示すもので、定電流額包，，Ｚがダイオード接続のト
ランジスタＱによって共通にバィアスされるトランジス
タＱ，Ｑ７で構成される以外は第１図と同様である。
を示すもので、定電流額包，，Ｚがダイオード接続のト
ランジスタＱによって共通にバィアスされるトランジス
タＱ，Ｑ７で構成される以外は第１図と同様である。
そしてかかる集積回路ＩＣによれば電源端子２および接
地端子３以外には唯１個のみの外部端子１を設けるだけ
で済むものである。第４図は他の実施例を示すもので、
この場合第１図における第２の差動増幅器Ａ２に対して
、ェミッタ面積比がＮ：１で且つ定電流溺包３を有した
差動対トランジスタＱ８，Ｑ９でなる第３の差動増幅器
Ａ３を対称的に接続した以外は第１図と同様である。
地端子３以外には唯１個のみの外部端子１を設けるだけ
で済むものである。第４図は他の実施例を示すもので、
この場合第１図における第２の差動増幅器Ａ２に対して
、ェミッタ面積比がＮ：１で且つ定電流溺包３を有した
差動対トランジスタＱ８，Ｑ９でなる第３の差動増幅器
Ａ３を対称的に接続した以外は第１図と同様である。
而して、かかる第４図の構成によれば第５図に示すよう
に振幅制限が正負両側にて行なわれるので、それだけ発
振波形の歪みを減少することができる。また、この場合
定電流羽包，の電流に比し定電流源１２，１３の電流を
若干少なくした方がよい。そして、第５図は第２図の見
方に準ずるものとする。なお、この発明は上記した実施
例のみに限定されることなく、この発明の要旨を逸脱し
ない範囲で種々の変形を実施し得ることは言う迄もない
。
に振幅制限が正負両側にて行なわれるので、それだけ発
振波形の歪みを減少することができる。また、この場合
定電流羽包，の電流に比し定電流源１２，１３の電流を
若干少なくした方がよい。そして、第５図は第２図の見
方に準ずるものとする。なお、この発明は上記した実施
例のみに限定されることなく、この発明の要旨を逸脱し
ない範囲で種々の変形を実施し得ることは言う迄もない
。
例えば、第１図の実施例において第２の差動増幅器Ａ２
を構成するトランジスタＱ，Ｑのェミッタ面積比を反対
の関係にしてもよく、その場合第２図に示した利得曲線
における負の領域が逆側となって、振幅制限をする振幅
の極性が逆になる。また、第２の差動増幅器〜を構成す
るトランジスタＱ，Ｑ４のヱミッタ面積比を変える代り
に、ヱミッ夕に抵抗を接続してアンバランスにしても等
価である。そして「 以上のような発振回路は、特にＡ
Ｍ，ＦＭ受信機用、テレビジョン受像機（ＶＨＦ、ＵＨ
Ｆ）用、ダブルスーパー受像機用の局部発振回路（第２
局発生も含む）や、シンセサィザ用の電圧制御発振器に
好適するものであるが、その他の一般の発振回路に広く
適用し得るものである。
を構成するトランジスタＱ，Ｑのェミッタ面積比を反対
の関係にしてもよく、その場合第２図に示した利得曲線
における負の領域が逆側となって、振幅制限をする振幅
の極性が逆になる。また、第２の差動増幅器〜を構成す
るトランジスタＱ，Ｑ４のヱミッタ面積比を変える代り
に、ヱミッ夕に抵抗を接続してアンバランスにしても等
価である。そして「 以上のような発振回路は、特にＡ
Ｍ，ＦＭ受信機用、テレビジョン受像機（ＶＨＦ、ＵＨ
Ｆ）用、ダブルスーパー受像機用の局部発振回路（第２
局発生も含む）や、シンセサィザ用の電圧制御発振器に
好適するものであるが、その他の一般の発振回路に広く
適用し得るものである。
また、その場合集積回路化を図るものに好適するが、個
別部品による回路であってもよい。すなわち、以上のよ
うなこの発明による発振回路は小振幅で安定な発振が可
能なので、受信機の局部発振器として使用した場合は注
入レベルを小こし得るのでそれだけ不所望のスプリアス
の発生を減少せしめることができる。
別部品による回路であってもよい。すなわち、以上のよ
うなこの発明による発振回路は小振幅で安定な発振が可
能なので、受信機の局部発振器として使用した場合は注
入レベルを小こし得るのでそれだけ不所望のスプリアス
の発生を減少せしめることができる。
また、不飽和形の発振回路となるためＥＣＬ（ェミッタ
結合論理回路）と同様に超高周波動作が可能であると共
に、ＡＧＣ形の小振幅発振回路に比して回路構成が簡単
であって、容易に任意の発振レベルとし得るものである
。そして、集積回路化を図る場合には外部端子が少なく
て済むので都合がよいと共に、小振幅動作であるため寄
生効果による悪影響などかないので好都合である。さら
には、低電源電圧（約ＩＶ程度まで）で動作可能である
と共に、並列共振回路を用いているので電圧波形および
電流波形共に歪の少ない正弦波を得易いという利点もあ
る。従って以上詳述したようにこの発明によれば、共振
回路に対して互いにバランス状態が異なる少なくとも二
対の差動対トランジスタの一方を正帰還ループに接続し
且つ他方を負帰還ループに接続することにより、構成が
簡易であると共に可及的に小振幅で安定に動作し、特に
集積回路用に好適する極めて良好な振幅制限形の発振回
路を提供することが可能となる。
結合論理回路）と同様に超高周波動作が可能であると共
に、ＡＧＣ形の小振幅発振回路に比して回路構成が簡単
であって、容易に任意の発振レベルとし得るものである
。そして、集積回路化を図る場合には外部端子が少なく
て済むので都合がよいと共に、小振幅動作であるため寄
生効果による悪影響などかないので好都合である。さら
には、低電源電圧（約ＩＶ程度まで）で動作可能である
と共に、並列共振回路を用いているので電圧波形および
電流波形共に歪の少ない正弦波を得易いという利点もあ
る。従って以上詳述したようにこの発明によれば、共振
回路に対して互いにバランス状態が異なる少なくとも二
対の差動対トランジスタの一方を正帰還ループに接続し
且つ他方を負帰還ループに接続することにより、構成が
簡易であると共に可及的に小振幅で安定に動作し、特に
集積回路用に好適する極めて良好な振幅制限形の発振回
路を提供することが可能となる。
第１図はこの発明に係る振幅制限形発振回路の一実施例
を示す結線図、第２図は同実施例の利得特性を示す曲線
図、第３図は同実施例を集積回路化した場合の具体例を
示す結線図、第４図、第５図は同じくこの発明に係る他
の実施例を示す結線図とそれの利得特性を示す曲線図で
ある。 Ａ，，Ａ２・・・…差敷増幅器、Ｑ，，Ｑ２．Ｑ，Ｑ４
…・・・差動体トランジスタ、１，，１２・・・・・・
定電流源、ＰＲ・・・…並列共振回路、Ｌ・・・・・・
ィンダクタンス、Ｃ・・・・・・コンデンサ。 第１図 第２図 第３図 第ム図 第５図
を示す結線図、第２図は同実施例の利得特性を示す曲線
図、第３図は同実施例を集積回路化した場合の具体例を
示す結線図、第４図、第５図は同じくこの発明に係る他
の実施例を示す結線図とそれの利得特性を示す曲線図で
ある。 Ａ，，Ａ２・・・…差敷増幅器、Ｑ，，Ｑ２．Ｑ，Ｑ４
…・・・差動体トランジスタ、１，，１２・・・・・・
定電流源、ＰＲ・・・…並列共振回路、Ｌ・・・・・・
ィンダクタンス、Ｃ・・・・・・コンデンサ。 第１図 第２図 第３図 第ム図 第５図
Claims (1)
- １ ベースが第１電源端に接続されコレクタが共振回路
を介して前記第１電源端に接続された第１のトランジス
タおよびベースが前記第１のトランジスタのコレクタに
接続されコレクタが前記第１電源端に接続された第２の
トランジスタとを有し、これら第１および第２のトラン
ジスタの各エミツタが共通に第１の定電流源を介して第
２電源端に接続されてなる第１の差動増幅器と、ベース
、コレクタが共通に前記第１のトランジスタのコレクタ
および前記第２のトランジスタのベースの接続点に接続
された第３のトランジスタおよびベース、コレクタがそ
れぞれ前記第１電源端に接続された第４のトランジスタ
とを有し、これら第３および第４のトランジスタの各エ
ミツタが共通に第２の定電流源を介して前記第２電源端
に接続されてなる第２の差動増幅器とを具備し、前記第
３および第４のトランジスタの互いのエミツタ面積比を
１：Ｎ（Ｎ＞１）に設定してなることを特徴とする振幅
制限形発振回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5740578A JPS6019842B2 (ja) | 1978-05-15 | 1978-05-15 | 振幅制限形発振回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5740578A JPS6019842B2 (ja) | 1978-05-15 | 1978-05-15 | 振幅制限形発振回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS54148462A JPS54148462A (en) | 1979-11-20 |
| JPS6019842B2 true JPS6019842B2 (ja) | 1985-05-18 |
Family
ID=13054722
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5740578A Expired JPS6019842B2 (ja) | 1978-05-15 | 1978-05-15 | 振幅制限形発振回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6019842B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5570106A (en) * | 1978-11-21 | 1980-05-27 | Sanyo Electric Co Ltd | Oscillator circuit |
| NL8304085A (nl) * | 1983-11-29 | 1985-06-17 | Philips Nv | Oscillatorschakeling. |
| JPH0695607B2 (ja) * | 1988-02-17 | 1994-11-24 | 日本電気株式会社 | 発振回路 |
-
1978
- 1978-05-15 JP JP5740578A patent/JPS6019842B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS54148462A (en) | 1979-11-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4937516A (en) | Balanced voltage-current converter and double-balanced mixer circuit comprising such a converter | |
| US6066991A (en) | Stabilized oscillator circuit | |
| US5245298A (en) | Voltage controlled oscillator having cascoded output | |
| US3778646A (en) | Semiconductor logic circuit | |
| US3555303A (en) | Frequency converter circuit | |
| JPS6019842B2 (ja) | 振幅制限形発振回路 | |
| JP2782963B2 (ja) | 増幅回路 | |
| US5343170A (en) | Voltage controlled oscillator provided with negative feedback biasing | |
| US3688220A (en) | Stable differential relaxation oscillator | |
| US3193777A (en) | Transistor amplifier-oscillator with a feedback switching circuit | |
| US3249881A (en) | Stabilized parametric amplifier with pump negative feedback | |
| US3218573A (en) | Tunnel diode circuit using transistor to bias the tunnel diode | |
| GB2147754A (en) | Frequency multiplying circuit | |
| US3491301A (en) | Integrated harmonic mixer circuit including an emitter coupler differential amplifier | |
| US3454888A (en) | Transistorized power amplifier using two series connected transistors driven by an emitter-coupled pair of transistors | |
| US5012205A (en) | Balanced spurious free oscillator | |
| JPH02504213A (ja) | 改良形発振器 | |
| US3533002A (en) | Operational amplifier providing low input current and enhanced high frequency gain | |
| US4825178A (en) | Oscillator with noise rejection and square wave output | |
| US4985685A (en) | Detector circuit including current attenuating circuit and capacitor | |
| JP2529209B2 (ja) | ラジオ受信回路 | |
| JPS6264106A (ja) | 増幅回路 | |
| JPH07115376A (ja) | 位相差信号生成回路 | |
| JPH0227807A (ja) | 電子回路 | |
| JPH03238905A (ja) | 発振回路 |