JPS60195953A - Semiconductor device and manufacture thereof - Google Patents

Semiconductor device and manufacture thereof

Info

Publication number
JPS60195953A
JPS60195953A JP5095084A JP5095084A JPS60195953A JP S60195953 A JPS60195953 A JP S60195953A JP 5095084 A JP5095084 A JP 5095084A JP 5095084 A JP5095084 A JP 5095084A JP S60195953 A JPS60195953 A JP S60195953A
Authority
JP
Japan
Prior art keywords
layer
semiconductor device
nickel
gold
noble metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5095084A
Other languages
Japanese (ja)
Inventor
Toru Kawanobe
川野辺 徹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP5095084A priority Critical patent/JPS60195953A/en
Publication of JPS60195953A publication Critical patent/JPS60195953A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Die Bonding (AREA)

Abstract

PURPOSE:To enhance the reliability and to reduce the cost of a semiconductor device by forming the first layer with materials to be heat treated of iron, nickel, cobalt or copper and noble metal, and forming the second layer with noble metal as an external electrode. CONSTITUTION:A heat treated material of nickel and gold is formed as the first layer 11 on the upper surface of a metallized layer 10 formed by coating a high melting point metal such as tungsten (buried partly in substrate 1) on the surface of a package substrate 1, and gold is coated as the second layer 12 on the upper surface of the layer 11, and inner and outer electrodes 6, 13 of two layers are formed. In other words, since a semiconductor device having the electrodes is hermetically sealed with low melting point glass, the soldability at the external electrode is maintained even if the semiconductor device is formed and heated at the softening temperature of low melting point glass such as, for example, at 450 deg.C, thereby effectively solder-mounting it.

Description

【発明の詳細な説明】 〔技術分野〕 本発明は、半導体装置の電極形成に適用して有効な技術
に関するものである。
DETAILED DESCRIPTION OF THE INVENTION [Technical Field] The present invention relates to a technique that is effective when applied to the formation of electrodes in semiconductor devices.

〔背景技術〕[Background technology]

電子機器の小屋化の傾向に伴ない、高密度実装に適した
リードレスタイプのいわゆるチップキャリア型半導体装
置の需要が、今後一段と増加していくものと考えられる
BACKGROUND OF THE INVENTION As electronic devices become more compact, the demand for so-called chip carrier type semiconductor devices, which are leadless and suitable for high-density packaging, is expected to increase further in the future.

セラミックパッケージからなるチップキャリア型半導体
装置は、パッケージ基板のキャビティ底部に金−シリコ
ン共晶等でベレットを取り付け、該ベレットのポンディ
ングパッドとパッケージの内部電極とを金等のワイヤを
用いて電気的接続を行なった後、該パッケージ基板とキ
ャップとを銀ろう材を用いて接着することにより、内部
を気密封止して形成することができるものである。
A chip carrier type semiconductor device consisting of a ceramic package has a pellet attached to the bottom of the cavity of the package substrate using gold-silicon eutectic or the like, and electrically connected between the bonding pad of the pellet and the internal electrode of the package using a wire made of gold or the like. After the connection is made, the package substrate and the cap are bonded together using a silver brazing material, so that the inside can be hermetically sealed.

また、前記半導体装置の外部電極は、半田付実装を行な
えるように、パッケージ上面に直接被着されているいわ
ゆる印刷導体(メタライズ)層上に第1層としてニッケ
ルを、第2層として金を、めっき等の方法で被着して形
成することができる(特開昭53−36468号公報)
Further, the external electrodes of the semiconductor device are formed by coating a so-called printed conductor (metallized) layer directly on the top surface of the package with nickel as the first layer and gold as the second layer so that soldering can be carried out. , it can be formed by applying it by a method such as plating (Japanese Unexamined Patent Publication No. 53-36468).
.

ところで、前記の如き半導体装置では、融点の低い銀ろ
う材を用いているのでパッケージを比較的低温で行なう
ことができるという利点がある反面、ろう材が金、銀を
主成分としているため非常に高価にならざるを得ないと
いう欠点がある。
Incidentally, in the semiconductor device described above, since a silver brazing filler metal with a low melting point is used, it has the advantage of being able to be packaged at a relatively low temperature. The drawback is that it has to be expensive.

そこで、パッケージの封止剤として安価な低融点ガラス
を用いることにより、チップキャリア型パッケージから
なる半導体装置のコスト低減を図ることが考えられる。
Therefore, it is conceivable to reduce the cost of a semiconductor device made of a chip carrier type package by using an inexpensive low-melting glass as a package sealant.

しかし、低融点ガラスを用いてパッケージを気密封止す
るためには、パッケージ基板とキャップとの間に低融点
ガラスを介在させた状態で、一定時間高温、たとえば4
50℃に加熱処理をする必要がある。
However, in order to hermetically seal a package using low melting point glass, it is necessary to place the low melting point glass between the package substrate and the cap and heat it at a high temperature for a certain period of time, e.g.
It is necessary to perform heat treatment to 50°C.

ところが、前記のような加熱処理を行なう場合は、パッ
ケージの前記ニッケルおよび金の2層からなる外部電極
は、特に金属が薄く形成されている場合は、半田付性が
低下するため、半導体装置を半田を用いて実装すること
ができなくなるという問題が本発明者により見い出され
た。これは、金属が薄いため該金属を通して内側のニッ
ケルが酸化されること、またはニッケルと金との合金化
が進み拡散して表面に達したニッケルが酸化されること
が主な原因であると考えられる。
However, when performing the heat treatment as described above, the solderability of the external electrode of the package consisting of the two layers of nickel and gold decreases, especially when the metal is formed thinly, so it is difficult to attach the semiconductor device. The inventor of the present invention discovered a problem that mounting using solder is no longer possible. The main cause of this is thought to be that the nickel on the inside is oxidized through the metal because it is thin, or that the nickel that has reached the surface is oxidized as alloying between nickel and gold progresses and diffuses. It will be done.

従って、前記問題は表面金層を厚く形成することにより
解決できるものであるが、金層な厚くするということは
、必然的に半導体装置のコスト上昇という問題を招来す
ることになる。
Therefore, although the above problem can be solved by forming a thick gold layer on the surface, increasing the thickness of the gold layer inevitably brings about the problem of increased cost of the semiconductor device.

〔発明の目的〕[Purpose of the invention]

本発明の目的は、セラミックパッケージからなるチップ
キャリア型半導体装置の信頼性向上に適用して有効な技
術を提供することにある。
An object of the present invention is to provide an effective technique that can be applied to improve the reliability of a chip carrier type semiconductor device made of a ceramic package.

本発明の他の目的は、信頼性の高い前記半導体装置の電
極形成に適用して有効な技術を提供することにある。
Another object of the present invention is to provide an effective technique that can be applied to the highly reliable electrode formation of the semiconductor device.

本発明の前記ならびにその他の目的と新規な特徴は、本
明細書の記述および添付図面から明らかになるであろう
The above and other objects and novel features of the present invention will become apparent from the description of this specification and the accompanying drawings.

〔発明の概要〕[Summary of the invention]

本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、次の通りである。
A brief overview of typical inventions disclosed in this application is as follows.

すなわち、メタライズ層上に第1層として鉄。That is, iron as the first layer on the metallized layer.

ニッケル、コバルトまたは銅と貴金属との加熱処理形成
物を被着し、該第1層上に第2層として貴金属な被着し
て電極を形成することにより、第1層が鉄、ニッケル、
コバルトまたは銅を単独で用いた場合に比べ、半導体装
置をガラスの軟化温度に加熱してパッケージの気密封止
を行なうことにより製造する場合であっても、半田付性
の優れた電極を備えた半導体装置を提供することができ
るものである。
By depositing a heat-treated product of nickel, cobalt, or copper and a noble metal, and depositing a noble metal as a second layer on the first layer to form an electrode, the first layer is made of iron, nickel,
Compared to using cobalt or copper alone, it is possible to manufacture semiconductor devices by heating them to the softening temperature of glass and hermetically sealing the package. It is possible to provide a semiconductor device.

また、前記半導体装置は、メタライズ層上に鉄。Further, the semiconductor device includes iron on the metallized layer.

ニッケル、コバルトまたは銅を被着し、その上面に貴金
属な被着した後、還元性または不活性気体雰囲気中にお
いて、所定温度で所定時間加熱処理することにより、第
1層の加熱処理形成物を形成し、その後該第1層上に貴
金属を被着することにより製造することができるもので
ある′。
After depositing nickel, cobalt or copper and depositing a noble metal on the top surface, heat treatment is performed at a predetermined temperature for a predetermined time in a reducing or inert gas atmosphere to form the first layer of heat-treated product. and then depositing a noble metal on the first layer.'

なお、ここで加熱処理形成物とは金属間化合物を含めた
広い意味の合金をいい、また必ずしも第1層全体が均一
な状態を形成しているものに限るのでなく、貴金属とニ
ッケル等との界面近傍にのみ化学的に安定な合金層を形
成しているものをも含むものである。
Note that the heat-treated product here refers to alloys in a broad sense, including intermetallic compounds, and is not necessarily limited to those in which the entire first layer is in a uniform state; This also includes those in which a chemically stable alloy layer is formed only near the interface.

〔実施例1〕 図は、本発明による実施例1であるチップキャリア製半
導体装置を、そのほぼ中心を通る面における断面図で示
したものである。
[Embodiment 1] The figure shows a semiconductor device made of a chip carrier according to Embodiment 1 of the present invention in a cross-sectional view taken along a plane passing approximately through the center thereof.

本実施例10半導体装置は、セラミックからなるパッケ
ージ基板1のキャビティ2の底部にペレット3を金−シ
リコン共晶等のろう材4で取り付け、該ベレットのポン
ディングパッド5と内部電極6とを金等のワイヤ7で電
気的に接続した後、パッケージ基板封止部にセラミック
製キャップ8を低融点ガラス9を介して接着し、キャビ
ティ2を気密封止することにより、完成されてなるもの
である。
In the semiconductor device of Example 10, a pellet 3 is attached to the bottom of a cavity 2 of a package substrate 1 made of ceramic using a brazing material 4 such as gold-silicon eutectic, and a bonding pad 5 and an internal electrode 6 of the pellet are connected with gold. After making an electrical connection with the wire 7, etc., a ceramic cap 8 is adhered to the package substrate sealing part via a low melting point glass 9, and the cavity 2 is hermetically sealed. .

なお、本実施例1の半導体装置の特徴は、パッケージ基
板1の表面に(一部は該基板内に埋設されている。)タ
ングステン等の高融点金属で形成されているメタライズ
層10の上面に、第1層11としてニッケルと金との加
熱処理形成物を形成し、該第1層11上面に第2層12
として金゛を被着することにより、2層構造の内部電極
6および外部電極13を形成したことにある。
Note that the semiconductor device of the first embodiment is characterized in that a metallized layer 10 formed of a high-melting point metal such as tungsten is formed on the surface of the package substrate 1 (part of which is buried within the substrate). , a heat-treated product of nickel and gold is formed as the first layer 11, and a second layer 12 is formed on the upper surface of the first layer 11.
The two-layered internal electrode 6 and external electrode 13 are formed by depositing gold as a metal layer.

すなわち、前記電極を備えた半導体装置は、□低融点ガ
ラスで気密封止するため、たとえば450℃に加熱処理
された場合であっ【も、外部電極の半田付性が保持され
るので、確実に半田付実装な行な5ことができるもので
ある。
In other words, since the semiconductor device equipped with the electrodes is hermetically sealed with low-melting glass, the solderability of the external electrodes is maintained even when heat-treated to, for example, 450°C. It can be mounted by soldering.

これは、前記ガラス封止温度においては、比較的第2層
の金が薄い形状のものであり【も、または第i層にピン
ホールが発生していても、第1層が酸化を受けにくく、
さらには、第1層がニッケルのみで形成されている場合
に比べ、本実施例に示す電1層の加熱処理形成物は第2
層の金と合金を形成し罠くいためと考えられる。したが
って、パッケージの気密封止終了後も、電極形成初期の
状態が、はぼ保持されているので半田付性が保たれてい
るものと考えられる。
This is because the second layer of gold is relatively thin at the glass sealing temperature, and even if pinholes occur in the i-th layer, the first layer is less susceptible to oxidation. ,
Furthermore, compared to the case where the first layer is formed only of nickel, the heat-treated product of the first layer shown in this example has a second layer formed of nickel.
It is thought that this is because it forms an alloy with the gold layer and traps it. Therefore, even after the package is hermetically sealed, the initial state of electrode formation is maintained, so it is considered that solderability is maintained.

本実施例10半導体装置は、通常の方法で製造されたパ
ッケージ基板1のタングステン等からなるメタライズ層
に、初めにニッケルをめっき等の方法で被着し、次いで
該ニッケル上面に金を同様に被着する。この場合、金属
の被着厚としては、たとえばニッケルが2μm、金が0
.5μ倶あれば十分である。
In the semiconductor device of Example 10, nickel is first deposited on a metallized layer made of tungsten or the like of a package substrate 1 manufactured by a conventional method by a method such as plating, and then gold is similarly deposited on the upper surface of the nickel. wear it. In this case, the metal deposition thickness is, for example, 2 μm for nickel and 0 μm for gold.
.. 5μ is sufficient.

その後、ニッケルおよび金が被着されたパッケージ基板
1を水素等の還元性気体または窒素、アルゴン等の不活
性気体の雰囲気の下で、約450℃で30分間加熱処理
を行ない、第1層や加熱処理形成物とする。
Thereafter, the package substrate 1 coated with nickel and gold is heat-treated at approximately 450°C for 30 minutes in an atmosphere of reducing gas such as hydrogen or inert gas such as nitrogen or argon. A heat-treated product is formed.

ニツオ〃と金とは比較的含金を形成し易いものであ?、
空気中で加熱する場合は半田付性が著しく低下していく
が、前記のような酸素の存在しない雰囲気の下で加熱処
理を互な?た場合は、耐酸化性の合金が形成されるもの
と考えられる。
Nitsuo and gold are relatively easy to form metal-containing substances, right? ,
When heating in air, the solderability deteriorates significantly, but if heat treatment is performed in an oxygen-free atmosphere as described above, then the solderability will be significantly reduced. In this case, it is thought that an oxidation-resistant alloy is formed.

な押、第1層形成のた吟ヤ加勢処理は、前記条件に限る
ものでなく、約300℃以上であれば十分に前記第1層
を形成することができるものである。
It should be noted that the conditions for the stress-boosting treatment for forming the first layer are not limited to the conditions described above, and the first layer can be sufficiently formed at a temperature of about 300° C. or higher.

第1層を前記の如く形成した後、該第1層上に金を、た
とえばめっきにて被着することにより第2層を形成する
。第2層としては1.たとえば1μ情の厚さがあれば十
分である。
After forming the first layer as described above, a second layer is formed by depositing gold, for example by plating, on the first layer. The second layer is 1. For example, 1 μ of compassion is sufficient.

前記の如く形成された2層からなる電極を備えたパッケ
ージ基板1を用いて、通常の方法でペレット付け、ワイ
ヤボンディング等の組立を終了した後、セラミックから
なるキャップとパッケージ基返の封止部との間に低融点
ガラスを介在した状態で、たとえば約450℃に加熱し
てパッケージを気密封止することにより、本実施例1の
半導体装置は容成されるものである。
After completing assembly such as pellet attachment and wire bonding using the usual method using the package substrate 1 with the two-layer electrode formed as described above, a cap made of ceramic and a sealing portion of the package base are assembled. The semiconductor device of Example 1 is packaged by heating the package to, for example, about 450° C. and hermetically sealing the package with a low melting point glass interposed between the package and the package.

本実施例の半導体装置は、前記の如く比較的化学的に安
定な第14からなる電極を備えているため、特に外部電
極はパッケージのガラス封止工程に、おいて、高温の状
態で空気にさらされても、なお半田付が良好なものであ
る。
Since the semiconductor device of this example is equipped with the relatively chemically stable fourteenth electrode as described above, the external electrode is exposed to air at a high temperature during the glass sealing process of the package. Even when exposed, it still has good soldering properties.

また、第1層が化学的に安定であるため、第2層の貴金
属層を比較的薄く形成しても十分な半田付婢を備えた半
導体装置を提供できるものである。
Furthermore, since the first layer is chemically stable, it is possible to provide a semiconductor device with sufficient solderability even if the second noble metal layer is formed relatively thin.

〔実施例2〕 本発明による実施例2である半導体装置は、前記実施例
1とほぼ同様の構造からなるものであるが、電極のみが
異なるものである。
[Example 2] A semiconductor device according to Example 2 of the present invention has almost the same structure as Example 1, except for the electrodes.

すなわち、本実施例2の半導体装置は、前記実施例1に
示した電極の第1層11の材料であるニッケルの代りに
鉄を用いて、その電極を形成したものである。その他、
電極材料を含めた他の構成材料は、全て前記実施例1と
同一のものであり、またその製造方法も準じて行ないう
るものである。
That is, in the semiconductor device of the second embodiment, the electrode is formed using iron instead of nickel, which is the material of the first layer 11 of the electrode shown in the first embodiment. others,
All other constituent materials including the electrode materials are the same as those in Example 1, and the manufacturing method thereof can be carried out similarly.

本実施例2のように、鉄を用いて電極を形成した場合、
ニッケルの場合と同様半田付性が優れた電極を備えた半
導体装置を製造することができるものである。これは、
鉄がニッケル同様に化学的に安定な加熱処理形成物から
なる第1層を形成していること罠よると考えられる。
When the electrode is formed using iron as in Example 2,
As in the case of nickel, it is possible to manufacture semiconductor devices having electrodes with excellent solderability. this is,
This is thought to be due to the fact that iron, like nickel, forms the first layer consisting of a chemically stable heat-treated product.

〔実施例3〕 本発明による実施例3である半導体装置は、前記実施例
1に示したものとほぼ同一のものである。
[Embodiment 3] A semiconductor device according to Embodiment 3 of the present invention is almost the same as that shown in Embodiment 1 above.

本実施例30半導体装置は、その電極の第1層が、前記
実施例1のニッケルの代りにコバルトを用いて、コバル
トと金との加熱処理形成物で形成されてなるものであり
、さらに該第1層11上に第2層12として金を被着し
てなるものである。
In the semiconductor device of Example 30, the first layer of the electrode is formed of a heat-treated product of cobalt and gold, using cobalt instead of nickel in Example 1, and further includes the following: Gold is deposited on the first layer 11 as the second layer 12.

メタライズ層10上にコバルトな被着し、咳コバルト上
に金を被した2層からなる電極であっても、耐酸化性を
備え、かつ半田付性が良好な電極とすることができるも
のであるが、本実施例3のようにコバルトと金とを非酸
化性雰囲気中で加熱処理して第1層11上置成すること
により、極めて耐酸化性、半田付性等の優れた電極を形
成することができるものである。それ故、極めて信頼性
の高い半導体装置を製造することができるものである。
Even if the electrode is made up of two layers in which cobalt is deposited on the metallized layer 10 and gold is deposited on the cobalt layer, the electrode can be made to have oxidation resistance and good solderability. However, by heating cobalt and gold in a non-oxidizing atmosphere and depositing them on the first layer 11 as in Example 3, an electrode with extremely excellent oxidation resistance and solderability can be obtained. It is something that can be formed. Therefore, extremely reliable semiconductor devices can be manufactured.

なお、コバルトと金とは反応性が低いので比較的高温、
たとえば600℃〜900℃の範囲が好ましく、600
℃位で約30分間処理すれば、十分な耐酸化性を備えた
電極とすることができる。
Note that cobalt and gold have low reactivity, so they can be used at relatively high temperatures.
For example, a range of 600°C to 900°C is preferable, and 600°C to 900°C is preferable.
An electrode with sufficient oxidation resistance can be obtained by processing for about 30 minutes at about .degree.

〔実施例4〕 本発明による実施例4である半導体装置は、前記実施例
1とほぼ同一の半導体装置である。
[Fourth Embodiment] A semiconductor device according to a fourth embodiment of the present invention is almost the same as that of the first embodiment.

本実施例40半導体装置は、その電極が、メタライズ層
10上に、銅と銀との加熱処理形成物からなる第1層1
1を、該第1層上に銀からなる第2層12を被着形成し
たものである。
In the present Example 40 semiconductor device, the electrode is formed of a first layer 1 made of a heat-treated product of copper and silver on the metallized layer 10.
1, a second layer 12 made of silver was formed on the first layer.

本実施例4に示す電極も、初めにメタライズ層10上に
、たとえば0.5〜1.0μ情の銅をめっき等で被着し
、その上に0.5〜1.0μ常の銀を同じくめつき等で
被着した後、所定条件の非酸化性雰囲気中で加熱処理を
行ない第1層とし、該第1層上に約1μ情の金を同様の
方法で被着して第2層12とすること罠より、形成され
てなるものである。
In the electrode shown in Example 4, copper with a thickness of 0.5 to 1.0 μm, for example, is deposited on the metallized layer 10 by plating, and then silver with a thickness of 0.5 to 1.0 μm is deposited on the metallized layer 10. After being deposited by plating or the like, heat treatment is performed in a non-oxidizing atmosphere under predetermined conditions to form the first layer, and about 1 μm of gold is deposited on the first layer in the same manner as the second layer. Layer 12 is formed by trapping.

前記鋼および銀で形成される第1層11は、前記実施例
1のニッケルおよび金で形成されてなる電極第1層11
と同様K、銅と銀との反応性カシ高いので比較的低温、
たとえば300℃以上で加熱処理した方が好ましい。こ
のように加熱処理を行なうことにより、化学的に安定な
加熱処理形成物からなる第1層を形成することができる
ので、前記実施例3同様に非常に優れた電極を備えた半
導体装置を、それもより安価に製造することができるも
のである。
The first layer 11 made of steel and silver is the same as the electrode first layer 11 made of nickel and gold in Example 1.
Similar to K, the reactivity of copper and silver is high, so the temperature is relatively low.
For example, heat treatment at 300° C. or higher is preferable. By performing the heat treatment in this way, it is possible to form the first layer consisting of a chemically stable heat-treated product, so that a semiconductor device equipped with an extremely excellent electrode as in Example 3 can be manufactured. It can also be manufactured more cheaply.

〔効果〕〔effect〕

(1) セラミックパッケージからなるチップ式キャリ
ア屋半導体装置の、少なくとも外部電極をメタライズ層
上に鉄、ニッケル、コバルトまたは銅と貴金属との加熱
処理形成物で第1層を形成し、該第1層上に貴金属で第
2層を形成することにより、第1層を化学的に安定にす
ることができるので、ガラス封止温度においても第2層
を通してまたは第2層のピンホール等を通して第1層が
酸化を受けにくい電極を備えた半導体装置を提供するこ
とができる。
(1) A first layer of a heat-treated product of iron, nickel, cobalt, or copper and noble metal is formed on the metallized layer for at least the external electrode of a chip-type carrier semiconductor device consisting of a ceramic package, and the first layer By forming a second layer of noble metal on top, the first layer can be made chemically stable, so even at the glass sealing temperature, the first layer can be formed through the second layer or through pinholes in the second layer. It is possible to provide a semiconductor device including an electrode that is less susceptible to oxidation.

(2)第1層が化学的に安定であることより、第2層と
の反応を抑制できるので、第2層との合金形成等による
第2層の破壊を防止することができる。
(2) Since the first layer is chemically stable, it is possible to suppress the reaction with the second layer, so that destruction of the second layer due to alloy formation with the second layer, etc. can be prevented.

(3)前記(1)および(2)より、パッケージを低融
点ガラスを用いて気密封止を行なっても、半田付性が良
好な外部電極を備えた半導体装置を提供することができ
る。
(3) From (1) and (2) above, even if the package is hermetically sealed using low-melting glass, it is possible to provide a semiconductor device having external electrodes with good solderability.

(4)前記(3)より、半田付実装を確実に行なうこと
ができる信頼性の高い半導体装置を安価に提供すること
ができる。
(4) From (3) above, a highly reliable semiconductor device that can be reliably soldered mounted can be provided at a low cost.

(5)電極第1層を鉄またはニッケルと金との加熱処理
形成物で形成することにより、第1層を鉄またはニッケ
ル単独で形成する場合に比べ、第2層の厚さを薄くする
ことが可能で金の使用量を大巾に減らすことができるの
で、半導体装置のコスト低減を達成できる。
(5) By forming the first electrode layer with a heat-treated product of iron or nickel and gold, the thickness of the second layer can be made thinner than when the first layer is formed of iron or nickel alone. This makes it possible to significantly reduce the amount of gold used, thereby reducing the cost of semiconductor devices.

(6) 電極第1層をコバルトと金との加熱処理形成物
で形成することにより、非常に化学的に安定な第1層を
形成することができるので、極めて信頼性の高い半導体
装置を提供できる。
(6) By forming the first electrode layer with a heat-treated product of cobalt and gold, a very chemically stable first layer can be formed, providing an extremely reliable semiconductor device. can.

(7)前記(6)より、第1層を非常に化学的に安定な
第1層を形成することができるので、第2層の金を一段
と薄くすることができ、大巾なコスト低減を達成するこ
とができる。
(7) From (6) above, since the first layer can be formed as a very chemically stable first layer, the second layer of gold can be made even thinner, resulting in a significant cost reduction. can be achieved.

(8)第1層を銅と銀との加熱処理形成物で形成するこ
とにより、前記(6)および(7)に記載したと同様な
効果に加えて、安価な材料で形成することができるので
、さらに半導体装置のコスト低減を達成することができ
る。
(8) By forming the first layer with a heat-treated product of copper and silver, in addition to the same effects as described in (6) and (7) above, it can be formed with inexpensive materials. Therefore, it is possible to further reduce the cost of the semiconductor device.

(9)メタライズ層上に鉄、ニッケル、コバルトまたは
銅を被着し、その上に貴金属な被着した後、還元性また
は不活性気体中で、所定温度にて所定時間処理すること
により、化学的に安定な加熱処理形成物を容易かつ確実
に形成することができる。
(9) After depositing iron, nickel, cobalt, or copper on the metallized layer and depositing a noble metal on top of that, chemical It is possible to easily and reliably form a thermally stable heat-treated product.

以上本発明者によってなされた発明を実施例に基づき具
体的に説明したが、本発明は前記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない。
Although the invention made by the present inventor has been specifically explained above based on Examples, it goes without saying that the present invention is not limited to the Examples and can be modified in various ways without departing from the gist thereof. Nor.

たとえば、電極材料の組合わせは、必ずしも実施例に示
したものに限るものでない。特に、第2層を金を用いた
ものについてのみ説明したが、銀またはパラジウム等の
他の貴金属であってもよく、電極材料の被着厚も実施例
に示したものに限定するものでないことは言うまでもな
い。
For example, the combinations of electrode materials are not necessarily limited to those shown in the examples. In particular, although only the case where the second layer is made of gold has been described, it may be made of other noble metals such as silver or palladium, and the thickness of the electrode material is not limited to that shown in the examples. Needless to say.

また、電極材料の被着方法としては、めっき法のみを取
り上げたが、蒸着等の他の方法によってもよく、まため
っき法としては電気めっきまたは化学めっきのいずれで
あってもよい。
Furthermore, although only the plating method is used as the method for depositing the electrode material, other methods such as vapor deposition may be used, and the plating method may be either electroplating or chemical plating.

さらに、電極第1層の加熱処理条件は、使用する材料に
応じて任意に変え得るものであり、実施例に示した温度
9時間等に限定されるものでないことも言うまでもない
Furthermore, it goes without saying that the conditions for heat treatment of the first electrode layer can be arbitrarily changed depending on the material used, and are not limited to the temperature for 9 hours, etc. shown in the examples.

【図面の簡単な説明】[Brief explanation of the drawing]

図は、本発明による実施例である半導体装置を示す断面
図である。 1・・・パッケージ基板、2・・・キャビティ、3・・
・ベレッ、ト、4・・・ろう材、5・・・ポンディング
パッド、6・・・内部電極、7・・・ワイヤ、8・・・
キャップ、9・・・低融点ガラス、10・・・メタライ
ズ層、11・・・第1層、12・・・第2層、13・・
・外部電極。
The figure is a cross-sectional view showing a semiconductor device that is an embodiment of the present invention. 1...Package board, 2...Cavity, 3...
・Belle, 4... Brazing metal, 5... Ponding pad, 6... Internal electrode, 7... Wire, 8...
Cap, 9... Low melting point glass, 10... Metallized layer, 11... First layer, 12... Second layer, 13...
・External electrode.

Claims (1)

【特許請求の範囲】 1、 セラミックパッケージからなるチップキャリア型
半導体装置において、パッケージ形成されている。軍属
のうち少なくとも外部電極が、メタライズ層上に鉄、ニ
ッケル、コバルトまたは銅と貴金属との加熱処理形成物
で形成された第1層と該第1層上に貴金属で形成された
第2層とからなることを臀徴とする半導体装置。 2、貴金属が金または銀であることを特徴とする特許請
求の範囲第1項記舅の半導体装置。 3、セラミックパッケージか、らなるチップキャリア型
半導体装置の製造方法において、パッケージに形成され
ている電極のうち少なくとも外部電極を、メタ2イズ層
上に鉄、ニッケル、コバルトまたは銅を被着し、さらに
そのよ、に貴会μを被着した後、還、元性または不活性
隼体雰囲気中で加熱処理を行なうことにより第illを
形成し、その後該第1層上に貴金属な被着して第2層を
形成することにより形成することを特徴とする半導体装
置の製造方法。 4、加熱処理を、300℃〜900℃の温度範囲で行な
うことを特徴とする特許請求の範囲第3項記載の半導体
装置の製造方法。 5、鉄、ニッケル、コバルト、銅または貴金属をめっき
法で被着することを特徴とする特許請求の範囲第3項記
載の半導体装置の製造方法。
[Claims] 1. A package is formed in a chip carrier type semiconductor device made of a ceramic package. At least the external electrode of the military includes a first layer formed of a heat-treated product of iron, nickel, cobalt, or copper and a noble metal on a metallized layer, and a second layer formed of a noble metal on the first layer. A semiconductor device whose main characteristic is that it consists of: 2. The semiconductor device according to claim 1, wherein the noble metal is gold or silver. 3. A method for manufacturing a chip carrier type semiconductor device comprising a ceramic package, in which at least an external electrode of the electrodes formed on the package is coated with iron, nickel, cobalt or copper on a metal layer; Furthermore, after depositing the precious metal on the first layer, heat treatment is performed in a reducing, original or inert atmosphere to form a second illumination layer, and then a noble metal is deposited on the first layer. 1. A method of manufacturing a semiconductor device, characterized in that the second layer is formed using a method of manufacturing a semiconductor device. 4. The method of manufacturing a semiconductor device according to claim 3, wherein the heat treatment is performed at a temperature range of 300°C to 900°C. 5. The method of manufacturing a semiconductor device according to claim 3, wherein iron, nickel, cobalt, copper, or a noble metal is deposited by plating.
JP5095084A 1984-03-19 1984-03-19 Semiconductor device and manufacture thereof Pending JPS60195953A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5095084A JPS60195953A (en) 1984-03-19 1984-03-19 Semiconductor device and manufacture thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5095084A JPS60195953A (en) 1984-03-19 1984-03-19 Semiconductor device and manufacture thereof

Publications (1)

Publication Number Publication Date
JPS60195953A true JPS60195953A (en) 1985-10-04

Family

ID=12873099

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5095084A Pending JPS60195953A (en) 1984-03-19 1984-03-19 Semiconductor device and manufacture thereof

Country Status (1)

Country Link
JP (1) JPS60195953A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6356996A (en) * 1986-08-27 1988-03-11 京セラ株式会社 Electronic parts with gold conductive layers
JPH01137654A (en) * 1987-11-25 1989-05-30 Kyocera Corp Chip carrier
EP0336869A2 (en) * 1988-04-08 1989-10-11 International Business Machines Corporation A multilayered metallurgical structure for an electronic component

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6356996A (en) * 1986-08-27 1988-03-11 京セラ株式会社 Electronic parts with gold conductive layers
JPH01137654A (en) * 1987-11-25 1989-05-30 Kyocera Corp Chip carrier
EP0336869A2 (en) * 1988-04-08 1989-10-11 International Business Machines Corporation A multilayered metallurgical structure for an electronic component

Similar Documents

Publication Publication Date Title
US4656499A (en) Hermetically sealed semiconductor casing
US4784974A (en) Method of making a hermetically sealed semiconductor casing
KR100318818B1 (en) Protective film bonding to leadframe
JPS60257160A (en) Semiconductor device
JPH07169901A (en) Integrated circuit package and lead frame
GB2137809A (en) A ceramic package for semiconductor devices
JPS60195953A (en) Semiconductor device and manufacture thereof
US4765528A (en) Plating process for an electronic part
JPS61140160A (en) Lead frame for semiconductor
JPS5838505B2 (en) Kouyūtenkinzokukushuhenometsukihou
JPS60241241A (en) Semiconductor device
JP4328462B2 (en) Solder coat lid
JP2003046010A (en) Hermetically-sealed electronic component
JPS60195952A (en) Semiconductor device
JPH09293817A (en) Electronic part
JPS63137574A (en) Surface covering structure for metallized metal layer
JPH06260577A (en) Coating structure of wiring electrode
JPS6383291A (en) Electronic parts having electrically conductive gold layer
JPS6032774Y2 (en) Stem for semiconductor devices
JPS59214247A (en) Semiconductor device
JPS6178150A (en) Lead frame for resin seal type semiconductor device
JPH0558259B2 (en)
JPS61166144A (en) Semiconductor device
JPH05299534A (en) Stem for semiconductor device
JPS6057219B2 (en) semiconductor equipment