JPS60194837A - デイエンフアシス回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の技術分野ｊ この発明はディエンファシス回路に関し、特にディジタ
ル・オーディオ・ディスクなどのオーディオ装置におい
て、再生信号の種類に応じて選択的にディエン７１シス
を行なう機能を有するデイエンフアシス回路に関するも
のである。

［技術分野］ 第１図は従来のディエンファシス回路の一例を示ず回路
図である。

まず、第１図に示した従来のディエンファシス回路の構
成について説明する。図において、信号入力端子１には
ディジタル・オーディオ・ディスクなどの記録媒体から
再生された入力信号Ｅ１が与えられる。この入力信号Ｅ
１は、増幅器２の正の入力端子に達し、さらに増幅器２
の出力端子から出力された出力信号Ｅｏは信号出力端子
３に伝えられる。増幅器２の出力端子と増幅器２の負の
入力端子との間には抵抗値Ｒｆの抵抗４が設けられ、増
幅器２の負の入力端子とアース電位との間には抵抗値Ｒ
の抵抗５が設けられている。また、抵抗値Ｒ４の抵抗６
と、容量Ｃ７のコンデンサ７と、リレー８とからなる直
列回路が抵抗４に対して並列に接続されている。さらに
、リレー８のコイルの一方の端子９は電源端子として＋
５■の電源に接続され、リレー８のコイルの他方の端子
１０は、ｎｐｎトランジスタ１１のコレクタ端子に接続
される。また、ディエンファシスを選択的に指定するデ
ィエンファシス１ｌＪＩｊ回路１２からの制御信号はｎ
ｐｎ　トランジスタ１１のベース端子に与えられ、さら
にｎｐｎトランジスタ１１のエミッタ端子は接地される
。

第２図は第１図に示した従来のディエンファシス回路の
有するディエンファシス特性の一例を示す周波数特性図
である。次に、第２図を参照して第１図に示した従来の
ディエン７１２２回路の動作について説明する。第２図
において、横軸はプリエンファシスまたはディエンファ
シスされた信号の周波数であり、縦軸はその利得である
。

オーディオシステム等においては、伝送信号の高周波数
領域におけるＳ／Ｎ比を改善するために、記録時または
送信時に高い周波数に対して周波数変調が強くかかるよ
うにプリエンファシスを行なう。第２図中、曲線Ｘは第
１図のディエンファシス回路への入力信号が有するプリ
エンファシスされた特性を示している。

次に、再生または受信側では、忠実な信号再生を行なう
ために、上述のプリエンファシスされた信号をもとに戻
す操作、すなわちディエンファシスを行なわなければな
らない。第２図の曲ＩＣＹは第１図のディエンファシス
回路によって実現されるディエンファシス特性を示して
おり、曲線Ｘに対して反対の特性を有している。さらに
、破線Ｚはエンファシスされていない信号の平坦特性を
示している。ディジタル・オーディオ・ディスクなどに
記録されている信号には、記録時に第２図の曲Ｉｘに示
すようにプリエンファシスされた特性を有する信号と、
プリエンファシスされていない平坦特性を有する信号と
の２１類の信号が存在し、再生時にはその入力信号の種
類に応じてディエンファシスを選択的に実行しなければ
ならない。

まず、第１図のディエンファシス回路に与えられる入力
信号Ｅ＋が第２図の破線２に示すようなプリエンファシ
スされていない、平坦な特性を有する信号である場合に
番よ、ディエンファシス制御回路１２はローレベルの制
御信号を出力してｎｐｒｌトランジスタ１１のベース端
子に与える。これによって、ＩＩｐｎトランジスタ１１
はオフ状態となり、リレー８のコイルには電流が流れな
いため、リレー８の接点は開放状態となり、第１図のデ
ィエンファシス回路は第２図の破線２のような平坦な周
波数特性を有する増幅器となる。ここで、抵抗４および
５は増４ｇ器２の利得を決めるための抵抗である。この
場合の電圧伝達関数式は次のようになる。

１：ｏ　／Ｅｌ　−１’＋Ｒｆ　／Ｒ・・・（１）ずな
わち、プリエンファシスされていない入力信号に対して
はディエンファシスは行なわれず、第２図の破ＩＩｚに
示されるような平坦な特性を有する出力信号ＥＯが信号
出力端子３から出力される。

次に、第１図のディエンファシス回路に与えられる入力
信号Ｅ１が第２図の曲線Ｘに示すようなプリエンファシ
スされた特性を有する信号である場合には、ディエンフ
ァシス制御回路１２はハイレベルの制御信号を出力して
ｎｐｎトランジスタ１１のベース端子に与える。これに
よって、　ｎｐｎトランジスタ１１はオン状態となり、
リレー８のコイルに電流が流れて接点が短絡されるので
、抵抗６とコンデンサ７とからなる直列回路が抵抗４に
並列に接続され、第１図のディエンファシス回路は、第
２図の曲１１Ｙに示すようなディエンファシスされた周
波数特性を有する増幅器となる。この場合の電圧伝達関
数式は次のようになる。

（ただし、Ｓ−Ｊω） すなわち、第２図の曲線Ｘのようなプリエンフア・シス
された特性を有する入力信号Ｅ１は、ディエンファシス
されることによって第２図の破＃Ｚに示すような平坦な
特性を有する信号に戻され、信号出力端子３から出力さ
れる。

以上のように、Ｉ！１図に示すディエンフアシス回路で
は、ｎｐｎ　トランジスタ１１のベース端子に与える信
号を制御することによって、入力信号の種類に応じて選
択的に入力信号のディエンファシスを行なうことができ
る。上述のようにディエンファシス機能の制御にリレー
８を使用するのは、そのオン抵抗値が小さいことと、接
点がフローティング状態で動作できることによるもので
ある。

しかしながら、以上のように構成された従来のディエン
ファシス回路においては、リレー８は接触抵抗が数１０
１１Ωと良好である反面、リレ−８自体が高価であり、
２００＋１１Ｗ以上の電力を消費するという欠点を有し
ていた。さらに、リレー８をトランジスタで置換えるこ
とは、トランジスタが電流制御素子であり、このオン抵
抗値を小さくするためには多くのベース電流を流す、必
要があり、７０−ティング状態ではこの動作を完全に保
証できないために実現が困難であるという欠点があった
。

［発明の概要］ それゆえに、この発明の主たる目的は、上述の欠点を解
消し、従来のディエンファシ２機能の切換に用いられて
いたリレーをトランジスタに置換えることが可能な回路
構成を実現することにより、消費電力が小さく、安価な
ディエンファシス回路を提供することである。

［発明の実施例］ 第３図はこの発明の一実施例を示す回路図である。第３
図に示した実施例の構成は、以下の点を除いて第１図に
示した従来のディエンファシス回路の構成と同じである
。すなわち、第１図のリレー８およびｎｐｎ　トランジ
スタ１１が設けられておらず、代わりに抵抗値Ｒ２の抵
抗１３と、容量Ｃ２のコンデンサ１４と、ｎｐｎトラン
ジスタ１５とからなる直列回路が、コンデンサ７とアー
ス電位との間に設けられており、ディエンファシス制御
回路１２からの制御信号はｎｐｎ　）ランジスタ１５の
ベース端子に与えられる。

次に、第３図に示したディエンファシス回路の動作につ
いて説明する。第３図のディエンファシス回路に与えら
れる入力信号Ｅ１がプリエンファシスされた特性を有す
る信号である場合には、ディエンファシス制御回路１２
はローレベルの制御信号を出力してｎｐｎ　トランジス
タ１５のベース端子に与える。これによって、ｎｐｎ　
ｌ−ランジスタ１５はオフ状態となり、ｎｐｎ　トラン
ジスタ１５のコレクターエミッタ間抵抗値Ｒ３は無限大
と等価になり、抵抗１３およびコンデンサ１４には電流
が流れない。したがって、この場合の第３図に示した回
路は、第１図に示した回路と同じディエンファシス回路
となり、その電圧電圧関数式は（２）式と同じである。

次に、第３図のディエンファシス回路に与えられる入力
信号Ｅ１がプリエンファシスされていない、平坦な特性
を有する信号である場合には、ディエンファシス制御回
路１２はハイレベルの制御信号を出力してｎｐｎ　トラ
ンジスタ１５のベース端子に与える。これによって、ｎ
ｐｎ　トランジスタ１５はオン状態となり、抵抗１３と
コンデンサ１４とｎｐｎ　トランジスタ１５とからなる
直列回路が抵抗５に対して並列に接続される。この場合
の電圧伝達開数式は次のようになる。

この場合、第３図の回路の入力信号はプリエンファシス
されていない平坦特性を有する信号なので、１１３図の
回路は平坦な周波数特性を有する増幅器でなければなら
ず、そのためには上述の（１）式と（３）式とは同じで
なければならない。そのための条件は、（１）、（３）
式より以下のとおりである。

Ｃ＋　（Ｒ１＋Ｒｆ　）−Ｃｚ　（Ｒ−１−Ｒ２＋Ｒ１
）・・・（４）Ｃ１Ｒ＋　−Ｃ２（Ｒｚ　＋Ｒｅ　）　
・・・（５）ここで、Ｒ５はトランジスタ１５のオン状
態におけるコレクターエミッタ間の抵抗値であり、その
値は数Ω以下であるので、これを無視することができる
。そうすると、上述の条件は、Ｃ＋　（Ｒ＋　−＋−Ｒ
ｒ　）−０２（Ｒ＋Ｒ２）　・・・（４′ンとなる。

（４Ｍ、、（５１式が常に成立するためには、以下の条
件が必要である。

Ｒｆ　／　Ｒ”＝　０２　／　ＣＩ　＝　Ｒ＋　／　Ｒ
２・・・（６）すなわち、この（６）式を満すように抵
抗１３とコンデンサ１４とを選べば、トランジスタ１５
がオン状態になるように制御したときに第３図の回路は
平坦な周波数特性を有する増幅器になる。

なお、ｎｐｎ　）ランジスタ１５のエミッタ端子は接地
されており、ベース注入電流がアースへ流れるため、常
に低いオン抵抗値Ｒ８を実現することができる。現在の
半導体技術によれば、所定のベース電流を注入すること
により、０，１Ωないし１Ω程度のオン抵抗値を簡単に
実現することができ、Ｒ，を無視しても実用上は問題が
ない。

したがって、上述の（６）式の回路定数の条件を満足す
る回路構成を実現することにより、第１図に示した従来
のディエンフアシス回路と同一の選択的ディエンファシ
ス機能を有する回路を得ることができる。

なお、上述の実施例ではディジタル・オーディオ・ディ
スクなどのオーディオ装置について述べたが、この発明
は、システム中にプリエンファシス機能およびディエン
ファシス機能を含むどのような装置にも適用することが
できる。

また、第３図の制御用トランジスタ１５としてｎｐｎ　
トランジスタを用いて説明したが、これはｐｎｐトラン
ジスタであってもよい。

さらには、トランジスタ１５は、電界効果トランジスタ
などの半導体素子であってもにり、設計条件と目的に従
って適切な半導体スイッチング手段を選択すればよい。

［発明の効果］ 以上のように、この発明によれば、ディエンファシス機
能の選択的切換制御を、従来用いられていたリレーに代
えて一半導体スイツチング素子を用いて行なうことがで
きるように回路を構成したので、安価かつ消費電力の小
さいディエンフアシス回路を提供することができる。

【図面の簡単な説明】

第１図は従来のディエンフアシス回路の一例を示す回路
図である。第２図は第１図のディエンフアシス回路の周
波数特性を示す図である。第３図はこの発明の−＊施例
を示す回路図である。 図において、１は信号入力端子、２は増幅器、３は信号
出力端子、４．５，６．１３は抵抗、７゜１４はコンデ
ンサ、８はリレー、１１．１５はＯｐｎトランジスタ、
１２はディエンファシス制御回路を示す。 代理人　大　岩　増　雄 第１図 第３図 昭和　年　月　日 ２、発明の名称 ディエンファシス回路 ３、補正をする者 事件との関係　特許出願人 代表者片山仁へ部 ４、代理人 ５、補正の対象 明細書の発明の詳細な説明の欄 ６、補正の内容 明細書第１０頁第１５行の「電圧電圧関数式」「電圧伝
達関数式」に訂正する。 以上

Claims (1)

1. 【特許請求の範囲】 （１）　入力信号のディエンファシスを選択的に行なう
   ディエンフアシス回路であって、前記入力信号を増幅す
   る信号増幅手段と、前記信号増幅手段出力に対して所定
   のディエンファシス特性を実現する時定数を有するディ
   エンファシス特性実現手段と、 前記ディエンファシス特性を打消して前記信号増幅手段
   出力に対して平坦特性を実現する時定数を有する平坦特
   性実現手段と、 ディエンファシスを指示するディエンファシス制御手段
   と、 前記ディエンファシス制御手段出力に応答して前記ディ
   エンファシス特性実現手段と前記平坦特性実現手段とを
   接続しあるいは遮断する半導体スイッチング手段とを備
   えた、ディエンファシス回路。。 （２）　前記ディエンファシス特性実現手段は、抵抗値
   Ｒ１の第１の抵抗および容量Ｃ４の第１のコンデンサか
   らなる第１の直列回路と、前記第１の直列回路に並列に
   接続された抵抗値Ｒ２の第２の抵抗と、前記第２の抵抗
   に直列瞬接続された抵抗値Ｒ，の第３の抵抗とを含み、 前記平坦特性実現手段は、抵抗値Ｒ４の第４の抵抗およ
   び容量Ｃ２の第２のコンデンサからなる第２の直列回路
   を含み、 前記Ｒ＋　、Ｒ２、Ｒｅ　、Ｒ４、ＣＩ　’１３ヨＵＣ
   ；ｔは、Ｒ２／Ｒ１１−Ｃ２／Ｃ＋　−Ｒ＋　／Ｒ４の
   関係を満す、特許請求の範囲 ァシス回路。 《３》　前記半導体スイッチング手段は、ｎｐｎトラン
   ジスタである、特許請求の範囲第１項記載のディエンフ
   ァシス回路。 《４》　前記半導体スイッチング手段は、ｐｎａトラン
   ジスタである、特許請求の範囲第１項記載のディエンフ
   、アシス回路。 （５）　前記半導体スイッチング手段は、電界効果トラ
   ンジスタである、特許請求の範囲第１項記載のディエン
   ファシス回路。