JPS60194585A - 発光ダイオ−ド - Google Patents
発光ダイオ−ドInfo
- Publication number
- JPS60194585A JPS60194585A JP59050610A JP5061084A JPS60194585A JP S60194585 A JPS60194585 A JP S60194585A JP 59050610 A JP59050610 A JP 59050610A JP 5061084 A JP5061084 A JP 5061084A JP S60194585 A JPS60194585 A JP S60194585A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- solution
- light emitting
- substrate
- type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000013078 crystal Substances 0.000 claims description 10
- 239000000758 substrate Substances 0.000 abstract description 24
- 229910001218 Gallium arsenide Inorganic materials 0.000 abstract description 16
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 abstract description 13
- 238000004519 manufacturing process Methods 0.000 abstract description 10
- 229910052782 aluminium Inorganic materials 0.000 abstract description 6
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 abstract description 6
- 238000000034 method Methods 0.000 abstract description 4
- 235000012431 wafers Nutrition 0.000 abstract description 4
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 abstract description 3
- 229910052733 gallium Inorganic materials 0.000 abstract description 3
- 229910052714 tellurium Inorganic materials 0.000 abstract description 3
- PORWMNRCUJJQNO-UHFFFAOYSA-N tellurium atom Chemical compound [Te] PORWMNRCUJJQNO-UHFFFAOYSA-N 0.000 abstract description 3
- HCHKCACWOHOZIP-UHFFFAOYSA-N Zinc Chemical compound [Zn] HCHKCACWOHOZIP-UHFFFAOYSA-N 0.000 abstract description 2
- 229910052725 zinc Inorganic materials 0.000 abstract description 2
- 239000011701 zinc Substances 0.000 abstract description 2
- 230000015572 biosynthetic process Effects 0.000 abstract 1
- 238000003475 lamination Methods 0.000 abstract 1
- MDPILPRLPQYEEN-UHFFFAOYSA-N aluminium arsenide Chemical compound [As]#[Al] MDPILPRLPQYEEN-UHFFFAOYSA-N 0.000 description 4
- 238000001816 cooling Methods 0.000 description 3
- 239000007788 liquid Substances 0.000 description 3
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 2
- 229910052799 carbon Inorganic materials 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000007791 liquid phase Substances 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 238000003287 bathing Methods 0.000 description 1
- 238000005336 cracking Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000000155 melt Substances 0.000 description 1
- 239000012071 phase Substances 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 238000003756 stirring Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0062—Processes for devices with an active region comprising only III-V compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/32257—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic the layer connector connecting to a bonding area disposed in a recess of the surface of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Led Device Packages (AREA)
- Led Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
不発ｒＪＡは砒化ガリウムアルミニウム（ＧａＡＩＡｓ
）より成る発光ダイオードに関するものである。
）より成る発光ダイオードに関するものである。
ＧａＡｇＡｓを用いた赤色発光ダイオード（ピーり発光
波長λｐが６６０ｎｍ付近のもの）として、ｐ−ＧａＡ
ｓ（Ｐ型砒化ガリウム〕基板上にｐ −ＧａＡｌＡｓ
（ｐ型砒化ガリウムアルミニウム）層および約３０ μ
ｍの層ノ９．のｎ −ＧａＡｌＡｓ（ｎ型砒化ガリウム
アルミニウム）層を液相成長法によシ積層形成したシン
グルへテロ接合型のものが一般に市販されている。との
ような素子は、製造歩留りが高く安価であるが、得られ
る輝度はぜいぜい３００ ｒｎｃｄどまりであった。
波長λｐが６６０ｎｍ付近のもの）として、ｐ−ＧａＡ
ｓ（Ｐ型砒化ガリウム〕基板上にｐ −ＧａＡｌＡｓ
（ｐ型砒化ガリウムアルミニウム）層および約３０ μ
ｍの層ノ９．のｎ −ＧａＡｌＡｓ（ｎ型砒化ガリウム
アルミニウム）層を液相成長法によシ積層形成したシン
グルへテロ接合型のものが一般に市販されている。との
ような素子は、製造歩留りが高く安価であるが、得られ
る輝度はぜいぜい３００ ｒｎｃｄどまりであった。
ところで、最近、活性Ｉ脅の両側に異なった結晶層を有
するダブルヘテロイｆ４造の素子が開発されるに至った
０このダブルへテロ構造の発光ダイオードの構造は例え
は次のよう々ものであるＣすなわち、ｐ−ＧａＡｓ基板
上に順にｐ−Ｇａ１−ＸＡ６ｘＡｓ（０＜ｘ＜ １ ）
、ｐ −Ｇａ １−ｙｋｌＶＡｓ（０＜ ７ ＜ １
＋ ｘ ＜ ３’ ）、ｎ −Ｇａ ｚ−２ＡｌｚＡｓ
（０＜ ｚ ＜ １ ｗ ’ｙ ＜ ｚ ）を積層成長
せしめたもので、上記ＧａＡｓ基板は九′ｆ：ｇ＆収し
易いため、最終的には除去される、 このようなダブルへテロ構造の赤色発光ダイオードでは
かな１％輝度のものが得られているが、ダブルへテロ構
造での活性層（ｐ−Ｇａｉ−ｙＡ１７Ａｓ 層）は１μ
ｍ程度の層厚しかなく、この活性層の成長の制御が極め
て困難で、製造方法が複雑である、このため、ウェハの
歩留りが低く、語と脆も困難で従って値段も高いという
問題がある。加えて、ＧａＡｓ基板を除去した場合には
その後の工程においてウェハ割れがしばしば生じ、歩留
りがさらに低下するという欠点がある。
するダブルヘテロイｆ４造の素子が開発されるに至った
０このダブルへテロ構造の発光ダイオードの構造は例え
は次のよう々ものであるＣすなわち、ｐ−ＧａＡｓ基板
上に順にｐ−Ｇａ１−ＸＡ６ｘＡｓ（０＜ｘ＜ １ ）
、ｐ −Ｇａ １−ｙｋｌＶＡｓ（０＜ ７ ＜ １
＋ ｘ ＜ ３’ ）、ｎ −Ｇａ ｚ−２ＡｌｚＡｓ
（０＜ ｚ ＜ １ ｗ ’ｙ ＜ ｚ ）を積層成長
せしめたもので、上記ＧａＡｓ基板は九′ｆ：ｇ＆収し
易いため、最終的には除去される、 このようなダブルへテロ構造の赤色発光ダイオードでは
かな１％輝度のものが得られているが、ダブルへテロ構
造での活性層（ｐ−Ｇａｉ−ｙＡ１７Ａｓ 層）は１μ
ｍ程度の層厚しかなく、この活性層の成長の制御が極め
て困難で、製造方法が複雑である、このため、ウェハの
歩留りが低く、語と脆も困難で従って値段も高いという
問題がある。加えて、ＧａＡｓ基板を除去した場合には
その後の工程においてウェハ割れがしばしば生じ、歩留
りがさらに低下するという欠点がある。
ところで、従来、前述のＰ−ＧａＡｓ基＆／ｐ−ＧａＡ
ｌＡｓ／ｎ−ＧａＡＡＡｓ 構造のｐｎシングルへテロ
接合型発光ダイオードにおける最上Ｉ曽のｎ−ＧａＡｌ
Ａｓ層はｐｎ接合を構成する層ではあるが理論的には発
光ノリとして機能せず、光学的には単に光の透過層とな
ると考えられてい念。このため、従来の発光ダイオード
では、ｎ−ＧａＡｌＡｓ層は薄い方が良いと考えられ、
製造上の容易さ等の点から、一般に１５μｍ乃至３５μ
ｍの層ルに設定されていた。
ｌＡｓ／ｎ−ＧａＡＡＡｓ 構造のｐｎシングルへテロ
接合型発光ダイオードにおける最上Ｉ曽のｎ−ＧａＡｌ
Ａｓ層はｐｎ接合を構成する層ではあるが理論的には発
光ノリとして機能せず、光学的には単に光の透過層とな
ると考えられてい念。このため、従来の発光ダイオード
では、ｎ−ＧａＡｌＡｓ層は薄い方が良いと考えられ、
製造上の容易さ等の点から、一般に１５μｍ乃至３５μ
ｍの層ルに設定されていた。
ところが本発明者らがｎ−ＧａＡｌＡｓ層Ｊ鰺と発光ダ
イオードの光出力との関係を調べてみたところ、ｎ−Ｇ
ａＡｌＡｓ層を馬ｊ、＜した方が高い光出力を得られる
ことが判明したＣ 〔発明の目的〕 本発明は上記のような点に無みなされたもので、壊留り
良く低価格で倉産可能な面輝度の発光タイオードを提供
することを目的とする、〔発明の概要〕 すなわち本発明による発光タイオードでけ、ｐ−ＧａＡ
ｓ基瓶上に成長形成されたｐ −Ｇａ７−ｙＡｌｙＡｓ
Ｎと、このｐ −Ｇａ ７−ｙＡＡ？ ｙＡ ｓ １％
上に積層形成された層厚が４０μｍ以上のｎ −Ｇａ７
〜Ｘ Ａ Ａ！ ｘ Ａ ｓ ｈ４とを具備するもので
ある。
イオードの光出力との関係を調べてみたところ、ｎ−Ｇ
ａＡｌＡｓ層を馬ｊ、＜した方が高い光出力を得られる
ことが判明したＣ 〔発明の目的〕 本発明は上記のような点に無みなされたもので、壊留り
良く低価格で倉産可能な面輝度の発光タイオードを提供
することを目的とする、〔発明の概要〕 すなわち本発明による発光タイオードでけ、ｐ−ＧａＡ
ｓ基瓶上に成長形成されたｐ −Ｇａ７−ｙＡｌｙＡｓ
Ｎと、このｐ −Ｇａ ７−ｙＡＡ？ ｙＡ ｓ １％
上に積層形成された層厚が４０μｍ以上のｎ −Ｇａ７
〜Ｘ Ａ Ａ！ ｘ Ａ ｓ ｈ４とを具備するもので
ある。
（但し、変数χ、ｙは０＜ｘ＜１．０≦ｙり１゜ｘ＞ｙ
の関係を泗足する。） 〔発明の実施例〕 第１図け、ｐ−ＧａＡｓ基板にｐ −Ｇａ １−ｙＡｌ
ｙＡｓ層ｍおよびｎ−Ｇａ１−ｘＡｌｘＡｓ層（但し、
ｏ＜ｙ＜ｘ≦１）を順に積層して形成した発光ダイオー
ドの、ｎ −ＧａＡｌＡｓ ）１４の層厚と発光出力と
の関係を調べた結果を示すグラフである。
の関係を泗足する。） 〔発明の実施例〕 第１図け、ｐ−ＧａＡｓ基板にｐ −Ｇａ １−ｙＡｌ
ｙＡｓ層ｍおよびｎ−Ｇａ１−ｘＡｌｘＡｓ層（但し、
ｏ＜ｙ＜ｘ≦１）を順に積層して形成した発光ダイオー
ドの、ｎ −ＧａＡｌＡｓ ）１４の層厚と発光出力と
の関係を調べた結果を示すグラフである。
このグラフの光出力は従来のｎ−ＧａＡｌＡｓ暦りがお
よそ３０μｍの発光ダイオードにおける光出力で規格化
したものである。
よそ３０μｍの発光ダイオードにおける光出力で規格化
したものである。
このグラフから明らかなようにｎ−ＧａＡｌＡｓ層の１
８い方が薄いものに比らべて大きい光出力が得られるＣ 尚、上記発光ダイオードにおいて、Ｐ−Ｇａ１−ｙＡｌ
ｙＡｓ層とｎ−Ｇａ １−ｚＡｌｘＡ ｓ層との間にｘ
＞ｙの条件が必要であるが、これはこれらのエピタキシ
ャル層中にｘ＜ｙなる条件の飴域があった場合、ｐ−Ｇ
ａＡｌＡｓ層で発光した光がｎ−ＧａＡｌＡｓ １ｍで
吸収され発光出力が低下することを防ぐためである。
８い方が薄いものに比らべて大きい光出力が得られるＣ 尚、上記発光ダイオードにおいて、Ｐ−Ｇａ１−ｙＡｌ
ｙＡｓ層とｎ−Ｇａ １−ｚＡｌｘＡ ｓ層との間にｘ
＞ｙの条件が必要であるが、これはこれらのエピタキシ
ャル層中にｘ＜ｙなる条件の飴域があった場合、ｐ−Ｇ
ａＡｌＡｓ層で発光した光がｎ−ＧａＡｌＡｓ １ｍで
吸収され発光出力が低下することを防ぐためである。
次に、上記ｐ−ＧａＡｓ基板／Ｉ）−ＧａＡｌＡｓ／ｎ
−ＧａＡ／Ａｓ構造の発光ダイオードの製造過程を具体
的に説明する。
−ＧａＡ／Ａｓ構造の発光ダイオードの製造過程を具体
的に説明する。
第１実施例
ｐ型成長溶液溜およびｎ型成長溶液溜を有す？カーボン
ボートを用意し、次のような手順で液相成長を行う。上
記ｐ型成長溶液溜には例えばそれぞれガリウム１５０９
．砒化ガリウム６．８ｇ、アルミニウム１９０ｍｇ、亜
鉛２３０ｍ９を入れ、上記ｎ型成長済液溜にはＧａ１５
０ｐ。
ボートを用意し、次のような手順で液相成長を行う。上
記ｐ型成長溶液溜には例えばそれぞれガリウム１５０９
．砒化ガリウム６．８ｇ、アルミニウム１９０ｍｇ、亜
鉛２３０ｍ９を入れ、上記ｎ型成長済液溜にはＧａ１５
０ｐ。
砒化ガリウム４．５ 、！？ 、アルミニウム４０５ｍ
ｇ、テルル’７ＷＬｊｊを入れて融液と成す。そして、
第２２図に示す温度スケジュールに従い、Ｈ２雰囲気中
で捷ずポートを８５０ ’Ｏに設定し溶液を均質化させ
る。そして第２図のＡ点において、ｐ−型底畏浴液とｐ
型ＧａＡｓ基板とを接触させ、−〇、５°Ｃ／分の冷却
速度で８３０℃寸で降温する、そして８３０℃を５分保
持した仏、Ｂ点でｐ型りν長溶液を基板から分離し、直
ちにｎ型成長溶液と接触させ−０，５℃／′分で６５０
℃まで降温した後、０点で基板から溶液を分離し自然放
冷する。
ｇ、テルル’７ＷＬｊｊを入れて融液と成す。そして、
第２２図に示す温度スケジュールに従い、Ｈ２雰囲気中
で捷ずポートを８５０ ’Ｏに設定し溶液を均質化させ
る。そして第２図のＡ点において、ｐ−型底畏浴液とｐ
型ＧａＡｓ基板とを接触させ、−〇、５°Ｃ／分の冷却
速度で８３０℃寸で降温する、そして８３０℃を５分保
持した仏、Ｂ点でｐ型りν長溶液を基板から分離し、直
ちにｎ型成長溶液と接触させ−０，５℃／′分で６５０
℃まで降温した後、０点で基板から溶液を分離し自然放
冷する。
この工程によって、ｐ型ＣａＡｓ基板上に層ｋがおよそ
２０ｔｔｒｎのｐ −Ｇ ａ １−ｙ Ａ７ ｙＡ ｓ
／ｉｅ （ｙ’はおよそ０．３５以下）および層厚がお
よそ５５μｍ゛のｎ −Ｇａ１−ＸＡｌｘＡｓ 層（ｘ
は０．６乃至０．７程＆）が積ノ曽した発光ダイオード
ウェーハが形成される。
２０ｔｔｒｎのｐ −Ｇ ａ １−ｙ Ａ７ ｙＡ ｓ
／ｉｅ （ｙ’はおよそ０．３５以下）および層厚がお
よそ５５μｍ゛のｎ −Ｇａ１−ＸＡｌｘＡｓ 層（ｘ
は０．６乃至０．７程＆）が積ノ曽した発光ダイオード
ウェーハが形成される。
８Ｉｉ２実施例
ｐ型成長溶液溜および第１．第２のｎ型成長溶液溜を不
するカーボンボートを用意する０そして、ガリウム１５
０．！９、砒化ガリウム６．８ｇ、アルミニウム１９０
ｍｇおよび弦釦２３０ ｍ、ｊ９を、ｐ型成長溶液溜
に入れ、第１ｎ型成長溶液溜および第２ｎ浦成長溶液榴
のいずれにも、ガリウム１５０．！ｉ’、砒化ガリウム
４．５ ｇ、アルミニウム４０５ｍｇおよびテルルηｍ
Ｉを入れる〇その後、Ｈ２雰囲気中で第３図に示す温度
スケジュールに従いπ、′１晶成長全成長う。すなわち
、ボート全体＝ｉ ８５０ ’０一定とすることにより
、溶液を均質化ゼ−しめる。次に８１＋３図のＡ点にお
いて、ｐ型成長溶液とｐ型ＧａＡｓ基板とを接触させ、
−〇、５°Ｃ／分の冷却速度で８３０°Ｃまで閘温する
。そして、８３０℃を５分保持した後、Ｂ点でｐ型成長
溶液を基板から分ＭｉＩ シ、直ちに第１０型成長溶液
を奈触させ、−〇５°Ｃ／分で６５０″Ｏまで降温し、
６点で基板から溶液を分離する。さらに８３０°Ｃ聾で
ボート全昇温後、１時間保持し８Ｉ！２ｎ式成長す液を
均質化せしめた後、Ｄ点で基板に接触させ、−０，５’
Ｏ／分の冷却速度で６５０°Ｃまで降温する。そして、
Ｅ点で基板から浴液全分離し、結晶成長を終了し自然放
冷させる。この工杼により、ｐ配糸物上にＲで厚が卦よ
そ２０ｉｔｍのｐ −Ｇａ １−ｙＡｌｙＡｓ（ｙはお
よそ（１，３５以下）および層坤がおよそ７５ ｆｉｍ
のｎ −Ｇａ ７−ｘＡ−７ｘＡｓ （ｘは０．６〜０
．７杵度）の積層したエピタキシャル層が形成される、 以上のようにして佑られた発う“Ｃダイオードでは、ｎ
−ＧａＡｌＡｓ 層の層厚を４０１１ｍ以上とするこ
とで、１０％乃至３０％程度の光出力の増加がみられた
。−このようにｎ−ＧａＡｌＡｓ層を厚くすることで発
光出力の増加が見られる原因については明らかでない。
するカーボンボートを用意する０そして、ガリウム１５
０．！９、砒化ガリウム６．８ｇ、アルミニウム１９０
ｍｇおよび弦釦２３０ ｍ、ｊ９を、ｐ型成長溶液溜
に入れ、第１ｎ型成長溶液溜および第２ｎ浦成長溶液榴
のいずれにも、ガリウム１５０．！ｉ’、砒化ガリウム
４．５ ｇ、アルミニウム４０５ｍｇおよびテルルηｍ
Ｉを入れる〇その後、Ｈ２雰囲気中で第３図に示す温度
スケジュールに従いπ、′１晶成長全成長う。すなわち
、ボート全体＝ｉ ８５０ ’０一定とすることにより
、溶液を均質化ゼ−しめる。次に８１＋３図のＡ点にお
いて、ｐ型成長溶液とｐ型ＧａＡｓ基板とを接触させ、
−〇、５°Ｃ／分の冷却速度で８３０°Ｃまで閘温する
。そして、８３０℃を５分保持した後、Ｂ点でｐ型成長
溶液を基板から分ＭｉＩ シ、直ちに第１０型成長溶液
を奈触させ、−〇５°Ｃ／分で６５０″Ｏまで降温し、
６点で基板から溶液を分離する。さらに８３０°Ｃ聾で
ボート全昇温後、１時間保持し８Ｉ！２ｎ式成長す液を
均質化せしめた後、Ｄ点で基板に接触させ、−０，５’
Ｏ／分の冷却速度で６５０°Ｃまで降温する。そして、
Ｅ点で基板から浴液全分離し、結晶成長を終了し自然放
冷させる。この工杼により、ｐ配糸物上にＲで厚が卦よ
そ２０ｉｔｍのｐ −Ｇａ １−ｙＡｌｙＡｓ（ｙはお
よそ（１，３５以下）および層坤がおよそ７５ ｆｉｍ
のｎ −Ｇａ ７−ｘＡ−７ｘＡｓ （ｘは０．６〜０
．７杵度）の積層したエピタキシャル層が形成される、 以上のようにして佑られた発う“Ｃダイオードでは、ｎ
−ＧａＡｌＡｓ 層の層厚を４０１１ｍ以上とするこ
とで、１０％乃至３０％程度の光出力の増加がみられた
。−このようにｎ−ＧａＡｌＡｓ層を厚くすることで発
光出力の増加が見られる原因については明らかでない。
尚、第１図において、比較のために示したｎ−ＧａＡｌ
Ａｓ ＩＮの層厚が３０ μｒｎよシも薄いボッＣ。ダ
イオードは、通ｎの製造工程にょシｐ−ＧａＡｌＡｓ散
相成長Ｒりにまず約３０μｍのｎ−Ｇ ａ、 Ａ ｌＡ
ｓ層を有する発光タイオードを形成した佐、エツチン
グによりｎ−ＧａＡｌＡｓ Ｊ９ｈ’を薄ｊｔマ化して
得たものである。
Ａｓ ＩＮの層厚が３０ μｒｎよシも薄いボッＣ。ダ
イオードは、通ｎの製造工程にょシｐ−ＧａＡｌＡｓ散
相成長Ｒりにまず約３０μｍのｎ−Ｇ ａ、 Ａ ｌＡ
ｓ層を有する発光タイオードを形成した佐、エツチン
グによりｎ−ＧａＡｌＡｓ Ｊ９ｈ’を薄ｊｔマ化して
得たものである。
また、本発明による発光ダイオードは、発光ダイオード
ランプ用の外囲器に組み込んだ場合、さらに次のような
効果がＭ、られる。
ランプ用の外囲器に組み込んだ場合、さらに次のような
効果がＭ、られる。
すなわち、第４図に示すように、発光ダイオードチップ
１０ｔｄリードフレーム１１の素子配設台ノ２に形ＩＪ
ｙされた反射器１３にマウントされ導電性ベースト１４
により接着されるのであるが、この反射器１３は渫さが
３００μｍ程度と浅い。このため、発光ダイオードチッ
プ１００発光層位置けできるだけ反射器１３の底に近い
方が効果的である。一方、一般に発光ダイオードチップ
１θでは、ある一定板上のチップのＪｖみが必要である
が、上記のように本実施例装置ｔ２ではｉ４．！上層と
なるｎ −ＧａＡｌＡｓ ｈ １０ 囃が厚いため、Ｇ
ａＰ基板１０、を助くでき発光層となるｐ −ＧａＡＡ
Ａｓ Ｊ？Ｉ １０２のＭ（Ｗｔ、が相対的に低くなる
からである。
１０ｔｄリードフレーム１１の素子配設台ノ２に形ＩＪ
ｙされた反射器１３にマウントされ導電性ベースト１４
により接着されるのであるが、この反射器１３は渫さが
３００μｍ程度と浅い。このため、発光ダイオードチッ
プ１００発光層位置けできるだけ反射器１３の底に近い
方が効果的である。一方、一般に発光ダイオードチップ
１θでは、ある一定板上のチップのＪｖみが必要である
が、上記のように本実施例装置ｔ２ではｉ４．！上層と
なるｎ −ＧａＡｌＡｓ ｈ １０ 囃が厚いため、Ｇ
ａＰ基板１０、を助くでき発光層となるｐ −ＧａＡＡ
Ａｓ Ｊ？Ｉ １０２のＭ（Ｗｔ、が相対的に低くなる
からである。
尚、ｎ −ＧａＡｌＡｓ 層ｆ １００ ｔｔｍ以上の
層厚で形成するのは、製進技術上困ｔ１ｔであり、コス
ト高にもなるので籾、実的では、ない。
層厚で形成するのは、製進技術上困ｔ１ｔであり、コス
ト高にもなるので籾、実的では、ない。
以上のように本発明によれ（ｃ、１′、シングルへテロ
接合型であるためタブルヘデロ接合型のものに比らべ活
性層のｈＪ￥の制御等の製造工程が容易となり、邦産性
に優れ、さらに従来のシングルへテロ接合型のものに比
らべ発光出力が高く、安１曲に歩留り良く生産可能な発
光ダイオードを提供することができる。
接合型であるためタブルヘデロ接合型のものに比らべ活
性層のｈＪ￥の制御等の製造工程が容易となり、邦産性
に優れ、さらに従来のシングルへテロ接合型のものに比
らべ発光出力が高く、安１曲に歩留り良く生産可能な発
光ダイオードを提供することができる。
第１図はｎ−ＧａＡ７Ａｓ層厚と発光出力との関係を示
すグラフ、第２図および第３図はそれぞれ本発明の一実
施例に係る発光ダイオードの１！！！造工程における温
度スケジュールを示す図、身孕４図は発光ダイオードラ
ンプの要部の断面構造を示す図である。 １０・・・発光ダイオードチップ、１０１・・・ｐ−Ｑ
ａＡｓ基板、１ ｏ、−ｐ−ＧａＡｌＡｓ層、１０ Ｂ
・・・ｎ −ＧａＡｌＡｓ Ｊ＊。 出願人代理人 弁理士 鈴 江 武 彦第１図 ０ ４０５０ １００ ｍ１−ＧａＡｌＡｓｚｔ４ ＣＰｍ） 第２図 第３図 第４図
すグラフ、第２図および第３図はそれぞれ本発明の一実
施例に係る発光ダイオードの１！！！造工程における温
度スケジュールを示す図、身孕４図は発光ダイオードラ
ンプの要部の断面構造を示す図である。 １０・・・発光ダイオードチップ、１０１・・・ｐ−Ｑ
ａＡｓ基板、１ ｏ、−ｐ−ＧａＡｌＡｓ層、１０ Ｂ
・・・ｎ −ＧａＡｌＡｓ Ｊ＊。 出願人代理人 弁理士 鈴 江 武 彦第１図 ０ ４０５０ １００ ｍ１−ＧａＡｌＡｓｚｔ４ ＣＰｍ） 第２図 第３図 第４図
Claims (1)
- Ｇａ７−）’Ａ７ｙＡｓからなる第１導電型の第１の結
晶層と、この第１の結晶層上に形成されＸｖＶがそれぞ
れ０＜ｊ’＜１．０＜ｘ≦１を満足する変数として示さ
れたＧ ａ １−ｚｆｉ、！！ ｙ Ａ ｓからなる第
２導電型の第２の結晶層とを具備し、上記第１の結晶層
と第２の結晶層との接合面付近の第１の結晶層を主たる
発光領域とする発光ダイオードにおいて、上記第２の結
晶層はその全域でｘ＞ｙを満たしその層厚が４０μｍ以
上あることを特徴とする発光ダイオード。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5061084A JP2621850B2 (ja) | 1984-03-16 | 1984-03-16 | 発光ダイオード |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5061084A JP2621850B2 (ja) | 1984-03-16 | 1984-03-16 | 発光ダイオード |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60194585A true JPS60194585A (ja) | 1985-10-03 |
| JP2621850B2 JP2621850B2 (ja) | 1997-06-18 |
Family
ID=12863736
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5061084A Expired - Lifetime JP2621850B2 (ja) | 1984-03-16 | 1984-03-16 | 発光ダイオード |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2621850B2 (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS50157084A (ja) * | 1974-05-28 | 1975-12-18 | ||
| JPS5866375A (ja) * | 1981-10-16 | 1983-04-20 | Fujitsu Ltd | 発光ダイオ−ド |
-
1984
- 1984-03-16 JP JP5061084A patent/JP2621850B2/ja not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS50157084A (ja) * | 1974-05-28 | 1975-12-18 | ||
| JPS5866375A (ja) * | 1981-10-16 | 1983-04-20 | Fujitsu Ltd | 発光ダイオ−ド |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2621850B2 (ja) | 1997-06-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Craford | LEDs challenge the incandescents | |
| US5317167A (en) | Semiconductor light-emitting device with InGaAlp | |
| JP2002203987A (ja) | 半導体発光素子及びその製造方法 | |
| WO1998036461A9 (en) | Optoelectronic semiconductor diodes and devices comprising same | |
| JP3259931B2 (ja) | 半導体発光素子および半導体表示装置 | |
| JP3554235B2 (ja) | 発光ダイオード及びその製造方法 | |
| JPS6055678A (ja) | 発光ダイオ−ド | |
| JPH1131842A (ja) | 半導体発光素子 | |
| JP2002353499A (ja) | 半導体発光素子 | |
| JP3725382B2 (ja) | 半導体素子の製造方法および半導体発光素子の製造方法 | |
| US3998672A (en) | Method of producing infrared luminescent diodes | |
| JP2002222991A (ja) | 半導体発光素子 | |
| US5235194A (en) | Semiconductor light-emitting device with InGaAlP | |
| JP2579326B2 (ja) | エピタキシャル・ウエハ及び発光ダイオード | |
| JPH10308533A (ja) | 窒化ガリウム系化合物半導体発光素子およびその製造方法ならびに発光装置 | |
| JP2792781B2 (ja) | 発光ダイオード及びその製造方法 | |
| JPS60194585A (ja) | 発光ダイオ−ド | |
| WO2005038936A1 (ja) | 発光素子及びその製造方法 | |
| JP3700767B2 (ja) | 半導体発光素子 | |
| JPH11168239A (ja) | 窒化ガリウム系化合物半導体発光素子 | |
| JPS62172766A (ja) | 半導体発光素子およびその製造方法 | |
| JP2003060228A (ja) | 半導体発光素子及びその製造方法 | |
| JP2000058904A (ja) | エピタキシャルウェハ及びその製造方法並びに発光ダイオード | |
| KR101198760B1 (ko) | 수직형 발광 소자 및 그 제조방법 | |
| JPH05335619A (ja) | 発光ダイオードおよびその製造方法 |