JPS60193356A - 半導体試験装置のタイミング補償装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （発明の技術分野） この発明は半導体装置を賦瞼する試験装置のタイミング
精度を高めるためのタイミング補償装置に崗するもので
ある。

（従来技術） 従来仁の種の試験装置として第１図に示すものがあった
。図にお−て、（１）は半導体試験装置、（２）は半導
体試験装置（１）の各機能を制御する小型電子計算機、
（３）は小型電子計算機（２Ｊ　Ｋよって制御されたパ
ルス波形（４）を生成すクタイミング発生器である。（
４ａ）Ｆｉパルス波形（４）の起点であり、半導体試験
装Ｍ　（１）から発生されるパルス波形の基準点である
。（＋ｂ）　、　（４ｃ）はパルス波形（４）の変化点
である。

（５）はタイミング発生器（３）によって生成したパル
ス波形（４）を被測定千萼体！　＊　（６）　Ｋ−ノ加
するためのドライバであり、（５ａ）ｔｉドライバ（５
）と被測定半導体装置（６７の入力パッド（６ａ）とを
切シ離すためのリレーである。Ｃ７＆）Ｆｉ伝送！　（
７）中にあるドライバ（５）と被測定半導体装置（６）
との接点である。（８）　Ｆｉ被測定半導体装＊　（６
）の出力パッド（６ｂ）からの出力を検出するコンパレ
ータである。（８ａ）は、被測定装置（６）と出力ピン
（６ｂ）とを切シ離すためのリレーである。

（９ａ）は、伝送４１（９）中にあるコンパレータ（８
）と被測定装置（６）との接点である。（ｌＯ）はドラ
イバ（５）、コンパレータ（樽のタイミングを管理する
ための基準コンパレータであシ、（１０ａ）　、（ｔｕ
ｂ）は各々ド２イパ（５）　、コンパレータ（８Ｊを基
準コンパレータ（１０）　トを接続するためのリレーで
ある。（４ｄ）はドライバ（段から発生されたパルス波
形（４）がコンパレータ（８）あるいｔ［準コンパレー
タ（１０）で測定されるときの／＜　／Ｌ／ス波形であ
る。（１１）　Ｆｉ基準コンパレータ（１０）でパルス
波形（４）を測定し、その値と小型計算機（２）で制御
した値との差分を保持しているレジスタであり、　（ｌ
ｌａ）はそのレジスタの内容で変化する遅延回路である
。（１２）　Ｆｉコンパレータ（８）を較正するための
較正値を保持しているレジスタである。

試瞼装Ｗｔ（１）の具備すべきタイミング精度を維持す
る場合、試験装置（１）のドライバ（５）のタイミング
精度、コンパレータ（８）のタイミング検出精度を確認
しなければならない。この各部のタイミング精度維持は
以下のようにしてなされる。被測定半導体装置（６）の
試験実施状態では、ドライバ（５）は、被測定半導体装
置（６）の入力パッド（６ａ）に、また被測定半導体装
置（６）の出力パッド（６ｂ）はコンパレータ（８）へ
、各々伝送線（７）、（９）を通して接続されている。

まず被測定半導体装置（６）を試験装置（１）から切り
離すために、リレー（５ａ）　、（８ａ）を開く。次に
ドライバ（５）のタイミング精度測定のための伝送経路
をリレー（１０ａ）、　（１０ｂ）を閉じて形成する。

タイミング精度検査用パルス波形（４）を小型電子計算
機（２）の制御でタイミング発生器（３）で生成しドラ
イバ（５）から上記タイミング精度測定用伝送経路に印
加する。

印加されたパルス波形のタイミングを基準コンパレーク
（ｌＯ）で測定する。

その測定値は、パルス波形の起点（４ａ）からパルス波
形の変化点（４ｃ）までの時間（Ｔｅｌ）である。Ｔｃ
と小型電子計算機（２）Ｋよって指定されたパルス波形
の起点（４ａ）からパルス波形の変化点（４ｂ）までの
設定値（ｒａ）との差を比較し、差分Δｔ（＝Ｔｃｔ−
Ｔｄ）をドライバのタイミング較正用レジスタ（１１）
に設定し、その値を基にドライバタイミング遅延回路（
ｌｌａ）を変更し、ドライバから発生されるパルス波形
のタイミング精度を補償する。ドライバ（５）が補正さ
れた後、基準コンパレータ（１０）を切り離すためにリ
レー（１，Ｏｂ、ｌを開く。

次にコンパレータ（８）を補正する。上記手順で較正さ
れたドライバ（５）からタイミング精度検査用、＜ルス
波ｉ　（４）をコンパレータ（８）へ印加し、コンノく
レータ（８）で印加されたパルス波形を測定する。その
測定値は、パルス波形の起点（４ａ）から、ノクルス波
形の変化点（４Ｃ）までの時間（Ｔｃ２）である。Ｔｃ
２が較正されたドライバ（５）で印加した／クルレス波
形のタイミング値と一致するように、コン／くレータ補
正用レジスタにオフセット値を設定し、コンパレータ（
８）で検出されるパルス波形のタイミング精度を補償す
る。

以下、次々に複数のドライバ、コンノでレークを較正す
る。

従来装置では試験装置のタイミング精度補償を以上のよ
うに行なっていたので、試験装置自身のタイミング精度
補償は容易に実現できる。しカーるに、このような従来
の方法では、被測定半導体装置と試験装置とを接続する
伝送路を含めた被測定装置の入口においてタイミング精
度を補償できないという欠点があった。被測定半導体装
置の高速化に伴ない、この伝送路で発生するタイミング
誤差、たとえば故国の伝送線路の長短で発生する約１０
０ピコセカンドの誤差が無視できないものとなってきた
。

（発明の実施例） この発明は、上記のような従来のものの欠点を除去する
ためなされたもので、被測定装置の入出力パッド及び電
源パッドと同じ配置をもち、かつ１．２ゲ一ト程度の単
純な論理構成をもつ、タイミング精度補償用半導体装置
を被測定装置の代わシに用い、半導体試験装置から発生
するタイミング調整用パルス波形をこのタイミング精度
補償用半導体装置に印加し、その補償用半導体装置から
のパルス波形を測定し、試験装置のタイミング精度を、
被測定装置の入口及び出口において補償できるようにし
た半導体試験装置のタイミング補償装置を提供すること
を目的としている。

以下、この発明の一実施例を図について税引する。第２
図において、（６１）は被測定半導体装１１ｔ（６）と
同じ入出力ピン配置をもったタイミング補償用半導体装
置であり、（６１ａ）　、　（６１ｂ）　、　（６１ｃ
）ｌ’ｉタイミング補償用半導体装置（６１）の入出力
信号パッドであるＯ　（６１ｄ）　、　（６１ｅ）　、
（６１ｆ）は被測定装置の人出力バッファブートと同じ
電気的特性を有する人出カバラフアゲートである。（５
ｂ）　、（５ｃ）　、　（ｌｌｂ）　、　（ｌｌｃ）は
、試験装置（１）内にある他のドライバ、ドライバ用リ
レー、ドライバ較正用レジスタ、及びドライバ較正用遅
延回路であり、通常試験装置（１）には複数組装備され
ている。（７ｂ）はタイミング補償用半導体装置（６１
）の入力バンド（６１ｂ）とドライバ（５ｂ）を接続す
る伝送線であり、（７ｃ）はその接点である。

試験装置（υの具備すべきタイミング精度を、タイミン
グ補償用半導体装置（６１）を用いて、試験装置全体で
即ち、被測定装置を試験している状態と同一条件におけ
る被測定半導体装置の入出力パッドの入口で、タイミン
グ精度を補償する。

まず基本となるドライバ（５ｂ）を決める。基本となる
ドライバ（５ｂ）の決定基準は試験装置（１）で試験さ
れる被測定半導体装置の基本となる入力パッド、通常の
半導体メモリではアドレス信号など、に接続されている
ドライバである。このドライバ（５ｂ）け試験装置（１
ンにあらかじめ用意されているタイミング補償手段でド
ライバ較正用レジスタ（ｌｌｂ）、ドライバ較正用遅延
回路（ｌｌｃ）を用いて較正されている。コンパレータ
（８）を較正するために、基本ドライバ用リレー（５Ｃ
）、コン、Ｎ＋レーク川用レー（８ａ）を閉じる。タイ
ミング精度検査用ノくパルス波形（４）を小型電子計算
機（２）の制御でタイミング発生器（３）で生成し基本
ドライバ（５ｂ）から伝送＃　（７ｂ）経由でタイミン
グ補償用半導体装Ｉ！　（６１）の入カッ（ツ１（６１
ｂ）、入力バッファゲート（６１ｅ）　、出カッくラフ
アゲート（６１ｆ）　、出力パッド（６１Ｃ）、伝送線
（９）を通してコンパレータ（８）へ印加する。印加さ
れた・ｆルス波形のタイミングをコンパレータ（８）で
測定スる。その測定値は、パルス波形の起点（４ａ）か
ら・くルス波形の変化点（４Ｃ）までの時間（Ｔｃ３）
である。

この測定値Ｔｃ３をあらかじめ測定されたタイミング補
償用半導体装置内の対応伝送経路の遅延時間を考慮した
値で補正し、その補正値と一致するように、コンパレー
タ補正用レジスタにオフセット値を設定し、コンパレー
ク（８）で検出されるパルス波形のタイミング精度を補
償する。

次にドライバ（５）を補正する。ドライバ（５）を較正
するために、ドライバ用リレー（５ａ）　、コンパレー
タ用リレー（８ａ）を閉じる。タイミング精度検査用パ
ルス波形（４）を小型１ｕ子計算機（２）の制御でタイ
ミング発生器（３）で生成し、ドライバ（５）から伝送
線（７）経由で、タイミング補償用半導体装置（６１）
の入力パッド（６１ａ）、入カバソファゲート（６１ｄ
）、出力バッファブート（ｏｆｆ）、出力バンド（６１
ｃ）、伝送線（９）を通して上記手順で較正されたコン
パレータ（８）へ印加する。印加されたパルス波形のタ
イミングをコンパレータ（８）で測定する。その測定値
は、パルス波形の起点（４ａ）からパルス波形の変化点
（４ｃ）までの時間である。この測定値と小型電子計算
ａ　（２）によって指定されたパルス波形の起点（４ａ
）からパルス波形の変化点（４ｂ）までの設定値（Ｔｄ
）との差を、あらかじめ測定されたタイミング補償用半
導体装置内の対応伝送路の遅延時間を考慮した値で補正
し、その補正値をドライバのタイミング較正用レジスタ
（１１）に設定し、その値を基にドライバタイミング遅
延回路（ｌｌａ）を変更し、ドライバ（５）から発生さ
れるパルス波形のタイミング精度を補償する。

上記手順をドライバ、コンパレータに順次適用すること
によって、被測定装置を試験している状態と同−状態、
即ち、被測定装置測定用治具を含めた状態で、被測定装
置の入出力の入口において試験装置（１）のタイミング
精度補償が実現できる。

なお、上記実施例では、簡単な論理を含むタイミング補
償用半導体装置としたが、装置中には論理ゲートを含め
ず第３図に示すように単なる抵抗あるいはアルミニウム
配線を装置中に作り込んでもよい。

（発明の効果） 以上のように、この発明によれば被測定装置と同じ入出
力ビン配置をもった単純な構造をしたタイミング補償用
半導体装置を用い、試験装置から発生されるタイミング
精度調整用信号を、この補償用半導体装置に印加し、補
償用半導体装置からの信号を測定して試験装置のタイミ
ング精度を補償するようにしたので、被測定装置の入出
力パッドの入口までの伝送系を含めた半導体試験装置全
体で、被測定装置を試倹する状態におけるタイミング精
度を簡単に補償できる効果がある。

【図面の簡単な説明】

第１図は従来の試験装置のブロック図である。 第２図はこの発明の一実施例における試験装置のブロッ
ク図であり、第３図はタイミング補償用半導体装置の内
部構造の変形図である。 （１）・・・試験装置、（２）・・・小型電子計算機、
（４ｂ）　、（４ｃ）・・・パルス波形の変化点、（３
）・・・タイミング発生器、（４ｄ）・・・コンパレー
タへ入ルハルスｉ形、（４）・・・パルス波形、（４ａ
）・・・パルス波形の起点、（５）、（５ｂ片・・ドラ
イバ、（５ａ）　、（５ｃ）　・・・ドライバ用リレー
、（６）・・・被測定半導体装置、（６ａ）、（６ｂ）
、（６ｃ）・・・被測定半導体装置の入出力パッド、（
７）、（７ｂ）、（９）・・・伝送路、（７ａ）　、　
（７ｃ）　、　（９ａ）・・・伝送路の接点、（８）・
・・コンパレータ、（８ａ）・・・コンパレータ用リレ
ー、（１０）・・・基準コンパレータ、（１１）、（ｌ
ｌｂ）・・・ドライバ較正用レジスタ、（ｌｌａ）　、
（ｌｌｃ）−ドライバ較正用遅延回路、（１２）・・・
コンパレークＷ圧用レジスタ、　（１０ａ）　、　（１
０ｂ）・・・較正伝送路生成用リレー、（６１〕・・・
タイミング精度補償用半導体装置、（６１ａ）　、　（
６１ｂ）　、　（６１ｃ）−タイミング精度補償用半導
体装置の入出力バンド、（６１ｄ）、（６１ｅ）・・大
カパツフアゲー１−１（６１ｆ）・・・出力バツ７アゲ
ート、（６２）・・・タイミング精度補償用半導体装置
の変形装置、（６２ａ）・・・半導体装置内に埋込んだ
抵抗 なお、図中、同一符号は同一、又は相等部分を示す。 代理人大岩　項線 第１図 第３１４ ２ 手続補正書（自発） １．□５．９；駅＾５日 ＋７ ｆ、Ｙ許庁長宮殿 １、事件の表示　特願昭６９−５０８２０号２、発明の
名称 半導体試験装置のタイミング 代表省片山仁へ部 ５　補正の対象 明細書の発明の詳細な説明の欄および図面の簡単な説明
の欄 ６、補正の内容 明細書をつぎのとおり訂正する。

Claims (1)

【特許請求の範囲】
1. 半導体試験装置の信号出力端から被測定半導体装置の各
   入出力ビンまでの伝送系を含めて検査タイミングを補償
   するため被測定半導体装置と同一配置になる入出力パッ
   ド及び電源パッドを有したタイミング補償用半導体装置
   と、タイミング補償用信号により、被測定半導体装置の
   入出力パッドにおけるタイミング精度を補償する半導体
   試験装置とを備えたことを特徴とする半導体試験装置の
   タイミング補償装置。