JPS60189353A - Method and device for transmitting status information - Google Patents
Method and device for transmitting status informationInfo
- Publication number
- JPS60189353A JPS60189353A JP59043880A JP4388084A JPS60189353A JP S60189353 A JPS60189353 A JP S60189353A JP 59043880 A JP59043880 A JP 59043880A JP 4388084 A JP4388084 A JP 4388084A JP S60189353 A JPS60189353 A JP S60189353A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- channel
- output
- status
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
- H04L25/40—Transmitting circuits; Receiving circuits
- H04L25/49—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
- H04L25/497—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems by correlative coding, e.g. partial response coding or echo modulation coding transmitters and receivers for partial response systems
Landscapes
- Physics & Mathematics (AREA)
- Spectroscopy & Molecular Physics (AREA)
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Time-Division Multiplex Systems (AREA)
- Dc Digital Transmission (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明は多値クラス■パーシャルレスポンス符号化に
よる多チヤネル信号の時分割多重伝送方式において、各
チャネルの状態表示などのステータス信号を伝送するス
テータス情報伝送方法およびその装置に関するものであ
る。[Detailed Description of the Invention] [Technical Field of the Invention] This invention relates to a time division multiplex transmission system for multi-channel signals based on multi-level class ■partial response encoding, in which status information is transmitted to transmit status signals such as status indications of each channel. The present invention relates to a transmission method and apparatus.
従来のクラスVパーシャルレスポンス(以下、クラスW
P−Rと略す)符号化方式を用いたデータ伝送方法は
例えば特願昭57−26823号および特願昭57−0
88987号の明MJi書に詳細に記載されているが、
送信側で各チャネルのステータス信号に応じて、クラス
IV P−Rの符号化則を一時的に乱し、受信側で伝送
路における符号誤りによるY P−R符号化則のバイオ
レーションとは明確に区別することが可能な、2回連続
して検出されるバイオレーションと、受信したクラスW
P−R符号系列の中から送信側におけるバイオレーシ
ョン操作によって生じたある特定のパターンを検出する
ことによつ=3−
て、各チャネル毎のステータス信号を検出することを可
能にしたものである。Conventional class V partial response (hereinafter referred to as class W)
A data transmission method using a coding method (abbreviated as P-R) is disclosed in, for example, Japanese Patent Application No. 57-26823 and Japanese Patent Application No. 57-0.
Although it is described in detail in the Mei MJi book No. 88987,
The transmission side temporarily disturbs the class IV P-R encoding rule according to the status signal of each channel, and the reception side clearly distinguishes it from a violation of the Y P-R encoding rule due to a code error in the transmission path. Two consecutive violations that can be distinguished from each other and the received class W
By detecting a specific pattern caused by a violation operation on the transmitting side from the P-R code sequence, it is possible to detect the status signal for each channel. .
しかしながら、従来のステータス情報伝送方法では多チ
ャネルのステータス信号を伝送するために送信側で本来
のクラスmV P−R符号系列に符号化則バイオレーシ
ョンを辱える頻度を高くすると、クラスIV P−R符
号系列の特長の一つである直流成分の抑圧効果が低くな
り、特に振幅変調による単側波帯通信方式(SSB−A
M )に適用する場合には、ベースバンド信号の直流成
分の抑圧が不十分であると、受信符号の符号誤り率が劣
化する欠点があった。However, in conventional status information transmission methods, in order to transmit multi-channel status signals, when the transmission side increases the frequency of encoding rule violations in the original class mV P-R code sequence, class IV P-R The effect of suppressing DC components, which is one of the features of code sequences, is reduced, especially in single sideband communication systems (SSB-A) using amplitude modulation.
When applied to M), if the DC component of the baseband signal is insufficiently suppressed, the code error rate of the received code deteriorates.
したかつで、この発明の目的は送信側で各チャネルのス
テータス信号の立上9後および立下り後の一定時間のみ
、ステータス情報を送るだめのバイオレーション操作を
行い、その他の時間はバイオレーション操作を禁止して
、クラスII/P−R符号系列への直流成分抑圧効果へ
の妨害を最小限に抑えて、多チャネルのステータス信号
の伝送を可能=4−
にしつつ、符号誤り率の劣化の少ない安定l−だデータ
伝送を実現するステータス情報伝送方法およびその装置
を提供するものである。Therefore, the object of the present invention is to perform a violation operation to prevent sending of status information only for a certain period of time after the rise and fall of the status signal of each channel on the transmitting side, and to perform the violation operation at other times. This inhibits the interference with the DC component suppression effect on class II/P-R code sequences, enables transmission of multi-channel status signals, and reduces the deterioration of the code error rate. An object of the present invention is to provide a status information transmission method and apparatus that realizes stable data transmission with a small number of errors.
このような目的を達成するため、この発明はクラス■パ
ーシャルレスポンス符号化された符号系列に、意図的に
バイオレーションを与えてステータス情報を伝送するス
テータス情報伝送方法およびその装置において、送信側
ではブロック同期をとるための情報を転送する場合には
所定のノくターン検出時のみバイオレーション操作を行
なう条件のもとで、継続的に極性反転制御を行なう一方
、ステータス情報を転送する場合には、各チャネルのス
テータス信号の立上り後および立下り後の一定時間内の
みバイオレーション操作を可能にし、受信側では受信々
号しベルが正規のレベルである条件のもとで、各チャネ
ルに割当てられた時刻に2個連続バイオレーションを検
出し、かつ所定のパターンを検出した時に一致ノくルス
を発生し、この一致パルスを所定の時間内に予め設定さ
れた数だけ検出したときに、受信側のステータスをオン
またはオフ制御するものであり、以下実施例を用いて詳
細に説明する。In order to achieve such an object, the present invention provides a status information transmission method and apparatus for transmitting status information by intentionally giving a violation to a code sequence encoded by class ■ partial response encoding, and in which a block is transmitted on the transmitting side. When transmitting information for synchronization, polarity reversal control is performed continuously under the condition that a violation operation is performed only when a predetermined turn is detected, while when transmitting status information, Violation operations are enabled only within a certain period of time after the rise and fall of the status signal of each channel, and on the receiving side, the signal assigned to each channel is When two consecutive violations are detected at the same time and a predetermined pattern is detected, a coincidence pulse is generated, and when a preset number of coincidence pulses are detected within a predetermined time, the receiving side This is to control the status on or off, and will be explained in detail below using an example.
第1図(、)および第1図(b)はこの発明に係るステ
ータス情報伝送方法およびその装置の一実施例を示すブ
ロック図であり、特に、第1図(、)はその送信部を示
し、第1図(b)はその受信部を示す。同図において、
1は符号系列(bm)(ただL、時刻nTにおける4i
ibnはbn=an■bn−2より決められる値であり
、■はモジュロNの加算を表わす)を出力するモジュロ
N加算回路、2は2タイムスロツト(2T)遅延回路、
3はクラスIV P−Rに符号化する減算回路、4は4
タイムスロツ) (4T)遅延回路、5は極性反転回路
、6は入力する符号系列(dml (時刻nTO値をd
n とする)をSSR−AM信号の送信4号5(t)と
して伝送路に送出する送信機、1.8および9はそれぞ
れ入力するチャネルAのステータス信号R8−A 、チ
ャネルBのステータス信号R8−B 、チャネルCのス
テータス信号R8−Cの各立上り変化点でトリガされ、
一定1MI[のパルスを発生させるモノステープルマル
チバイブレータ、10.11および12はそれぞれ入力
するチャネルAのステータス信号R8−A 。FIG. 1(,) and FIG. 1(b) are block diagrams showing an embodiment of the status information transmission method and device according to the present invention, and in particular, FIG. 1(,) shows the transmitting section thereof. , FIG. 1(b) shows the receiving section. In the same figure,
1 is the code sequence (bm) (just L, 4i at time nT
ibn is a value determined from bn=an■bn-2, where ■represents addition of modulo N); 2 is a 2-time slot (2T) delay circuit;
3 is a subtraction circuit that encodes to class IV P-R, 4 is a 4
(time slot) (4T) delay circuit, 5 is a polarity inversion circuit, 6 is an input code sequence (dml (time nTO value is d
1.8 and 9 are input channel A status signal R8-A and channel B status signal R8, respectively. -B, triggered at each rising change point of the status signal R8-C of channel C,
A monostaple multivibrator that generates a constant pulse of 1 MI [10.11 and 12 are the input channel A status signals R8-A, respectively.
チャネルBのステータス信号R8−B 、チャネルCの
ステータス信号R8−Cの各立下り変化点でトリガされ
、一定時間幅のパルスを発生させるモノステープルマル
チバイブレータ、13.14および15は前記モジュロ
N加算回路1から出力される符号系列(bm)が入力し
、その符号系列(bml中に、それぞれ表1に示すAパ
ターン、BパターンおよびCパターンを検出j〜たとき
にパルスを出力するAパターン検出器、Bパターン検出
器およびCパターン検出器、16〜22は谷パターン検
出結果の信号、各チャネルのステータス(R8)@号の
立上りおよび立下り検出結果の信号およびタイミング信
号φ□〜φCのタイミングの一致を検出するアンド回路
、23はこのアンド回路16〜22の各出力信号の論理
和をとり、極性反転信号vnを前記極性反転回路5に出
力するオア回路、24は受信される受信信号r (t)
を同期検波して、バ7−
イオレーション操作が与えられた符号系列(dm□)を
再生して出力する受信機、25は受信信号r(t)のレ
ベルを監視して、正規のレベルで受信されているか否か
をモニタする受信々号しベル検出回路、26はバイオレ
ーション操作が与えられた符号系列(dml)が入力し
、送信側でバイオレーション操作が行なわれた符号に対
しては符号則のバイオレーションが2回連続して検出さ
れ、雑音等による伝送路に帰因する符号誤シに対しては
離散的なバイオレーションとして検出し、第4図(a)
に示すようにクラスW P−R符号則の2個連続バイオ
レーション符号を出力する2個連続バイオレーション検
出回路、27.28および29はそれぞれバイオレーシ
ョン操作の与えられた符号系列(dm□)が入力し、表
2のAパターンに対応する符号系列(dm)のパターン
、表20Bパターンに対応する符号系列1dm)のパタ
ーンおよび表2のCパターンに対応する符号系列(dm
)のパターンをそれぞれ検出し、第4図(e)〜第4図
(g)に示すパターン検出信号x、yおよび2を出力す
るパターン検出回路、308−
はこのパターン検出回路27から出力される出力パルス
の入力により、受信部のブロック同期の基準信号となり
、2個連続バイオレーション検出回路26で検出される
2個連続バイオレーション信号の入力によりそれぞれ第
4図(b)に示すタイミング信号φえ0.第4図(c)
に示すタイミング信号φ8、第4図(d)に示すタイミ
ング信号φC工を発生するブロック同期検出回路、31
〜36はアンド回路、37〜42はカウンタ、43はこ
のカウンタ31〜42を同期的にリセットするタイマ、
44〜46はフリップフロップ回路、47〜49はアン
ド回路である。A monostaple multivibrator that is triggered at each falling change point of the channel B status signal R8-B and the channel C status signal R8-C and generates a pulse with a constant time width; 13. 14 and 15 are the modulo N additions described above. The code sequence (bm) output from circuit 1 is input, and A pattern detection outputs a pulse when the A pattern, B pattern, and C pattern shown in Table 1 are detected in the code sequence (bml). 16 to 22 are the signals of the valley pattern detection results, the signals of the rising and falling detection results of the status (R8) @ of each channel, and the timing of the timing signals φ□ to φC. 23 is an OR circuit for calculating the logical sum of the output signals of the AND circuits 16 to 22 and outputting a polarity inversion signal vn to the polarity inversion circuit 5; 24 is an OR circuit for detecting the coincidence of the received signal r; (t)
A receiver 25 performs synchronous detection and reproduces and outputs the code sequence (dm□) to which the 7-ioration operation has been applied. A received signal bell detection circuit 26 monitors whether or not the signal is being received, and inputs a code sequence (dml) to which a violation operation has been applied, and detects a code sequence for which a violation operation has been performed on the transmitting side. Two consecutive violations of the coding rule are detected, and code errors caused by noise or the like in the transmission path are detected as discrete violations, as shown in Figure 4(a).
As shown in , two consecutive violation detection circuits 27, 28 and 29 output two consecutive violation codes of the class W P-R code rule, respectively, when the code sequence (dm□) given the violation operation is The code sequence (dm) pattern corresponding to the A pattern in Table 2, the code sequence 1dm) pattern corresponding to the B pattern in Table 20, and the code sequence (dm) corresponding to the C pattern in Table 2 are input.
), and outputs pattern detection signals x, y, and 2 shown in FIGS. 4(e) to 4(g), a pattern detection circuit 308- is output from this pattern detection circuit 27. The input of the output pulse serves as a reference signal for block synchronization of the receiver, and the input of two consecutive violation signals detected by the two consecutive violation detection circuit 26 generates the timing signal φ shown in FIG. 4(b). 0. Figure 4(c)
A block synchronization detection circuit 31 generates a timing signal φ8 shown in FIG. 4 and a timing signal φC shown in FIG. 4(d).
-36 are AND circuits, 37-42 are counters, 43 is a timer that synchronously resets the counters 31-42;
44 to 46 are flip-flop circuits, and 47 to 49 are AND circuits.
L判別時刻
表1
表2
なお、(amlは多チャネルの各送信データを時分割多
重化した符号列であり、特に第2図(、)は3チヤネル
のデータを2ビツトの並列符号系列に変換した例で、2
ビツトの組合せで4通りの状態をとり得る。また、記号
A、B、CはそれぞれチャネルA、BおよびCのデータ
を表わす。ただし、符号は時間幅T毎に有意の情報をも
つものとして、時刻nTにおける値をan とする。T
□はこの時分割多重化した符号列(ILm)が入力する
入力端子である。T、〜T、はそれぞれ第2図(b)に
示すタイ11−
ミング信号φ□ 、第2図(c)に示すタイミング信号
φ8および第2図(d)に示すタイミング信号φCが入
力するタイミング信号入力端子であり、このタイミング
信号φ6.φ8およびφCはそれぞれチャネルA、Bお
よびCのステータス信号に応じてバイオレーション制御
信号Vnを発生はせる時刻を割当てるためのタイミング
信号であり、特にタイミング信号φ□は符号系列(am
l上のチャネルAのデータと同期しておυ、受信側での
ブロック同期をとるための位相基準を与えるため、ブロ
ック同期のだめのバイオレーション操作を行なう時刻を
示すだめのタイミング信号として用いられる。したがっ
て、タイミング信号φえのパルス発生時刻に表2に示す
Aパターンが検出された場合にバイオレーションを与え
れば受信部でのブロック同期をとるための基準を与える
ことができる。また、T5.T6およびT、はそれぞれ
チャネルAのステータス信号R8−A 、チャネルBの
ステータス信号R8−BおよびチャネルCのステータス
信号R8−Cがそれぞれ入力するステータス信号入力端
子である。また、表1はanが0.1,2.3 の4値
の場合のチャネルA、BおよびCの各パターンの例を示
す。そして、この表1における()〜3の各値は互に時
間2T毎の値で、隣接する時刻の値はパターン検出の対
象としないので、符号が存在することのみを示すため、
x印で表わしている。ただし、前記の説明は時刻nTに
おける動作を説明するためのものであり、次の時刻(n
+1)TにおいてはX印の部分の値についてパターン検
出を行なう。また、Aパターンはブロック同期情報転送
のために使用されるもので、タイミング信号φ、のタイ
ミングと一致して検出される場合は極性反転信号を発生
する。ブロック同期情報は伝送路の瞬断などで受信部の
同期がはずれた場合、速やかに再同期させなければなら
ないので、データ信号を伝送している間は継続して送る
必要がある。そこで、2通りのパターンのずれに対して
もブロック同期情報転送の条件とし、極性反転きれる信
号の発生頻度が正の値と負の値で平均的に等しくして、
バイオレーション操作後の符号系列(dm)の直流成分
12−
抑圧効果の劣化を少なくしている。一方、Bパターンは
各チャネルのステータス情報を転送するために使用され
、各チャネルのステータス(R8)信号の立上り後の一
定時間内に、タイミング信号φえ〜φ。のタイミングに
一致して検出された場合に極性反転信号を発生する。ま
た、Cパターンは各チャネルのステータス情報転送停止
のための情報を送るために使用され、各チャネルのステ
ータス(R8)信号の立下り後の一定時間内に、タイミ
ング信号φ□〜φCのタイミングに一致して検出された
場合に極性反転信号を発生する。また、表2、は各パタ
ーンと極性反転された符号系列の関係を示す。この表2
における符号系列(dm)上の値YはクラスW P−R
符号化則によって定まる値で、O印のついた−2または
2は本来の符号化則に従って定められた値の極性を反転
したものである。つまり、○印の符号は送信側で意図的
にバイオレーションの与えられた符号である。また、第
3図(a)。L discrimination timetable 1 Table 2 Note that (aml is a code string obtained by time-division multiplexing of each transmission data of multiple channels. In particular, Figure 2 (,) shows the conversion of 3-channel data into a 2-bit parallel code string. In the example above, 2
There are four possible states depending on the combination of bits. Further, symbols A, B, and C represent data of channels A, B, and C, respectively. However, assuming that the code has significant information for each time width T, the value at time nT is assumed to be an. T
□ is an input terminal to which this time-division multiplexed code string (ILm) is input. T and ~T are the timings at which the timing signal φ□ shown in FIG. 2(b), the timing signal φ8 shown in FIG. 2(c), and the timing signal φC shown in FIG. 2(d) are input, respectively. This is a signal input terminal, and this timing signal φ6. φ8 and φC are timing signals for allocating the time at which the violation control signal Vn is generated according to the status signals of channels A, B, and C, respectively. In particular, the timing signal φ□ is a code sequence (am
In order to provide a phase reference for block synchronization on the receiving side, it is used as a timing signal indicating the time to perform a violation operation of block synchronization. Therefore, if a violation is given when pattern A shown in Table 2 is detected at the pulse generation time of the timing signal φ, it is possible to provide a reference for achieving block synchronization in the receiving section. Also, T5. T6 and T are status signal input terminals to which a channel A status signal R8-A, a channel B status signal R8-B, and a channel C status signal R8-C are input, respectively. Further, Table 1 shows examples of patterns for channels A, B, and C when an is a four-valued signal of 0.1 and 2.3. Each of the values () to 3 in Table 1 is a value for each time 2T, and since values at adjacent times are not subject to pattern detection, it only indicates that a sign exists.
It is represented by an x mark. However, the above explanation is for explaining the operation at time nT, and is for explaining the operation at the next time (n
+1) At T, pattern detection is performed for the values in the portion marked with X. Further, the A pattern is used for transferring block synchronization information, and when detected coincident with the timing of the timing signal φ, a polarity inversion signal is generated. Block synchronization information needs to be resynchronized quickly when the receiving section loses synchronization due to a momentary interruption of the transmission path, so it is necessary to continue sending it while the data signal is being transmitted. Therefore, we set the conditions for block synchronization information transfer even for two types of pattern deviations, and set the frequency of occurrence of signals whose polarity can be reversed to be equal on average for positive values and negative values.
DC component 12 of code sequence (DM) after violation operation - Deterioration of the suppression effect is reduced. On the other hand, the B pattern is used to transfer the status information of each channel, and within a certain period of time after the rise of the status (R8) signal of each channel, the timing signal φ-φ is transmitted. A polarity inversion signal is generated when the detection coincides with the timing of . In addition, the C pattern is used to send information to stop the status information transfer of each channel, and within a certain period of time after the fall of the status (R8) signal of each channel, the timing signal φ□ to φC is When a match is detected, a polarity inversion signal is generated. Further, Table 2 shows the relationship between each pattern and the code sequence with inverted polarity. This table 2
The value Y on the code sequence (dm) in is of class W P-R
The value determined by the encoding rule, -2 or 2 with an O symbol, is the value determined according to the original encoding rule with the polarity reversed. In other words, the code marked with a circle is a code to which a violation was intentionally given on the transmitting side. Also, FIG. 3(a).
第3図(b)および第3図(C)はそれぞれチャネルA
のステータス(i号R8−A、!:モノステープルマル
チバイア’l/−37の出力信号αとモノステー7’
# v ルチバイプレータ1oの出力信号βの関係を示
す図である。また、第4図(、)は2個連続バイオレー
ション、第4図(b)〜第4図(d)はそれぞれタイミ
ングパルスφ訂〜φC工、第4図(e)〜第4図(g)
ハ各ハターン検出のタイミングを示すものであるが、2
個連続バイオレーションおよび各パターンは送信部でバ
イオレーション操作が行なわれたときのみ検出される。FIG. 3(b) and FIG. 3(C) are channel A, respectively.
status (No. i R8-A, !: output signal α of mono staple multi-via 'l/-37
#v is a diagram showing the relationship between the output signal β of the multivibrator 1o. In addition, Fig. 4(,) shows two consecutive violations, Fig. 4(b) to Fig. 4(d) show timing pulse φ correction to φC correction, and Fig. 4(e) to Fig. 4(g), respectively. )
C) This shows the timing of each turn detection, but 2
Individual consecutive violations and each pattern are detected only when a violation operation is performed in the transmitter.
もちろん伝送路での障害などによっても検出される場合
もありうるが、そのような障害に対しては第1図(b)
に示す受信部のカラ7fi37〜42を設けることで保
護することができる。Of course, it may also be detected due to a failure in the transmission path, but for such a failure, the method shown in Figure 1 (b)
It can be protected by providing collars 7fi37 to 42 of the receiving section shown in FIG.
次に、上記構成によるステータス情報伝送方法およびそ
の装置の動作について、第2図(、)〜第2図(d)、
第3図(、)〜第3図(c)および第4図(8L)〜第
4図(g)を参照して説明する。まず、第1図(、)に
示す送信部において、モジュロN加算回路1は入力する
多チャネルの各送信データを時分割多重化した第2図(
、)に示す符号系列(&m)と2タイムスロツト(2T
)遅延回路2から出力される遅延信号とを加算する。そ
して、減算回路3は(bn−bn−s)の減算を行なう
ことによって、クラスy P−R符号化する。そして、
この符号化されたクラスPI P−R符号は4タイムス
ロッl−(4T)遅延回路4を通ったのち、極性反転回
路5によってクラスIVP−R符号にバイオレーション
操作の加えられた符号系列(dm)に変換される。そし
て、この符号系夕旧dmlは送信機6によってSSB−
AM信号の送信4号5(t)として伝送路へ送出される
。ここで、各チャネルのステータス信号の立上り後およ
び立下り後の一定時間のみ、ステータス情報を送出する
ためのバイオレーション操作を行ない、その他の時間は
バイオレーション操作を禁止して、クラス■P−R符号
系列への直流成分抑圧効果への妨害を最小限に抑える動
作について説明する。まず、ステータス信号入力端子T
6.T、およびT7にはそれぞれチャネルAのステータ
ス信号R8−A 、チャネルBのステータス信号R8−
BおよびチャネルCのステータス信号R8−Cが入力す
る。したがって、モノステープルマルチバイブレータ7
.8および9はそれ15−
ぞれのステータス信号R8−A 、 R8−BおよびR
8−Cの立上り変化点でトリガされ、一定時間幅のパル
ス信号を出力する。同様に、モノステーブルマルチバイ
ブレータ10,11および12はそれぞれステータス信
号R8−A 、 R8−BおよびR8−Cの立下り変化
点でトリガされ、一定時間幅のパルス信号を出力する。Next, regarding the status information transmission method and the operation of the device with the above configuration, FIGS. 2(,) to 2(d),
This will be explained with reference to FIGS. 3(a) to 3(c) and FIGS. 4(8L) to 4(g). First, in the transmitting section shown in FIG.
, ) and the code sequence (&m) shown in 2 time slots (2T
) and the delayed signal output from the delay circuit 2. Then, the subtraction circuit 3 performs class y PR encoding by subtracting (bn-bn-s). and,
This encoded class PI PR code passes through a 4 time slot (4T) delay circuit 4, and then a code sequence (dm) in which a violation operation is added to the class IVP-R code by a polarity inversion circuit 5. is converted to Then, this code system old DML is sent to SSB-
It is sent out to the transmission path as AM signal transmission No. 4 5(t). Here, a violation operation for sending status information is performed only for a certain period of time after the rise and fall of the status signal of each channel, and the violation operation is prohibited at other times. An operation for minimizing interference with the DC component suppression effect on the code sequence will be described. First, status signal input terminal T
6. Channel A status signal R8-A and channel B status signal R8-A are applied to T and T7, respectively.
B and channel C status signals R8-C are input. Therefore, monostaple multivibrator 7
.. 8 and 9 are the respective status signals R8-A, R8-B and R
It is triggered at the rising change point of 8-C and outputs a pulse signal with a constant time width. Similarly, the monostable multivibrators 10, 11 and 12 are triggered at the falling change points of the status signals R8-A, R8-B and R8-C, respectively, and output pulse signals with a constant time width.
一方、Aパターン検出回路13゜Bパターン検出回路1
4およびCパターン検出回路15はそれぞれ前記符号系
列(bm)の入力により、その符号系列(bml上のA
パターン、BパターンおよびCパターンを検出して、パ
ルスを出力する。ここで、Aパターンはブロック同期情
報転送のために使用される。したがって、アンド回路1
6はこの人パターン検出回路13の出力信号とタイミン
グ信号φ□との論理積によシ動作し、出力信号を出力す
る。したがって、オア回路23はこのアンド回路16の
出力信号の入力により動作し、極性反転信号vnを出力
する。このブロック同期情報は伝送路の瞬断などで受信
部の同期がはずれた場合、速やかに再同期させなければ
ならな 16−
いので、データ信号を伝送j〜でいる間は継続して送る
必要がある。そこで、2通りのパターンのいずれに対し
てもブロック同期情報転送の条件とし、極性反転される
信号の発生頻度が正の値と負の値で平均的に等しくして
、バイオレーション操作fflの符号系列(dm)の直
流成分抑圧効果の劣化を少なくしている。次に、Bパタ
ーンは各チャネルのステータス情報を転送するために使
用される。したがって、アンド回路1TはBパターン検
出回路14の出力信号と第2図(b)に示すタイミング
信号φ□と第3図(b)に示すモノステーブルマルチバ
イブレータ17の出力信号αとの論理積により、チャネ
ルAのステータス信号R8−Aの立上り後の一定時間内
に出力信号が出力される。したがって、オア回路23は
このアンド回路17の出力信号の入力により動作し、極
性反転信号vnを出力する。On the other hand, A pattern detection circuit 13° B pattern detection circuit 1
4 and C pattern detection circuit 15 receives the input of the code sequence (bm), and detects the code sequence (A on bml).
pattern, B pattern, and C pattern, and outputs a pulse. Here, the A pattern is used for block synchronization information transfer. Therefore, AND circuit 1
6 operates based on the logical product of the output signal of this human pattern detection circuit 13 and the timing signal φ□, and outputs an output signal. Therefore, the OR circuit 23 operates in response to the input of the output signal of the AND circuit 16, and outputs the polarity inversion signal vn. This block synchronization information must be resynchronized immediately if the receiving unit loses synchronization due to a momentary interruption of the transmission path, etc. Therefore, it is necessary to continue sending the block synchronization information while the data signal is being transmitted. There is. Therefore, we set the conditions for block synchronization information transfer for both of the two patterns, and set the frequency of occurrence of the signal whose polarity is inverted to be equal on average for positive values and negative values, so that the sign of the violation operation ffl is This reduces the deterioration of the direct current component suppression effect of the series (dm). The B pattern is then used to transfer status information for each channel. Therefore, the AND circuit 1T performs the logical product of the output signal of the B pattern detection circuit 14, the timing signal φ□ shown in FIG. 2(b), and the output signal α of the monostable multivibrator 17 shown in FIG. 3(b). , an output signal is output within a certain period of time after the status signal R8-A of channel A rises. Therefore, the OR circuit 23 operates in response to the input of the output signal of the AND circuit 17, and outputs the polarity inversion signal vn.
同様に、アンド回路18はBパターン検出回路14の出
力信号と第2図(c)に示すタイミング信号φBとモノ
ステーブルマルチバイブレータ8の出力信号との論理積
により、チャネルBのステータス信号R8−Bの立上り
後の一定時間内に出力信号を出力する。したがって、オ
ア回路23はこのアンド回路18の出力信号の入力によ
り動作し、極性反転信号vnを出力する。同様に、アン
ド回路19はBパターン検出回路14の出力信号と第2
図(a)に示すタイミング信号φ。とモノステーブルマ
ルチバイブレータ9の出力信号との論理積によりチャネ
ルCのステータス信号R8−Cの立上り後の一定時間内
に出力信号を出力する。次に、Cパターンは各チャネル
のステータス情報転送停止のための情報を送るために使
用される。したがって、アンド回路20はCパターン検
出回路15の出力信号と第2図色)に示すタイミングパ
ルス作と第3図(C)に示すモノステーブルマルチバイ
ブレータ10の出力信号βとの論理積により、チャネル
Aのステータス信号R8−Aの立下り後の一定時間内に
出力信号を出力する。したがって、オア回路23はこの
アンド回路20の出力信号の入力によって動作し、極性
反転信号vnを出力する。同様に、アンド回路21はC
パターン検出回路15の出力信号とタイミング信号φ8
とモノステーブルマルチバイブレータ11の出力信号と
の論理積により、チャネルBのステータス信号R8−H
の立下り後の一定時間内に出力信号を出力する。1〜た
がって、オア回路23はこのアンド回路21の出力信号
の入力によって動作し、極性反転信号vnを出力する。Similarly, the AND circuit 18 generates a channel B status signal R8-B by ANDing the output signal of the B pattern detection circuit 14, the timing signal φB shown in FIG. 2(c), and the output signal of the monostable multivibrator 8. The output signal is output within a certain period of time after the rise of . Therefore, the OR circuit 23 operates in response to the input of the output signal of the AND circuit 18, and outputs the polarity inversion signal vn. Similarly, the AND circuit 19 outputs the output signal of the B pattern detection circuit 14 and the second
The timing signal φ shown in FIG. and the output signal of the monostable multivibrator 9, an output signal is output within a certain period of time after the status signal R8-C of channel C rises. Next, the C pattern is used to send information for stopping the status information transfer of each channel. Therefore, the AND circuit 20 calculates the channel by ANDing the output signal of the C pattern detection circuit 15, the timing pulse shown in FIG. 2 (color), and the output signal β of the monostable multivibrator 10 shown in FIG. The output signal is output within a certain period of time after the fall of the status signal R8-A of A. Therefore, the OR circuit 23 operates in response to the input of the output signal of the AND circuit 20, and outputs the polarity inversion signal vn. Similarly, the AND circuit 21
Output signal of pattern detection circuit 15 and timing signal φ8
and the output signal of the monostable multivibrator 11, the channel B status signal R8-H
The output signal is output within a certain period of time after the falling edge of the signal. 1~ Therefore, the OR circuit 23 operates in response to the input of the output signal of the AND circuit 21, and outputs the polarity inversion signal vn.
同様に、アンド回路22はCパターン検出回路15の出
力信号とタイミング信号φ。とモノステーブルマルチバ
イブレータ12の出力信号との論理積により、チャネル
Cのステータス信号R8−Cの立下り後の一定時間内に
出力信号を出力する。したがって、オア回路23はこの
アンド回路22の出力信号の入力によって動作し、極性
反転信号vnを出力する。このように、表1に示す各パ
ターンと極性反転された符号系列の関係を表2に示すこ
とができる。したがって、タイミング信号φAのパルス
発生時刻に、表2に示すAパターンが検出された場合に
、バイオレーションを与えれば受信部でのブロック同期
をとるだめの基準を与えることができる。すなわち、チ
ャネルへ〇ス19−
データス信号R8−Aの立上り後の一定時間幅τ以内に
タイミングパルスφ、のパルスと一致シテ、Bパターン
が検出された場合に表2に示すバイオレーション操作が
行なわれる。また、チャネルAのステータス信号R8−
Aの立下り後の一定時間幅τ□以内にタイミングパルス
φ□に−fjtしてCパターンが検出された場合に表2
に示すバイオレーション操作が行われる。したがって、
ステータス信号の立上り後および立下り後の一定時刻以
外はステータス信号伝送のためのバイオレーション操作
は禁止される。同様にして、チャネルBのステータス信
号R8−Hの伝送についても、第2図(c)に示すタイ
ミング信号φ8に一致させる以外はチャネルAの場合と
同様のバイオレーション操作が行なわれる。同様に、チ
ャネルCについても第2図(d)に示すタイミング信号
φ。を使用する以外はチャネルAの場合と同様であるこ
とはもちろんである。Similarly, the AND circuit 22 receives the output signal of the C pattern detection circuit 15 and the timing signal φ. An output signal is output within a certain period of time after the fall of the status signal R8-C of channel C by the AND of the output signal of the monostable multivibrator 12. Therefore, the OR circuit 23 operates in response to the input of the output signal of the AND circuit 22, and outputs the polarity inversion signal vn. In this way, the relationship between each pattern shown in Table 1 and the polarity-inverted code sequence can be shown in Table 2. Therefore, if the A pattern shown in Table 2 is detected at the pulse generation time of the timing signal φA, a violation can be given to provide a reference for achieving block synchronization in the receiving section. In other words, if a pattern B matching the timing pulse φ is detected within a certain time width τ after the rise of the channel data signal R8-A, the violation operation shown in Table 2 is performed. It will be done. Also, the channel A status signal R8-
If the C pattern is detected by -fjt to the timing pulse φ□ within a certain time width τ□ after the fall of A, Table 2
The violation operation shown in is performed. therefore,
Violation operations for status signal transmission are prohibited except at certain times after the status signal rises and falls. Similarly, regarding the transmission of the status signal R8-H of channel B, the same violation operation as in the case of channel A is performed, except that it is made to match the timing signal φ8 shown in FIG. 2(c). Similarly, for channel C, the timing signal φ shown in FIG. 2(d) is used. Of course, the process is the same as channel A except that .
次に、第1図(、)に示す送信部でクラスIV P−R
符号系列のバイオレーション操作が施こされ、88B
20−
一届変換された送信4号5(t)は伝送路を介して受信
4号r(1)として、第1図(b)に示す受信部に受信
される。そこで、受信4号r(1)は受信機24によっ
て同期検波され、符号系列(dm、 lが再生される。Next, in the transmitting section shown in FIG.
Code sequence violation operation was performed and 88B
20- The converted transmission No. 4 5(t) is received via the transmission line as the reception No. 4 r(1) by the receiving section shown in FIG. 1(b). Therefore, the received No. 4 r(1) is synchronously detected by the receiver 24, and the code sequence (dm, l) is reproduced.
もちろん、伝送途中で符号誤りがなければ符号系列(d
m)−(dml )と々る。一方、受信々号検出回路2
5はその受信4号r(1)のレベルを監視し、正規のレ
ベルで受信されているかどうかをモニタする。そして、
バイオレーション操作の与えられた符号系列(dml)
はクラスIV P−R符号則のバイオレーション検出回
路26に加えられ、送信側でバイオレーション操作が行
なわれた符号に対しては符号則バイオレーションが2回
連続して検出され、雑音等による伝送路に帰因する符号
誤りに対しては離散的なバイオレーションとして検出さ
れる。Of course, if there is no code error during transmission, the code sequence (d
m)-(dml)Totoru. On the other hand, the received signal detection circuit 2
5 monitors the level of the receiving number 4 r(1), and monitors whether it is being received at a normal level. and,
Given code sequence of violation operation (dml)
is added to the class IV P-R code rule violation detection circuit 26, and code rule violations are detected twice consecutively for the code in which a violation operation has been performed on the transmitting side, and transmission due to noise etc. Code errors caused by traffic are detected as discrete violations.
また、前記符号系列(ami)は同時にパターン検出回
路27.28および29に入力する。したがって、パタ
ーン検出回路27は表2に示すAパターンに対応する符
号系列(dm)のパターンを検出し、パターン検出回路
28は表2に示すBパターンに対応する符号系列fdm
)のパターンを検出し、パターン検出回路29は表2に
示すCパターンに対応する符号系列(dm)のパターン
を検出する。したがって、まず、前記パターン検出回路
2Tが第4図(e)に示す検出信号Xをブロック同期検
出回路30へ供給すると、この検出信号Xがこのブロッ
ク同期検出回路30に対する受信部のブロック同期の基
準信号として入力する。したがって、このブロック同期
検出回路30は前記パターン検出回路26で検出された
2個連続バイオレーションパルスが入力すると共にこの
検出信号Xが入力すると、第4図(111)〜第4図(
d)に示すタイミングパルスφAllφ8□およびφC
工を出力する。次に、例えばチャネルAのステータス信
号R8−Aの受信動作について説明すると、第1図(、
)に示す送信部において、チャネルAのステータス信号
R8−Aの立上り後の一定時間内にタイミングパルスφ
、に同期してバイオレーションの与えられた表2の符号
系列(dm)のBパターンは伝送路上で符号誤りがなけ
れば受信機26で符号系列(dm)=(dmx)として
再生される。したがって、符号系列(dmlのBパター
ンが再生されると、バイオレーション検出回路26は2
個連続バイオレーションを検出し、パターン検出回路2
8はBパターンを検出する。もし、これらの検出時刻と
第5図(b)に示すタイミングパルスφA1が一致して
いる場合はアンドゲート31で検出きれ、一致検出パル
スをカウンタ37に出力する。したがって、カウンタ3
7はタイマー43によって、ある時間間隔で周期的にリ
セットされるが、リセットされる前にに個の一致検出パ
ルスをカウントすると、カウントパルスをフリップフロ
ップ44に出力する。このため、フリップフロップ44
がセットされる。もし、受信4号r(t)が正しいレベ
ルで受信ケれている場合は受信々号しベル検出回路25
はハイレベルの信号をアンドゲート47〜49に出力す
る。したがって、アンドゲート47はフリップフロップ
44がセットされているため、その出力信号CD−Aは
ローレベルからハイレベルに立上り、チャネルAのステ
ータス信号R8−Aが検出される。一方、第1図(、)
に示す23−
送信部で、チャネルAのステータス信号R8−A ヲロ
ーレベル(ステータス信号R8−Aをオフにする)にし
たとき、このステータス信号R8−Aの立下り後の一定
時間内に、第2図(b)に示すタイミングパルスφ。に
同期して、バイオレーションの与えられた表2の符号系
列(dm)のCパターンが送出され、符号誤りがなけれ
ば第1図(b)に示す受信部でCパターンが再生される
。そして、とのCパターンが再生されると、バイオレー
ション検出回路26で2個連続バイオレーションが検出
されると共に、パターン検出回路29でCパターンが検
出される。Further, the code sequence (ami) is simultaneously input to pattern detection circuits 27, 28 and 29. Therefore, the pattern detection circuit 27 detects the code sequence (dm) pattern corresponding to the A pattern shown in Table 2, and the pattern detection circuit 28 detects the code sequence fdm corresponding to the B pattern shown in Table 2.
), and the pattern detection circuit 29 detects a code sequence (dm) pattern corresponding to the C pattern shown in Table 2. Therefore, first, when the pattern detection circuit 2T supplies the detection signal X shown in FIG. 4(e) to the block synchronization detection circuit 30, this detection signal Input as a signal. Therefore, when the two consecutive violation pulses detected by the pattern detection circuit 26 are input to the block synchronization detection circuit 30 and this detection signal
Timing pulses φAllφ8□ and φC shown in d)
Output the process. Next, for example, the reception operation of the status signal R8-A of channel A will be explained.
), a timing pulse φ is generated within a certain period of time after the rise of the channel A status signal R8-A.
If there is no code error on the transmission path, the B pattern of the code sequence (dm) in Table 2, which is given a violation in synchronization with , is reproduced by the receiver 26 as the code sequence (dm)=(dmx). Therefore, when the code sequence (dml B pattern) is reproduced, the violation detection circuit 26
Pattern detection circuit 2 detects individual consecutive violations.
8 detects the B pattern. If these detection times coincide with the timing pulse φA1 shown in FIG. Therefore, counter 3
7 is periodically reset by a timer 43 at certain time intervals, but if it counts 7 coincidence detection pulses before being reset, it outputs a count pulse to the flip-flop 44. For this reason, the flip-flop 44
is set. If the received signal r(t) is at the correct level and is not received, the received signal is sent to the bell detection circuit 25.
outputs a high level signal to AND gates 47-49. Therefore, since flip-flop 44 of AND gate 47 is set, its output signal CD-A rises from low level to high level, and status signal R8-A of channel A is detected. On the other hand, Figure 1 (,)
When the status signal R8-A of channel A is set to low level (status signal R8-A is turned off) in the transmitting unit shown in 23-, the second Timing pulse φ shown in figure (b). In synchronization with , the C pattern of the code sequence (dm) in Table 2 to which a violation has been given is transmitted, and if there is no code error, the C pattern is reproduced by the receiving section shown in FIG. 1(b). Then, when the C pattern is reproduced, the violation detection circuit 26 detects two consecutive violations, and the pattern detection circuit 29 detects the C pattern.
そして、これらの検出時刻とタイミングパルスφ4、が
一致した場合にはアンドゲート34で検出され、一致検
出パルスをカウンタ40に出力する。If these detection times and the timing pulse φ4 match, it is detected by the AND gate 34, and a match detection pulse is output to the counter 40.
したがって、カウンタ40はタイマー43によって同期
的にリセツ11れるが、ある一定時間内にに0個の一致
検出パルスをカウントすると、カウントパルスが出力さ
れる。したがって、フリップフロップ44はこのカウン
トパルスの入力によってリセットされる。したがって、
アンドゲート4724−
の出力信号CD−Aはハイレベルからローレベルになり
、送信側でのチャネルAのステータス(IR8−Aのオ
フを検知することができる。Therefore, the counter 40 is reset 11 synchronously by the timer 43, and when zero coincidence detection pulses are counted within a certain fixed period of time, a count pulse is output. Therefore, the flip-flop 44 is reset by inputting this count pulse. therefore,
The output signal CD-A of the AND gate 4724- changes from high level to low level, and it is possible to detect the status of channel A (OFF of IR8-A) on the transmitting side.
なお、符号系列(dnn)は第1図(、)の符号系列(
dm4を再生するための復号化回路にも供給されるが、
復号法については公知の方法を用いることができること
はもちろんである。また、ブロック同期については同期
はずれに対する保護が必要となることはもちろんである
。また、以上はチャネルAの場合について説明したが、
チャネルBの場合にはタイミング信号φBl lチャネ
ルCの場合にはタイミング信号φc0に同期して動作す
る以外はチャネルAの場合と同様に動作することはもち
ろんである。Note that the code sequence (dnn) is the code sequence (,) shown in Figure 1 (,).
It is also supplied to the decoding circuit for playing DM4,
Of course, a known method can be used for the decoding method. Furthermore, as for block synchronization, it goes without saying that protection against out-of-synchronization is required. In addition, although the above has been explained for the case of channel A,
Of course, in the case of channel B, it operates in the same manner as in the case of channel A, except that it operates in synchronization with the timing signal φBl and in the case of channel C, the timing signal φc0.
以上詳細に説明したように、この発明に係るステータス
情報伝送方法およびその装置によれば多チャネルのステ
ータス信号を転送するのに、各チャネルのステータス信
号の立上り、および立下りの一定時間だけ、バイオレー
ション操作を行えばよく、バイオレーション操作による
本来のデータ伝送への劣化を極めて少なくすることがで
きるので、データ伝送システムの運用を円滑に行なうこ
とができるなどの効果がある。As explained in detail above, according to the status information transmission method and device according to the present invention, when transmitting multi-channel status signals, only a certain period of time between the rise and fall of the status signal of each channel is transmitted. Since the deterioration of the original data transmission caused by the violation operation can be minimized, the data transmission system can be operated smoothly.
第1図(a)および第1図Φ)はこの発明に係るステー
タス情報伝送方法およびその装置の一実施例を示すブロ
ック図、第2図(、)〜第2図(d)および第3図(a
)〜第3図(c)は第1図(a)に示す送信部の各部の
波形を示す図、第4図(、)〜第4図(g)は第1図(
b)に示す受信部の各部の波形を示す図である。
1・・・・モジュロN加算回路、2・・・・2タイムス
ロツト(2T)遅延回路、3・・・・減算回路、4・・
・・4タイムスロット遅延回路、5・・・・極性反転回
路、6・・・・送信機、7〜9・・・・立上り点でトリ
ガされるモノステープルマルチバイブレータ、10〜1
2・・・・立下り点でトリガされるモノステープルマル
チバイブレータ、13・・・・Aパターン検出器、14
・・・・Bパターン検出器、15・・・・Cパターン検
出器、16〜22・・・・アンド回路、23・・・・オ
ア回路、24・・・・受信機、25・・・・受信信号レ
ベル検出回路、26・・・・2個連続バイオレーション
検出回路、27〜29・・・・パターン検出回路、30
・・・・ブロック同期検出回路、31=36・・・・ア
ンドゲート、37〜42・・・・カウンタ、43・・・
・タイマ、44〜46・・・・7リツプフロツプ回路、
4T〜49・・・・アンドゲート。
特許出願人 日本電気株式会社
代理人 山川政樹(を勃12名)FIG. 1(a) and FIG. 1Φ) are block diagrams showing an embodiment of the status information transmission method and device according to the present invention, FIGS. 2(a) to 2(d), and FIG. (a
) to FIG. 3(c) are diagrams showing the waveforms of each part of the transmitting section shown in FIG. 1(a), and FIG.
It is a figure which shows the waveform of each part of the receiving part shown in b). 1... Modulo N addition circuit, 2... 2 time slot (2T) delay circuit, 3... Subtraction circuit, 4...
... 4 time slot delay circuit, 5 ... polarity reversal circuit, 6 ... transmitter, 7-9 ... monostaple multivibrator triggered at rising point, 10-1
2... Mono staple multivibrator triggered at falling point, 13... A pattern detector, 14
...B pattern detector, 15...C pattern detector, 16-22...AND circuit, 23...OR circuit, 24...receiver, 25... Received signal level detection circuit, 26...2 continuous violation detection circuit, 27-29...pattern detection circuit, 30
...Block synchronization detection circuit, 31=36...And gate, 37-42...Counter, 43...
・Timer, 44-46...7 lip-flop circuit,
4T~49...and gate. Patent applicant: Masaki Yamakawa, agent for NEC Corporation (12 people)
Claims (1)
系列に、意図的にバイオレーションを与えてステータス
情報を伝送するステータス情報伝送方法において、送信
側で、ブロック同期をとるための情報を転送する場合に
は、所定のパターン検出時にのみバイオレーション操作
を行なう条件のもとで、継続的に極性反転制御を行なう
一方、ステータス情報を転送する場合には各チャネルの
ステータス信号の立上シ後および立下り後の一定時間内
のみバイオレーション操作を可能にし、受信側では受信
々号しベルが正規のレベルである条件のもとで、各チャ
ネルに割当てられた時刻に2個連続バイオレーションを
検出し、かつ所定のパターンを検出した時に一致パルス
を発生し、この一致パルスを所定の時間内に予め設定さ
れた数だけ検出したときに、受信側のステータスをオン
またはオフ制御することを特徴とするステータス情報伝
送方法。 (2)クラス■パーシャルレスポンス符号化された符号
系列に、意図的にバイオレーションを与えてステータス
情報を伝送するステータス情報伝送装置において、各チ
ャネルのステータス信号の立上り後および立下り後に一
定時間幅のパルスを発生するモノステープルマルチバイ
ブレータと、クラス■パーシャルレスポンス符号化回路
のモジュロN回路の出力符号゛系列の異なるパターンを
それぞれ独立に検出する複数のパターン検出回路と、前
記モノステープルマルチバイブレータの出力、前記パタ
ーン検出回路の出力および各チャネルのステータス信号
に応じてバイオレーションを与える場合の時刻の制限を
与えるタイミング信号との一致をとる複数のアンド回路
と、この複数のアンド回路の出力の論理和をとるオア回
路と、このオア回路の出力信号によって、クラス■パー
シャルレスポンス符号化された符号の極性を反転制御す
る回路とから構成される送信部と、受信4号のレベルを
監視する受信々号しベル検出回路と、再生されたバイオ
レーション操作を加えられた符号系列から2個連続する
バイオレーションを検出する回路と、前記符号系列の異
なるパターンを検出する複数のパターン検出回路と、2
個連続バイオレーションとブロック同期用に割当てられ
たパターン検出回路の出力信号からブロック同期をとる
回路と、このブロック同期をとる回路から発生される各
チャネルの時間割当てを行うタイミング信号と2個連続
バイオレーションと前記パターン検出回路の出力のタイ
ミング信号との一致をとる複数のアンド回路と、各アン
ド回路の出カッくルスをカワントする複数のカウンタ回
路と、このカウンタ回路に一定周期でリセットパルスを
供給するタイマ回路と、前記カウンタ回路の出力で制御
される複数のフリップフロップ回路と、このフリップフ
ロップ回路の出力と前記受信々号しベル検出回路の出力
との論理積をとる複数のアンド回路とから構成される受
信部とを備えたことを特徴とするステータス情報伝送装
置。[Claims] (Class 11) In a status information transmission method in which status information is transmitted by intentionally giving a violation to a partial response coded code sequence, for synchronizing blocks on the transmitting side. When transmitting information, polarity reversal control is performed continuously under the condition that a violation operation is performed only when a predetermined pattern is detected, while when transmitting status information, the status signal of each channel is Violation operations are enabled only within a certain period of time after rising and falling, and on the receiving side, two signals are sent at the time assigned to each channel under the condition that the received signal and bell are at the normal level. When continuous violations are detected and a predetermined pattern is detected, a match pulse is generated, and when a preset number of match pulses are detected within a predetermined time, the receiving side status is turned on or off. A status information transmission method characterized by: (2) Class ■In a status information transmission device that transmits status information by intentionally giving a violation to a partial response encoded code sequence, the status signal of each channel is A mono-staple multivibrator that generates a pulse with a fixed time width after the rise and fall of a plurality of AND circuits that match the circuit with a timing signal that limits the time when a violation is given according to the output of the monostaple multivibrator, the output of the pattern detection circuit, and the status signal of each channel; A transmitting section consisting of an OR circuit that takes the logical sum of the outputs of the plurality of AND circuits, and a circuit that inverts the polarity of the class ■ partial response encoded code using the output signal of the OR circuit; a signal detection circuit for monitoring the level of code 4, a circuit for detecting two consecutive violations from a reproduced code sequence to which a violation operation has been added, and a circuit for detecting different patterns in the code sequence. a plurality of pattern detection circuits;
A circuit that synchronizes blocks from the output signal of a pattern detection circuit assigned for individual consecutive violations and block synchronization, and a timing signal that allocates time for each channel generated from this circuit that synchronizes blocks. a plurality of AND circuits that match the timing signal of the output of the pattern detection circuit with a timing signal of the output of the pattern detection circuit, a plurality of counter circuits that count the output pulses of each AND circuit, and a reset pulse is supplied to the counter circuit at a constant cycle. a timer circuit, a plurality of flip-flop circuits controlled by the output of the counter circuit, and a plurality of AND circuits that perform a logical product of the output of the flip-flop circuit and the output of the received signal/bell detection circuit. What is claimed is: 1. A status information transmitting device comprising: a receiving section configured as shown in FIG.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP59043880A JPS60189353A (en) | 1984-03-09 | 1984-03-09 | Method and device for transmitting status information |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP59043880A JPS60189353A (en) | 1984-03-09 | 1984-03-09 | Method and device for transmitting status information |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS60189353A true JPS60189353A (en) | 1985-09-26 |
Family
ID=12676014
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP59043880A Pending JPS60189353A (en) | 1984-03-09 | 1984-03-09 | Method and device for transmitting status information |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS60189353A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6386626A (en) * | 1986-09-30 | 1988-04-18 | Nec Corp | Envelope transmission system |
-
1984
- 1984-03-09 JP JP59043880A patent/JPS60189353A/en active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6386626A (en) * | 1986-09-30 | 1988-04-18 | Nec Corp | Envelope transmission system |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5408473A (en) | Method and apparatus for transmission of communication signals over two parallel channels | |
US10511406B1 (en) | Power saving in a twisted wire pair communication network | |
US3950616A (en) | Alignment of bytes in a digital data bit stream | |
EP0015730B1 (en) | A data transmission system, and a method of passing data through a data transmission system | |
US4011511A (en) | Frequency-shift digital data link and digital frequency detection system | |
US20020018492A1 (en) | Transmission method and transmission system as well as communications device | |
US3953673A (en) | Digital data signalling systems and apparatus therefor | |
GB1528329A (en) | Framing in data bit transmission | |
EP0243938B1 (en) | Protection channel monitoring system using a check signal comprising two different n-bit code patterns sequentially arranged at random | |
US4232387A (en) | Data-transmission system using binary split-phase code | |
US4675545A (en) | Wave shaping apparatus for eliminating pulse width distortion | |
JPS60189353A (en) | Method and device for transmitting status information | |
US4876695A (en) | Digital data transmission system having additional bits for auxiliary data | |
US5222102A (en) | Digital phased locked loop apparatus for bipolar transmission systems | |
JPH01292927A (en) | Data transmitting system | |
JP2644304B2 (en) | Data transmission method | |
JP2547776B2 (en) | Multi-frame transmission system | |
JP2676836B2 (en) | Transmission line code error monitoring system | |
JPS63151131A (en) | Time division multiplex transmission system | |
JPS6121638A (en) | Transmitter of reference time pulse | |
JPS59172871A (en) | Channel synchronism circuit applied to multichannel separating device for receiving | |
JPS61283240A (en) | Coding system | |
JPH01265640A (en) | Code rule violation generating method for cmi code | |
JPS63274238A (en) | Optical ppm synchronizing system | |
JPH02292925A (en) | Digital code transmission system |