JPS60187090A - Method of coating gold for thickening ceramic substrate - Google Patents

Method of coating gold for thickening ceramic substrate

Info

Publication number
JPS60187090A
JPS60187090A JP4204084A JP4204084A JPS60187090A JP S60187090 A JPS60187090 A JP S60187090A JP 4204084 A JP4204084 A JP 4204084A JP 4204084 A JP4204084 A JP 4204084A JP S60187090 A JPS60187090 A JP S60187090A
Authority
JP
Japan
Prior art keywords
layer
plating
resist
gold
conductive paste
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4204084A
Other languages
Japanese (ja)
Inventor
修 宮沢
敏彦 太田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP4204084A priority Critical patent/JPS60187090A/en
Publication of JPS60187090A publication Critical patent/JPS60187090A/en
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は小型・電子部品などのIcバツクージ等の七ラ
ミック基板上に金被覆を部分的に厚付けするに好適な方
法に関する。
DETAILED DESCRIPTION OF THE INVENTION [Field of Application of the Invention] The present invention relates to a method suitable for partially depositing a thick gold coating on a hemi-lamic substrate such as an IC board for small-sized electronic parts.

〔発明の背型〕[Back mold of invention]

小M電子部品、と9わけ、半導体を搭載し、集積回路を
形成するセラミック基板に対しては厚みを異にする金被
覆を同一向上に形成させたいという要望が多い。金被覆
の目的はグイボンド、ワイヤボンド、はんだ付は等を与
えるものでおるが、コスト上、それぞtしの特性を轡た
す最小限の異なったAu腺厚を確保することが通例であ
る。一般に金被覆方法には、無′i1f、#めっき、電
気めっき等のめつき法に依存するが、無電解では、1μ
m以上の厚めつきができない。したがって、電気めつき
又は無電解めっきとの併用が行なわれている。七う< 
ツク基板の部分厚付は法に関する従来技術を述べると以
下の通9である。
For small M electronic components and ceramic substrates on which semiconductors are mounted and integrated circuits are formed, there is a strong desire to uniformly form gold coatings of different thicknesses. The purpose of the gold coating is to provide good bonding, wire bonding, soldering, etc., but for cost reasons, it is customary to ensure the minimum different Au gland thicknesses that satisfy the respective characteristics. . In general, the gold coating method depends on the plating method such as electroless plating, # plating, electroplating, etc.
Cannot be made thicker than m. Therefore, it is used in combination with electroplating or electroless plating. Seven <
The following is a conventional technique for partially thickening a substrate.

基本的には、1μm以上の厚付は金を電気めっきで行な
い、1μm以下の金を無電解めっき又は電気めつきによ
り形成する。すなわち、電気Auめつきのみか又は電気
金めつき、無電解金めつき併用に−C行なう。しかし、
と扛らのめつき方式では部分金の厚付けを行なう場合、
導通部を設けるため、導電テープを接着し、さらに不必
要部のAuめつきのマスキングには、絶縁テープを施す
ものであった。このような方法には、以下の問題があっ
た。
Basically, gold with a thickness of 1 μm or more is formed by electroplating, and gold with a thickness of 1 μm or less is formed by electroless plating or electroplating. That is, -C is performed for only electric Au plating or for a combination of electric gold plating and electroless gold plating. but,
When applying thick partial gold using the Tomura plating method,
In order to provide a conductive part, a conductive tape was attached, and an insulating tape was applied to mask the unnecessary parts of the Au plating. This method has the following problems.

(1)接層テープが剥れ、めりき欣の址わシ込みによる
異常析出が多発し、不必要部にもめっされてしまう。
(1) The bonding tape peels off, and abnormal deposits occur frequently due to embedding of the metal paste, and unnecessary parts are also deposited.

(2)量産性悪く、歩留りが落ちる。(2) Mass production is poor and yields are low.

(5) 高精細のバタンを有するセラ好ツク基板には、
適用し難い。
(5) Ceramic substrates with high-definition buttons have
Difficult to apply.

(4) プロセス中熱電解金めつき工程を入れると最終
的にめっきの変色が発生する。
(4) If a thermal electrolytic gold plating step is included in the process, discoloration of the plating will eventually occur.

また、プロ七スそのものおよび各工程に適用しためつき
液においても以下の問題が生じた。
In addition, the following problems arose with the Pro-7 itself and the tamping liquid used in each process.

(5)Wメタライズ上の無電解Niめつきで、異常析出
や析出むらが発生した。
(5) Abnormal precipitation and uneven precipitation occurred during electroless Ni plating on W metallization.

(6)めっき層間の密着が悪く、フクレや剥離を生じた
(6) Adhesion between the plating layers was poor, causing blistering and peeling.

(7)上記プロ七スでは、グイボンド、ワイヤボンド、
はんだぬれ性等の特性を十分溝たし得るものではなかっ
た。
(7) In the above Pro-7, Guibond, Wirebond,
The properties such as solder wettability could not be fully satisfied.

〔発明の目的〕[Purpose of the invention]

本発明の目的は上記した従来技術の欠点をなくシ、量産
性良い、かつ歩留りが高いしかも高精細パターンを有す
るセラばツク基板への部分厚付は金被覆方法を提供する
にある。
SUMMARY OF THE INVENTION An object of the present invention is to provide a gold coating method for partially thickening a ceramic substrate having a high-definition pattern, which eliminates the above-mentioned drawbacks of the prior art, has good mass productivity, and has a high yield.

〔発明の概要〕[Summary of the invention]

本発明はせうばツク基板の素地タングステン又はモリブ
デン上に無電解ニックルめっきによるニラクル層を形成
した後、′電気金めっきにより、1〜5μmの厚付は金
と0.05〜0.3μmの贋金を同一面内に形成するも
のである。その場合、電気めつきであるので、外部から
導通を取るためのs電性ペーストを印刷にて形成するこ
と。また、厚金と贋金を交互に行なうので、一方の部分
をマスキングするため、レジストを印刷で形成し、′電
気めっき後、除去するものである。すなわち、本発明の
特徴とするところは、素地タングステン又はモリブデン
上に、ニッケル第一層を形成する無電解ニッケルめっき
第一工程;該第一層上に選択的にNi第二層、厚付は金
弟三層を電気めりきにて形成するために必要な外部リー
ドおよびその上もしくは不必要部を絶縁体で覆う4’[
性ペースト/レジスト塗布第二工程;該第一層上の必要
部のみをNi第二層で形成する電気Niめっき第三工程
:該第二層Ni上に1〜5μmの厚付は全第三ノーをI
ILwuめっきで形成する1気Auめつき第四工程:該
導電性ペースト、レジストを除去する導電性ペースト/
レジスト剥離第五工程;該第一層上に選択的に贋金第二
層を電気めっきにて形成するに必要な外部リードおよび
そのもしくけ不必要部を絶縁体で覆う4電性ペースト/
レジスト塗布第六工程;該第一層上の必要部のみを0.
05〜0.3μmの贋金第二層で形成する電気Auめつ
き第七工程;該2411.性ペースト、レジストを除去
する導電性ペースト、レジストを除去する44性ペース
ト/レジスト剥離第八工程;該めっき金属層を不活性気
体中で加熱処理する熱処理第九工程を含んでなるもので
ある。
In the present invention, after forming a nickle layer by electroless nickle plating on the base tungsten or molybdenum of a silver substrate, a layer of 1 to 5 μm in thickness is formed by electroplating with gold and a counterfeit layer of 0.05 to 0.3 μm. are formed in the same plane. In that case, since electroplating is used, an s-conductive paste for establishing electrical conductivity from the outside must be printed. Further, since thick gold and counterfeit metal are applied alternately, a resist is formed by printing to mask one part, and is removed after electroplating. That is, the features of the present invention are: a first electroless nickel plating step in which a first layer of nickel is formed on the base tungsten or molybdenum; a second layer of nickel is selectively formed on the first layer; 4'[4'[
2nd step of applying paste/resist; 3rd step of electrolytic Ni plating to form only the necessary parts on the first layer with the 2nd Ni layer: 1 to 5 μm thick coating on the 2nd layer of Ni is the entire 3rd step. I say no
Fourth step of 1-atm Au plating formed by ILwu plating: the conductive paste, the conductive paste for removing the resist/
Resist stripping fifth step; 4-conductor paste/4-conductor paste to cover the external leads and unnecessary parts thereof with an insulator to selectively form a counterfeit second layer on the first layer by electroplating;
Sixth step of resist coating; coat only the necessary areas on the first layer with 0.
2411. Electric Au plating seventh step of forming a second layer of counterfeit gold of 05 to 0.3 μm; conductive paste for removing a conductive paste, a conductive paste for removing a resist, an eighth step for removing a conductive paste/resist for removing a resist; and a ninth heat treatment step for heat-treating the plated metal layer in an inert gas.

上記において、無′亀解Niめりき第一工程は七ラミッ
ク基板のタングステン又はモリブデン上のアルカリ処理
によシ、除去し、さらにトリエチレンテトラミンを錯化
剤としたパラジウム活性化液によシ、パラジウム金属を
付層させ、ついで、無[解NIめっきによシ、Nl第一
層を形成させる工程である。このうち、パラジウム活性
化は極めて、重要な機能をもつもので、性能が劣ると、
無電解NIめりきの析出異常(析出むら、パターン外析
出等)を発生する。本発明のPd活性化液は析出異常を
防止しうる高性能なものである。4電性ペースト/レジ
スト塗布第二工程は、銀又は銅フーCラーを含む導電性
ペーストとポリエステル系樹脂を含むレジストをそれぞ
扛印刷にて塗布し、60〜100°0の温度で加温し、
乾燥させるものである。導電性ペーストは電気めつきの
導通用にするもので、塗布後めっき析出が生じないよう
、その上をレジストで覆う必要がある。また、次の第三
、四工程で電気めっきしない部分を全面、レジストで覆
う必要がある。次に、電気Niめつき第三工程に入る。
In the above, the first step of non-oxidizing Ni plating is to remove the tungsten or molybdenum of the heptadramic substrate by alkali treatment, and then to remove the tungsten or molybdenum using a palladium activation solution using triethylenetetramine as a complexing agent. This is a step in which palladium metal is deposited and then a first layer of Nl is formed by non-reactive NI plating. Among these, palladium activation has an extremely important function, and if its performance is inferior,
Deposition abnormalities (uneven deposition, deposition outside the pattern, etc.) occur in electroless NI plating. The Pd activation solution of the present invention has high performance and can prevent abnormal precipitation. 4. In the second step of applying conductive paste/resist, a conductive paste containing silver or copper foil and a resist containing polyester resin are respectively applied by printing and heated at a temperature of 60 to 100°0. death,
It is for drying. The conductive paste is used for conduction during electroplating, and it is necessary to cover it with a resist to prevent plating precipitation from occurring after application. In addition, it is necessary to cover the entire surface of the area that will not be electroplated in the next third and fourth steps with resist. Next, the third step of electric Ni plating is started.

この工程は後の第四工程で発生するめつきのシミを防止
するとともに、無電解Ni −電気Au間の密着向上を
目的とするものである。特に素地のタングステン、モリ
ブデンメタライズは平担度が悪く、シかも無″wL解N
iめつき膜にはピンホールがおるので、めっき液が浸入
し、シミ発生の原因となシやすい。電気Niめりきを3
〜10μm@度厚付けして、ピンホールを消失させてし
まうものである。続いて、厚付は電気Auめつき第四工
程では、めっき液はシアン化金塩を主成分とし、微量の
タリウム塩を添加してなるものが適する。析出Au膜の
結晶は微細化しており、ボンディング性等が良好である
。厚金めつきは、ダイボンド、ワイヤボンド、フリット
シール等の特性を満たし得るためのもので、Au膜厚を
1〜5μm程度を設けることが適当である。
This step aims to prevent plating stains that will occur in the subsequent fourth step and to improve the adhesion between electroless Ni and electrical Au. In particular, the flatness of tungsten and molybdenum metallization is poor, and there may be no problem.
Since there are pinholes in the plating film, it is easy for the plating solution to penetrate and cause stains. Electric Ni Meriki 3
By adding a thickness of ~10 μm, pinholes disappear. Subsequently, in the fourth step of thick electrical Au plating, a plating solution containing cyanide gold salt as a main component and adding a small amount of thallium salt is suitable. The crystals of the precipitated Au film are fine and the bonding properties are good. The thick gold plating is to satisfy the characteristics of die bonding, wire bonding, frit sealing, etc., and it is appropriate to provide the Au film thickness of about 1 to 5 μm.

次ニ、4w、性ペースト/レジスト剥離第五工程では、
剥am剤にトリクレンを使用する。上記形成した基板を
トリクロロエチレン中に浸漬し、かつ超音波照射する。
Next, 4w, in the fifth step of removing the paste/resist,
Use Triclean as a peeling agent. The substrate formed above is immersed in trichlorethylene and irradiated with ultrasonic waves.

特にトリクロロエチレンは加温することが剥離性に有効
で、煮沸状態が望ましい。
In particular, heating trichlorethylene is effective in improving its peelability, and boiling is preferable.

以上の工程によシ、厚付は金腺層を形成した。Through the above steps, a gold gland layer was formed.

一方、贋金膜層の形成プロ七スは第六工程以降となる。On the other hand, the process of forming the fake gold film layer is performed after the sixth step.

導′亀性ペースト/レジスト塗布第六工程で贋金膜を形
成する電気Auめつきに必要な外部リードを411L性
ベースで塗布し、その上に、絶縁体であるレジストを塗
布する。この場合、塗布する部分は、厚付は金膜上に主
に形成さrしる。導電性ペースト、レジストの塗布方法
、条件は第二工程と同じである。次に、薄付は電気Au
めつき第七工程に入る。めっき液は第四程と全く同じで
ある。Au膜厚は0.05〜0.5μm程度とし、はん
だ付は等の特性を確保するだめのものである。これ以上
Auが厚くなるとはんだとの合金層が浮くなシ、密層が
悪くなる。ついで、4電性ペースト/レジスト剥離第八
工程で、導電性ペースト、レジストを剥離する。方法は
第五工程と同じである。以上によって、部分的金の厚付
けが形成された。最終の第九工程で、熱処理を行なう。
Conductive paste/resist coating In the sixth step, external leads necessary for electrical Au plating to form a fake gold film are coated with a 411L base, and a resist, which is an insulator, is coated thereon. In this case, the thickness of the coated portion is mainly formed on the gold film. The method and conditions for applying the conductive paste and resist are the same as in the second step. Next, the thin layer is electrical Au.
Entering the seventh stage of matsuki. The plating solution is exactly the same as in the fourth step. The Au film thickness is approximately 0.05 to 0.5 μm, and soldering is performed to ensure the following characteristics. If Au becomes thicker than this, the alloy layer with the solder will not float and the dense layer will deteriorate. Then, in the eighth step of stripping off the conductive paste/resist, the conductive paste and resist are stripped off. The method is the same as the fifth step. As a result of the above, partial gold thickening was formed. In the final ninth step, heat treatment is performed.

この工程はめつきj−間の拡散により密着を向上させる
ものでるる。また贋金膜上のはんたぬれを良好に維持さ
せるものである。
This process improves adhesion by diffusion between the plating parts. It also maintains good solder wetness on the counterfeit gold film.

〔発明の実施例〕[Embodiments of the invention]

以下、実施例に従って、説明する。 Hereinafter, explanation will be given according to examples.

本発明の実施例 第1図に示されるバタン形状のセラミック基板を用いた
。内側円形パッドは贋金のみで、外側角型バットは厚付
は金を形成する必要がある。
EXAMPLE OF THE INVENTION A slam-shaped ceramic substrate shown in FIG. 1 was used. The inner circular pad must be made of counterfeit gold only, and the outer square bat must be made of thick gold.

円形バットと角型パッドはそtしそれ内層を通して、導
通しているが、円形バット1つから全面の角型バットに
は通じていない。したがって、円形バット部全面を導電
性ペーストで覆い、その部分から電気めっきの通電を行
なうことKなる。以下、下記の第一工程から第九工程を
用いセラミック基板への部分厚付は金被覆を実施した。
The circular bats and the square pads are electrically connected through their inner layers, but there is no communication from one circular bat to the entire square bat. Therefore, it is necessary to cover the entire surface of the circular butt part with a conductive paste and conduct the electroplating from that part. Hereinafter, gold coating was carried out for partially thickening the ceramic substrate using the following steps 1 to 9.

なお、断面図を第2図は、a・・・セラミック基板、6
〜J・・・第1〜第9工程をそれぞれ示したものである
In addition, the cross-sectional view in FIG. 2 shows a...ceramic substrate, 6
~J...The first to ninth steps are shown, respectively.

(1)無電解ニラクルめっき第一工程 まず、七ラミック基板をアルカリ脱脂液に浸漬し、タン
グステンメタライズを脱脂した。
(1) First step of electroless Niracle plating First, the hexalamic substrate was immersed in an alkaline degreasing solution to degrease the tungsten metallization.

fa) 脱脂液組成および条件 NtLOH:100yL、液温:60〜90℃浸漬時間
:10〜20分 ついで、水洗後、パラジウム活性化液に浸′漬した。
fa) Degreasing solution composition and conditions NtLOH: 100yL, solution temperature: 60-90°C Immersion time: 10-20 minutes Then, after washing with water, it was immersed in a palladium activation solution.

(8)パラジウム活性化液組成および条件Niめつきま
で形成した後、水洗し、ドライヤで乾燥させた。
(8) Composition and Conditions of Palladium Activation Solution After forming Ni plating, it was washed with water and dried with a dryer.

(2)導電性ペースト/レジスト塗布第二工程印刷用マ
スク(テトロン製200メツシー)を用い、A4ペース
トを印刷し、乾燥させた。
(2) Conductive Paste/Resist Application Second Step Using a printing mask (Tetron 200 Metshi), A4 paste was printed and dried.

ついで、同上マスクを用い、印刷、乾燥させた。Then, using the same mask as above, it was printed and dried.

(3)″tIL気1’Jiめっき第三工程ついで、上記
サンプルをアルカリ脱脂、塩酸処理、電気Niめっきし
た。
(3) Third step of "tIL 1'Ji plating" Subsequently, the above sample was subjected to alkaline degreasing, hydrochloric acid treatment, and electroplating with Ni.

′1気Niめつき液組成、条件 (4)厚付は電気Auめつき第四工程 ついで、水洗し、厚付は電気Auめつきを行った。'1Ni plating liquid composition and conditions (4) Thick plating is the fourth step of electric Au plating Then, it was washed with water and plated with electric Au plating.

めっき後、水洗し、ドライヤーで乾燥させた0 (5)導電性ペースト/レジスト剥離第五工程上記サン
プルをトリクレジ中に浸漬し、超音波照射した。
After plating, the sample was washed with water and dried with a dryer. (5) Conductive paste/resist peeling Fifth step The above sample was immersed in Tri-Crezi and irradiated with ultrasonic waves.

以上により、厚付は金めつきを形成した。Through the above process, gold plating was formed.

(6)導電性ペース/レジスト第六工程用いた導電性ペ
ースト、レジスト及び印刷法1.乾燥条件は第二工程と
同じである。
(6) Conductive paste/resist Sixth step Conductive paste, resist and printing method using 1. Drying conditions are the same as in the second step.

(7)薄付け・電気Auめつき第七工程めっき液、条件
は第四工程と同じである。
(7) Thin/electric Au plating Seventh step The plating solution and conditions are the same as the fourth step.

ただし、めっき時間0.5分とし、膜厚0.1μmとし
た。水洗し、乾燥させた。
However, the plating time was 0.5 minutes and the film thickness was 0.1 μm. Washed with water and dried.

181 4%性ペースト/レジスト剥離第八工程第五工
程と全く同じ方法で、行った。
181 4% paste/resist stripping Eighth step This was carried out in exactly the same manner as the fifth step.

以上により、セラミック基板上に厚付は金贋金の展層を
形成させた。
Through the above process, a thick layer of gold-counterfeit metal was formed on the ceramic substrate.

(9)熱処理第九工程 上記、サンプルを鼠素中で、460’0110分の条件
で、熱処理させた。
(9) Heat Treatment Ninth Step The above sample was heat treated in methane for 460'0110 minutes.

〔発明の効果〕〔Effect of the invention〕

以上のように、本発明によれば、従来技術では不可能で
あった。Mi@なパターンを有すセラミック基板に適用
でき、かつ、量産性良い、歩留り^いプロセスを与えた
。また、膜買もボンデ・tング性、はんだぬn性等の特
性を十分溝たしうるものであった。
As described above, according to the present invention, this was not possible with the prior art. We have created a process that can be applied to ceramic substrates with Mi@ patterns, has good mass productivity, and has a high yield. In addition, the film quality was also sufficient to improve bonding properties, soldering properties, and other properties.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は、セラミック基板のメタライズバタンを示す形
状図、第2図は本発明のセラミック基板への部分厚付は
金被覆工程を示す説明図である。 1−1・・タングステンメタライズ角形バッド1−2・
・・タングステンメタライズ円形バッド2−1・・・臂
メタライズ 2−2・・・無・IIL解Ni層 2−3・・・導電性ペースト 2−4・・・レジスト 2−5・・・電気Ni層 2−6・・・厚付は金層1 2−7・・・導電性ペースト 2−8・・・レジスト 2−9・・・博打は金層。 第1図
FIG. 1 is a diagram showing the shape of a metallized button on a ceramic substrate, and FIG. 2 is an explanatory diagram showing a gold coating process for partially thickening the ceramic substrate of the present invention. 1-1...Tungsten metallized square pad 1-2...
...Tungsten metallized circular pad 2-1...Arm metallization 2-2...None/IIL solution Ni layer 2-3...Conductive paste 2-4...Resist 2-5...Electrical Ni Layer 2-6... Thickness is gold layer 1 2-7... Conductive paste 2-8... Resist 2-9... Gambling is gold layer. Figure 1

Claims (1)

【特許請求の範囲】[Claims] 1、 七ラミック基板への部分厚付は金被覆方法におい
て、素地タングステン又はモリブデン上に、ニラクル第
一層を形成する無電解ニラクルめっき第一工程;該第1
層上に選択的にニラクル第二層、厚付は金弟三層を電気
めつきにて形成するに必要な外部リードおよび少なくと
もその上を絶縁体で憶う24電性ペースト/レジスト塗
布第二工程;該第一層上の必要部のみをニラクル第二層
で形成する電気NIめっき第三工程;該第二層ニラクル
上に1〜5μmの厚付は金弟三層を電気金めつきで形成
する電気金めつき第四工程;該4電性ペースト、レジス
トを除去する4蒐性ペースト/レジスト剥離第五工程;
該第一層上に選択的に薄金第二層を′1気めっきにて形
成するに必要な外部リードおよび少なくともその上を絶
縁体で覆う導電性ペースト/レジスト塗布第六工程;該
第一層上の必要部のみを0.05〜0.5μ!nO薄金
第2贋金第2する電気金めつき第七工程;該導電性ペー
スト、レジストを除去する導電性ペースト/レジスト剥
離第八工程;該めっき金属層を不活性気体中で加熱処理
する熱処理第九工程を含んでなることを特数とするセラ
ミック基板への部分厚付は金被覆方法。
1. In the gold coating method, partial thickness deposition on a lamic substrate is the first step of electroless niracle plating, which forms a first layer of niracle on the base tungsten or molybdenum;
Selectively form the second layer of Niracle on the layer and the third layer of Kintetsu by electroplating, and apply 24 conductive paste/resist at least on top of the necessary external leads and at least the top with an insulator. Process: Electrolytic NI plating to form only the necessary parts on the first layer with the second layer of Niracle.Third step: Three layers of 1 to 5 μm thick are formed on the second layer of Niracle by electrolytic gold plating. A fourth step of electrolytic gold plating to form; a fifth step of stripping the 4-electroconductive paste/resist to remove the 4-electroconductive paste and resist;
A sixth step of applying a conductive paste/resist to cover external leads and at least the top thereof with an insulator necessary for selectively forming a second thin gold layer on the first layer by plating; 0.05-0.5μ only on the necessary parts on the layer! 7th step of electrolytic gold plating to remove nO thin gold 2nd counterfeit; 8th step of conductive paste/resist peeling to remove the conductive paste and resist; heat treatment to heat the plated metal layer in an inert gas The partial thickness coating on the ceramic substrate is a gold coating method, which is characterized by including the ninth step.
JP4204084A 1984-03-07 1984-03-07 Method of coating gold for thickening ceramic substrate Pending JPS60187090A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4204084A JPS60187090A (en) 1984-03-07 1984-03-07 Method of coating gold for thickening ceramic substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4204084A JPS60187090A (en) 1984-03-07 1984-03-07 Method of coating gold for thickening ceramic substrate

Publications (1)

Publication Number Publication Date
JPS60187090A true JPS60187090A (en) 1985-09-24

Family

ID=12625023

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4204084A Pending JPS60187090A (en) 1984-03-07 1984-03-07 Method of coating gold for thickening ceramic substrate

Country Status (1)

Country Link
JP (1) JPS60187090A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1998007302A1 (en) * 1996-08-09 1998-02-19 Matsushita Electric Works, Ltd. Method for plating independent conductor circuit

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1998007302A1 (en) * 1996-08-09 1998-02-19 Matsushita Electric Works, Ltd. Method for plating independent conductor circuit
GB2321908A (en) * 1996-08-09 1998-08-12 Matsushita Electric Works Ltd Method for plating independent conductor circuit
GB2321908B (en) * 1996-08-09 2000-08-30 Matsushita Electric Works Ltd Process of plating on isolated conductor circuit

Similar Documents

Publication Publication Date Title
TW200522219A (en) Printed wiring board, its preparation and circuit device
US3622385A (en) Method of providing flip-chip devices with solderable connections
KR20110038457A (en) A metal layer structure comprising electroless ni plating layer and a fabricating method the same
JPH10287994A (en) Plating structure of bonding part
JP2002167676A (en) Electroless gold plating method
JPH01303789A (en) Formation of partial thickening gold film of ceramic wiring substrate
JP4391671B2 (en) Electronic component mounting substrate and manufacturing method thereof
JPS6056073A (en) Method for coating ceramic substrate with partially thick gold film
JP3349166B2 (en) Circuit board
JPS60187090A (en) Method of coating gold for thickening ceramic substrate
JP3276765B2 (en) Method of forming electrode terminals of chip fixed resistor
JP2000012605A (en) Method for producing electrode part of semiconductor chip
JPH04144190A (en) Circuit board and manufacture thereof
EP0219122B1 (en) Metallized ceramic substrate and method of manufacturing the same
JP3066201B2 (en) Circuit board and method of manufacturing the same
US6376054B1 (en) Surface metallization structure for multiple chip test and burn-in
JPH02276249A (en) Manufacture of semiconductor circuit bump
JPS6182493A (en) Manufacture of ceramic circuit board
JPH05148658A (en) Electroless tin plating method
JP2555917B2 (en) Film carrier for semiconductor device
JPH05243699A (en) Substrate for module and its manufacture
JP3801334B2 (en) Semiconductor device mounting substrate and manufacturing method thereof
JPS5892293A (en) Circuit board and method of producing same
JPH0951054A (en) Board for electronic component and its manufacture
JPS63168043A (en) Lead frame