JPS60185189A - ペ−スメ−カ− - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明はテンポ設定をデジタル数値で行う、精度の良い
に一スメーカーを実現するものである。

ペースメーカーは人間の繰返し動作の繰返し周期を律す
ることによシ、体力の余計な消耗を防ぐと同時に、計画
の達成度をきちんと守らせることを目的とした装置であ
る。例えば陸上競技の長距離競走において、選手は自分
自身の体力と走行距離とから競走に勝つために最も適し
た体力消耗計画をレース前に立案し、この計画をレース
中に実行する必要がある。したがって平素の練習によっ
て体力の増強を行うことは勿論であるが、自分自身の体
力消耗度と走行速度との関係を十分に知っておくことと
、計画した通りの走行速度で最後まで走り通すことを練
習しなくてはならない。ペースメーカーはこのような練
習を行う際走行速度の基準として使用される。すなわち
被−スメーカーは選手の走る歩調を律する正確な繰返し
信号を音又は光にて発し、選手はこの知覚的信号のリズ
ムに自らの歩調を合せて走る。良く訓練された長距離走
者の歩幅は一定であるから、歩調を定めることは走行速
度を定めることに等価である。

すなわち１分間に走った歩数を数えてその歩数を速度に
代用させる。この単位となる時間が１時間では速度測定
の所要時間が大きすぎるし、１秒間では測定精度が悪く
なる。１分間程度なら選手が歩調を乱さないで走れる時
間であるし、歩数も１００歩以上となり十分な精度を期
待できる。一般に陸上長距離競走の関係者が選手の走行
速度を考える時毎分の歩数でその大小比較を行うのは上
記の理由によるものである。したがってその速度基準と
なるペースメーカーの歩調設定は、１分間の信号発生回
数で行うのが最も適している。これは単に陸上競技の長
距離競走の場合に限られない。

水泳の競泳種目におけるストロークやボート競技のオー
ルストロークについても、そのピッチを１分間の繰返し
回数で表現し、それによって体力消耗速度を推定したシ
レースの展開を予測したシすることが広く行われている
。それ等の選手は平素からペースメーカーにより一定ピ
ッチを維持する練習をしたシ、あるピッチで極力長時間
のレースに耐えるように体力をつける練習をする。

以上に述べたように体育関係で特に持久力を競うような
競技種目でに一スメーカーは大変便利な道具である。ま
た音楽関係において、音楽テンポを律するため、メトロ
ノームが使用されているがこれは最も一般的なに一スメ
ーカーである。産業の分野においても作業能率を上げる
ためには一定のたゆまざる作業が重要であるから非人道
的にならない範囲で作業速度を律するための被−スメー
カーの使用を考えることができる。

以上にに一スメーカーの有用性について述べると同時に
、Ｋ−スメーカーのテンポ設定が１分間の繰返し動作回
数で行われることの妥当性について述べた。本発明の目
的はテンポ設定を、１分間の繰返し動作回数でデノタル
数値設定することのできるに一スメーカーを安価にかつ
小型に作ること実現させることでおる。

従来ペースメーカーのテンポ設定では３通りの方法が行
われていた。第一の方法はテンポを連続的に変化させる
ダイヤルを有し、該ダイヤルの位置を使用者が自分自身
の感覚に合せて決定する方式のものである。この方法は
ダイヤルの周囲に簡単な目盛りを付す程度の定量化をし
うるのであるがテンポ設定がアナログ的であるため精度
を上げられない欠点がある。また精度を上げようとする
と大きなダイヤルと目盛板を必要とし装置が大きくなる
。この方式を用いた電気式被−スメーカーのテンポ設定
原理はＣＲ発振器やＬＣ発振器の時定数を変える方式で
あるので抵抗、コンデンサ、インダクタンス等の温度変
化、経時変化等の誤差要因も多い。従来量も一般的な啄
−スメーカーとして使用されているメトロノームも又こ
の範喘に属するものであるか、これは機械振子の固有振
動数を、重錘を目盛シにそって移動する方法で変化させ
るものでテンポ設定の精度は１％程度が限界である。

テン目？設定の第二の方法は、外部から与えられるテン
ポ信号の周期を計測し、記憶し、更に再生する方法であ
る。この方法では計測した周期をそのま首表示したり、
毎分の動作回数に換算して表示する表示手段を具備する
ことにより、一層完成度の高いものとすることが可能で
ある。一般に周期の測定手段の主流はデジタルカウンタ
ーであるのが普通であり、そのため前記表示手段も発光
ダイオードや液晶表示装置等によるデジタル表示である
ことが多い。

テンポ設定の第三の方法は１分間の繰返し動作回数をデ
ジタル表示で設定する方法で普通、電子装置によって実
現される。設定数値の入力方法としては、サムロータリ
ースイッチ（デジタルスイッチ）による入力方法、電子
卓上計算器で代表されるような、テンキースイッチと表
示装置−とによる入力方法、電子腕時計で代表されるよ
うな、スイッチの操作回数又は操作時間の長短で各桁ご
とに数値設定を行い、同時に表示装置にその設定数値を
表示する入力方法等がある。しかしいずれの場合も入力
された数値は１分間の信号発生回数を意味する周波数情
報であるから、該周波数情報に基づいて周期情報を算定
する必要がある。つまりある一定の周波数を有する基準
信号源から、任意の周波数の信号を得る場合、該周波数
の周期が基準信号周期の何倍であるかを算出し、この結
果の数値を分周比とする分周器によって基準信号を分周
する必要があるからで、これが最も精度良く必要な周波
数信号を実現する方法である。基準信号源を水晶振動子
を用いた発振回路とし、該発振回路の発振周波数を十分
に大きくすることで、ペースメーカーの精度を０．０１
４以上にすることは極めて容易である。しかしこの方法
では数値設定された周波数情報を周期情報に変換するた
めデジタル数値を行う必要があり、その計算手段をぜ−
スメーカー内部に具備しなければならない。電子卓上計
算器のように本来デジタル数値を行うことを目的とした
装置に、被−スメーカー機能を付加する場合においては
、何ら問題を生じないのであるが、単機能硬−スメーカ
ーや、電子腕時計の付加機能としてのに一スメーカーの
場合、デジタル計算機をに一スメーカー機能実現の唯一
目的のために装置に内蔵することは、コスト・ぐ−フオ
ーマンス上適当でない。本発明は第三のテン？設定方法
の最大の利点である高精度の特徴を生かしながら、デノ
タル計算器を使用することなく、任意の周波数信号を合
成することを可能にするものである。

以上にテンポ設定の三つの方法について述べたが、それ
ぞれの方法は、それぞれの利点欠点を有しておシ、それ
ぞれ目的に合った使われ方をされる。第−及び第二のテ
ン？設定方法によるペースメーカ、−はそれぞれの詳し
い技術解説を別途得られるものとし、ここでは第三のテ
ン？設定方法による被−スメーカーについて詳細な説明
を行うことにする。

第１図、第２図及び第４図は１分間の信号発生回数をデ
ジタル数値で設定する第三のテン？設定方式のペースメ
ーカーの構成を示すブロック図であり、第１図はデジタ
ル数値で入力された周波数情報を、デノタル計算器で計
算処理し、周期情報に変換する従来方式を図解し、第２
図及び第４図はデノタル計算器を使用しないで任意の周
波数信号を作り出す本発明の方式を図解する。第１図に
おいて入力装置１はテンキースイッチやサムロータリー
スイッチのようなデジタル数値の入力手段でアシ、これ
により設定された数値はレジスタＡ２に記憶される。レ
ジスタＡ２の内容は表示装置３に数字表示され、設定数
値の確認ができるようになっている。入力装置１がサム
ロータリースイッチである時は該スイッチはレジスタＡ
２と表示装置３を兼用するととができる。レジスタＡ２
の内容は計算装置４に導びかれ、逆数が計算され、計算
結果の逆数はレジスタＢ５に記憶される。発振器６は水
晶発振器やＣＲ発振器で実現されるものであり、基準周
波数信号を発生する。この基準周波数信号は分周器７に
より適当に分周され、ペースメーカーのテンポを一決定
する単位である基準周期となる。該基準周期の信号はカ
ウンタ８に導びかれ計数される。その計数結果は比較回
路９によってレジスタＢ５の内容数値と比較される。比
較回路９は両者の内容数値の一致を検出すると、発音装
置１０に対して報知音を出すことを命すると共に、カウ
ンタ８をり゛セットし再びＯからの計数を行わしめる。

このようにしてカウンタ８の計数結果がレジスタＢ５の
内容数値と一致する都度発音装置１０が報知音を発し、
一定の周期の被−ス信号音が作られる。すでに前記した
ように、発音装置１０は発光装置又は他の知覚的信号発
生手段に置換えることが可能である。また計算装置４で
実行される計算は次のようであり、小数点以下は切捨て
又は４捨５人される。

ここで〔レジスタＡ〕及び〔レジスタＢ〕はそれぞれレ
ジスタＡ２及びレジスタＢ５の内容数値ヲ示し、ｆは発
振器６の発振周波数であり単位はＨｚ、Ｋは分周期７の
分周比を示す整数である。

以上に述べた方法でに一スメーカーを実現する場合、上
式におけるｆ／Ｋを大きく取ることでいくらでも精度が
上げられると共に、被−ス信号の周期は完全に一定にす
ることが可能である。しかし計算装置を消費電力の少な
いスタティック論理素子で構成する場合、装置が大型化
してしまう欠点がある。今日このような装置は集積回路
によって実現されるのであるが、その形状（チップサイ
ズ）が大型化することは急速にコスト上昇をもたらすこ
とが一般に良く知られている。第２図はその欠点を除く
ため、計算装置を使用しないで、デジタル数値で周波数
指定することの可能で、かつ動作周期の変更が容易なＲ
−スメーカーの構成を示している。

入力装置１１はテンキースイッチやサムロータリースイ
ッチのようなデジタル数値の入力手段であり、これによ
り設定された数値Ｍはレジスタ１２に記憶されると共に
、表示装置１３に数字表示される。入力装置１工がサム
ロータリースイッチである場合はレジスタ１２と表示装
置１３を兼用することができる。捷だレジスタ１２はカ
ウンタ構造を有する場合があり、入力装置１１で発生す
る・ぐルス信号を計数し数値情報として数値Ｍを記憶す
る。この時入力装置１１は単純な構造のスイッチと若干
の回路のみでよく、該スイッチの開閉回数や該スイッチ
の操作時間に比例した数の・ぞルス信号を発生するので
あるが、この操作をしながら設定された数値を目視確認
できるようにした数字表示装置が具備せられると更に便
利である。一方発振器１５は水晶発振器やＣＲ発振器で
実現されるものであり、基準周波数信号を発生する。該
基準周波数信号は分周器Ａ１６により分周され、毎分Ｎ
個の等間隔なパルス信号１６ａに変換される。

該／４’ルス信号１６ａはカウンタ１８のリセット端子
に導ひかれ、該カウンタ１８の内容数値をＯにする。ま
た分周器Ａ　１．６の中間段より取り出される信号１６
ｂはＡＮＤケゝ−ト１７を介しカウンタ１８のカウント
入力端子に導びかれている。カウンタ１８は信号１６ｂ
と比較回路１４の出力信号１４ａの論理積である入力ク
ロックすなわちパルス列信号１７ａを計数する。比較回
路１４は前記レジスタ１２の内容数値Ｍとカウンタ１８
の内容数値の一致を検出し、一致信号１４ａを出力して
ＡＮＤケ゛−ト１７を制御する。今信号１６ａが出力さ
れカウンタ１８がリセットされた時、カウンタ１８の内
容数値（すなわち数値Ｏ）とレジスタ１２の内容数値Ｍ
は一致していないから比較回路１４の出力信号１４ａは
論理値１１〃をとる。これによりＡＮＤデートエフは開
きカウンタ１８は信号１６ｂを計数する。やがてカウン
タ１８の計数値がレジスタ１２の内容数値Ｍと等しくな
ったことを比較回路１４が検出し信号１４ａは論理値１
０“をとる。したがってＡＮＤゲート１７が閉ざされ、
信号１６ｂを入力クロックとする・ぐルス列信号１７ａ
はカウンタ１８に供給されずカウンタ１８は計数を停止
する。やがて信号１６ａが再び出力されるとカウンタ１
８は再度同じ動作を繰返す。

すなわちＡＮＤゲート１７は一定数の・ぐシス群を一分
間にＮ回出す信号１７ａを出力する。該パルス列信号１
７ａはｌ／Ｎの分周比を有する分周器Ｂ１９により分周
される。レジスタ１２の内容数値をＭとした時、分周器
Ｂ１９の入力端には毎分ＭＸＮ個のパルスが印加される
。この・ぐルスをＮ分の１分周するから、該分周器Ｂ１
９の出力端には毎分Ｍ個の・ぞルス出力１９ａが得られ
る。該・ぐルス出力１’ｌａは発音装置２０に印加され
、１・ぞルス毎に１個の報知音を発生せしめ、毎分Ｍ個
のに一ス信号を生ずる。第３図は第２図のグロック図に
示した各要素の動作タイミングを示す波形図である。（
イ）は第２図に示した分周器Ａ１６から出力される信号
１６　ａ、　（ロ）は同じく分周器Ａ１６の途中から出
力される信号１６ｂ１（ハ）は同じく比較回路１４から
出力される信号１４ａ１に）は同じくＡＮＤケ゛−トＧ
１７から出力される信号１７ａ１（ホ）は同じく分周器
Ｂ１９から出力される信号１９ａをそれぞれ示したタイ
ミング波形である。図面より明らかなように信号１６ａ
は分周器Ａ１６から毎分Ｎ個のインパルスを出力する信
号であり、信号１６ｂは信号１６ａの整数倍の周波数を
持つクロック信号である。信号１７ａは信号１６ａと信
号１４ａの論理積で与えられ、１群がＭ個の・ぐルスか
らなる・ぐシス群が毎分Ｎ回出力される信号である。信
号１９ａは前記信号１７ａのノ々ルス群のＮ番目毎に・
ぐルス出力を行う信号であシ毎分正確にＭ個用力される
。しかし図より明らかなように信号１９ａ相互のノ母ル
ス間かくは一定でない。すなわち１区間（信号１９ａが
発生する間隔）の中に信号１４ａが論理値Ｏになる期間
の回数が、奇数回存在する場合（例えば信号１９ｇの１
番目と２番目との区間における回数１）と偶数回存在す
る場合（例えば信号１９ａの２番目と３番目との区間に
おける回数２）がある。しかしその数の差は最大１個で
あるから信号１９ａの周期変動は第３図（ハ）に示した
時間△Ｔより大きくなることはない。更にこの△Ｔは数
値Ｎが大きい程小さくなり又数値Ｍが大きい時程小さく
なる。信号１６ａが１６１１ｚの場合について考える。

このときＮ＝１６Ｘ６０＝９６０であり、信号１６ａの
１周期は６２．５　ｍ５ｅｃ、であるから、信号１９ａ
の周期変動の絶対値はこの値よシ小さい。−カー分間の
繰返し動作回数として指定される数値Ｍが大きい時、時
間ΔＴが小となることは第３図から明らかであり、信号
１９ａの周期変動の絶対値は更に小さくなる。このこと
はに−スメーカーの繰返し周期の誤差を考える上で重要
である。すなわち被−スメーカーの設定数値Ｍが犬にな
る時、仮に周期変動の絶対値が一定であれば、周期変動
誤差は相対的に大となり、体感的に異常な周期が検出さ
れるのであるが、しかし実際は上述の如く、設定数値Ｍ
が大となると信号１９ａの周期変動の絶対値が小となる
ため、相対的な周期変動誤差があまり大きくならない。

特殊な場合として数値Ｍが数値Ｎの約数である場合、信
号１９ａは完全に等間隔となる。この時ペースメーカー
は全く周期変動がなく、規則正しいリズムを刻む。以上
に第２図のブロック図に示しだ構成を有するペースメー
カーの動作について説明したが、分周期Ｂ１９の分周比
又は信号１６ａの１分間のパルス数を示す数値Ｎと、レ
ノスタ１２に設定された、−分間のベース信号発生回数
を示す数値Ｍとの間には一定の制約がある。すなわち信
号１６ａの１周期に含むことのできる信号１６ｂのパル
スの数が、−分間の信号発生回数Ｍの最大値である。実
用上、ペースメーカーに設定される数値Ｍの値は２５０
近傍の値に選ばれるので信号１６ａと信号１６ｂとの周
波数関係は後者が前者の２”（ｎは正の整数）倍になっ
ていることが望ましいので、信号１６ｂを信号１６ａの
２５６倍とするのが良い。すなわち信号１６ａの周波数
が１６１１ｚのとき、信号１６ｂの周波数は２５６ｘＮ
／６０　＝２５６Ｘ１６＝４０９６１１ｚとなる。この
結果ペースメーカーのテンＩ設２ａ値Ｍの範囲は０から
２５５まで、又は１がら２５６までの２５６段階に制限
される。一方上述したように信号１９ａの周期変動の絶
対値は数値Ｎが大きい程小さくなるのであるが、数値Ｎ
をむやみに大きくすることは、信号１６ａ及び１６ｂの
周波数を高くすることになシ消費電流が増大する欠点を
生ずる。第２図のような構成を有するぜ一スメーカーを
、水晶発振式腕時計に付加する場合、発振器１５として
は時計装置の時間基準を使用することができ、信号１６
ａ及び１６ｂに等しい周波数の信号を、時開装置から取
り出すことが可能であるが、この周波数は２（Ｒは正の
整数）　ｌｌｚであることが多い。このような場合数値
Ｎは６０Ｘ２’＝９６０又は６０　Ｘ　２’＝１９２０
　に選べば、精度上必要十分であり、消費電力の点にお
いても、又回路素子数においても経済的である。

以上に第２図のブロック図に関して本発明の詳細な説明
してきたが、第２図のカウンタ１８、比較回路１４、Ａ
ＮＤダート１７、及び信号１６ａ並びに１６ｂによって
実現される機能は、要するにＭ個からなるＡ’ルス群を
毎分Ｎ回出力し、Ｎ分の１の分周比をもっ分周器Ｂ１９
に印加することである。このような機能は他の実施例と
して第４図のブロック図に示されるダウンカウンタ２１
、零検出回路２２、ＡＮＤケ９−ト］７及び信号１６ａ
並びに１６ｂによって実現される。以下に第４図のブロ
ック図により、本発明のもう一つの構成について説明す
る。

入力装置１１、レノスタ１２、表示装置１３、発振器１
５、分周器Ａ１６、分周器Ｂ１９及び発音装置２０の機
能は第２図のブロック図に示された場合と同じであるの
でここでは説明を省略する。

分周器Ａ１Ｇから出力される信号１６ａは毎分Ｎ個の・
やルス信号であり、ダウンカウンタ２１に対しレノスタ
１２に数値設定された１分間の信号発生回数を指定する
数値Ｍをプリセットする。零検出回路２２はダウンカウ
ンタ２１の内容数値が〇であることを検出し、信号２２
ａによってＡＮＤゲート１７を制御する。ダウンカウン
タ２１が信号１６ａを受けて、レジスタ１２の内容数値
をセットされた時、零検出回路２２の出力信号２２ａは
論理値Ｓ１”となり、ＡＮＤケ゛−ト１７は信号１６ｂ
を通過させる。ＡＮＤダート１７の出力信号１７ａはダ
ウンカウンタ２１でダウンカウントされ、やがて該ダウ
ンカウンタ２１の内容数値は０となり、零検出回路２２
の出力信号２２ａは論理値１０″となって信号１６ｂの
通過を禁じる。やがて信号１６ａが再び出力されると一
連の動作を繰返し、その都度ＡＮＤゲート１７からは、
レジスタ１２に設定された数値Ｍに等しい数の・ぐシス
群が出力される。（第３図に）信号１７ａ）。このパル
ス群よりなる信号１７ａは１分間にＭＸＮ個の・ぐルス
数を有するから、Ｎ分の１の分周比を有する分周器Ｂ１
９によって分周されて、１分間Ｍ個のパルス信号１９ａ
に変換される。発音装置２０は前記信号１９ａの１パル
ス毎に１個の報知音を発し、毎分Ｍ個のペース信号を生
ずる。

以上に本発明によるぜ−スメーカーのブロック図につい
て機能の説明を行ってきたが、次に本発明の具体的実施
例について説明する。

第５図は第２図のブロック図に示しだ本発明の方式によ
るペースメーカーの具体的な実施例を示す回路図である
。以下第５図について詳細な説明を行う。図面中、Ｆ１
〜Ｆ！４　＋　ＦＩｌｌ〜Ｆ２６　はフリラフ０フロツ
プ回路であり、その各々が２進カウノタである。該フリ
ップフロップ回路は入力端子ψ及び出力端子Ｑ並びにＱ
を有し、入力端子ψの入力信号が論理値１１′／から論
理値ゝ０“に変化する時、出力端子Ｑ並びにＱはその論
理値を変化させる。

なお出力端子Ｑは出力端子Ｑの反転信号である。

Ｆ１２〜Ｆ＋４　＋　Ｆ１６〜Ｆ２５のフリラフ０フロ
ツゾ回路はリセット入力端子Ｒを有し、この端子に論理
値′Ｖ１〃が印加されると出力端子Ｑ並びにＱは無条件
にそれぞれ論理値”０“並びに１〃となる。ＤＦ、〜Ｄ
Ｆ、はデータタイツのフリップフロップ回路であり、入
力端子Ｄ１ψ及び出力端子Ｑ並びにＱを有する。該デー
タタイプフリッグフロングは入力端子ψの入力信号が論
理値５１〃から論理値１０”に変化した時、入力端子り
に印加されていた信号の論理値を出力端子Ｑに移す。な
お出力端子回は出力端子Ｑの反転信号である。ＮＡ、〜
ＮＡ、４はＮＡＮＤダートであり、Ａ、　−Ａ６はＡＮ
Ｄダートであり、０１’ｔ、　〜ＯＲ３はＯＲダートで
あシ、Ｘ１〜ＸＩｏはエクスクル−シブＯＲダートであ
り、ＩＩ〜Ｉ、　［インバータであシ、ＮＲはＮＯＲゲ
ートである。発振器１５は水晶発振回路であり　、３２
７６８１１ｚの矩形波信号を出力する。点線で示された
ブロック１６は分周器Ａであシ、１１個のフリップフロ
ップ回路Ｆ１〜Ｆｌ＋と３個のＮＡＮＤケ８−トＮＡ、
　、　ＮＡ２及びＮＡ３とインバータＩ、とから構成さ
れ前記発振器１５の出力信号を分周する。該分周器Ａ１
６からは、フリッグフロノｆＦ、、のＱ出力をＮＡＮＤ
ダートＮＡ、　、　ＮＡ２．　ＮＡ３及びインバータ■
１よりなるインパルスフォーマ−回路で負のインパルス
化した１６ｆｉｚの信号１６ａと、Ｆ３のＱ出力で４０
９６　Ｈｚの信号１６ｂとが出力されている。信号１６
ａはＮＡＮＤ＋”−トＮＡ４を介してカウンタ１８のリ
セット信号として動作する一方入力装置１１の同期信号
として動作する。又信号１６　ｂは第２図に示すＡＮＤ
ダートＧ１７に対応するゲートＡ６　（以下ＡＮＤケ゛
−ト１７と記載）を介して、カウンタ１８及び分周器Ｂ
１９の入力信号となる一方、信号１６ｂはレジスタとし
て作用するアップダウ／カウンタ回路１２の同期信号と
、発音装置２０の音響周波数を決定する信号として使用
されている。

入力装置１１は３個のスイッチＳｌ　＋　８２　＋　”
’３　＋該スイッチの各々に設けられたゾルダウン抵抗
Ｒ１＋Ｒ２，Ｒ３，４個のデータタイノフリッゾフロッ
プＤＦ、、ＤＦ２．　ＤＦ３．　ＤＦ４．　ＯＲケ８−
　ト　ＯＲ，、ＡＮＤ　ゲートＡ、、　Ａ２．　Ａ、、
Ｎｏ　ＲゲートＮＲ，及びフリラフ０フロツプＦ２６と
から構成されている。スイッチ８１〜Ｓ３が全部間いて
いる時、データタイプフリノプフロソフ’　ＤＦ、　、
　ＤＦ２　及びＤＦ３のＤ入力はゾルダウン抵抗Ｒ１＋
　Ｒ２及びＲ３によって論理値１０〃に保たれている。

このためデータタイノフリッグフロンｆ　ＤＦ、　、　
ＤＦ２　及びＤＦ３のＱ出力は全て論理値“０〃であり
、ＯＲケ”、−）ＯＲ，の出力すなわちデータタイプフ
リッグフロツゾＤＦ４のＤ入力も論理値”０〃である。

この時該データタイプフリツプフロツｆＤＦ４の４出力
は論理値１１〃であるが、前記データタイプフリッゾフ
ロッゾＤＦ、　、　ＤＦ、及びＤＦ３のＱ出力が論理値
″′０“であるだめ、その各１個を入力とした３個のＡ
ＮＤケ８−トＡｌ　ｒ　Ａ２　及びＡ３の出力は論理値
１０“である。この状態でスイッチＳ、が閉じられると
データタイプフリツゾフロツフ０ＤＦ、のＤ端子には電
源電圧ＶＤＤすなわち論理値１１“が印加される。この
後、信号１６ａの立下がりでデータタイプフリツゾフロ
ソ７’ＤＦ、のＱ出力は論理値１１〃に変化し、ＡＮＤ
ダートＡ１の２個の入力は共に論理値ゞ１“となり、該
ダートＡＩの出力も又論理値ゝ１〃となる。一方ＯＲダ
ートＯＲ，の出力すなわちデータタイプフリツプフロツ
ゾＤＦ４のＤ入力も論理値１１“となるから、その更に
後、信号１６ａの立上がりすなわちＮＯＲゲートＮＲの
出力の立下がシでデータタイプフリッグフロツゾＤＦ４
の出力Ｑは論理値９０〃に変化し、ＡＮＤケ゛−ト椙の
出力も又論理値１０〃に戻る。すなわちスイッチＳ、を
１回閉じることにより、ＡＮＤダートＡ。

に信号１６ａと等しい幅の正のイン・やルスが１個発生
することになる。スイッチＳ、を開く場合はデータタイ
グフリツノフロツゾＤＦ４のＱ出力が論理値１０“の状
態でデータタイプフリツゾフロツノＤＦ、のＱ出力が論
理値″１〃から１０“へ変化するからＡＮＤケゝ−トＡ
、の出力は何ら変化しない。スイッチＳ２及びＳ３に関
してもスイッチＳ、と同じ回路構造を有しており、同じ
動作をし、スイッチＳ２を１回閉じるとＡ　Ｎ　Ｄ　’
ｔ”　−）　Ａ２が１個の正のインパルスを発生し、又
、スイッチＳ、を１回閉じるとＡＮＤケゝ−トＡ３が１
個の正のインパルスを発生する。

ＡＮＤゲートＡ、の出力はフリツプフロツプＦ２６のψ
入力に入っており、スイッチＳ、が１回閉じられる毎に
、フリツプフロツプＦ２６のＱ出力を反転させる。この
信号（ＳＴ）はに−スメーカーの動作を開始したシ、停
止したりする為の制御を行う。

信号（ＳＴ）が論理値′ＶＯ〃である時、ＮＡＮＤケ゛
−）　ＮＡ、及びＮＡ８の出力は共に論理値１１“とな
シそれぞれカウンタ１８及び分周器Ｂ１９、更に発音装
置２０のＦ１２〜Ｆ＋４をリセット状態に保つ。またＡ
　Ｎ’　Ｄ　’ｉ”−）　Ａｓの出力は論理値１０〃と
なって発音装置２０は報知音を発生しない。信号（ＳＴ
）が論理値１１〃である時、ＮＡＮＤグー）ＮＡ４は開
放され、信号１６　’ａを通過し、且つ分周器Ｂ１９及
び発音装置２０に対しても、その本来の動作を防げる働
きをしない。すなわちペースメーカーは動作状態にある
。以下の説明においてはに一スメーカーは動作状態にあ
るものとする。入力装置１１の出力信号としては前記信
号（ＳＴ）の他、スイッチＳ、を閉じることによりＡＮ
ＤゲートＡ２から発生するインパルス信号（ＵＰ）及び
スイッチＳ３を閉じることによりＡＮＤダートＡ３から
発生するイノ・９ルス信号（Ｄｏ）が有り、それぞれは
レノスタとしての機能を有するアップダウンカウンタ１
２のアップカウント入力信号及びダウンカウント入力信
号として動作する。

アップダウンカウンタ１２は４進アツゾダウンカウンタ
１２ａと２個の１０進アンプダウンカウンタ１２ｂ及び
１２ｃと６ケのＮＡＮＤゲートＮＡ、。

ＮＡ、。＋　ＮＡｌ１　＋　ＮＡｌ２　＋　ＮＡ１３及
びＮＡ、、と３個のインバータＩ２．Ｉ、及び■４とＯ
ＲダートＯＲ２とから構成されている。４進アツプダウ
ンカウンタ１２ａは、ペースメーカーが一分間に発する
イム号音の数を示す数値Ｍの万位の数を記憶し、１０進
アツゾダウンカウンタ１２ｂ及び１２ｃはそれぞれ該数
値Ｍの中位及び−位の数を記憶する。前記三桁のアップ
ダウンカウンタ１２ａ〜１２ｃはそれぞれアップカウン
ト入力端子Ｕ１ダウンカウント入力端子Ｄ１桁上げ出力
端子Ｃ−１桁下げ出力端子Ｂ、カウンタの各桁を数値０
に設定する入力端子Ｒを有する。又４進アツプダウンカ
ウンタ１２ａでは、カウンタに３以下の任意の数値を設
定するだめのデータ入力端子■及び■と、この設定動作
のシリセット制御を行う制御入力端子Ｐと、カウンタの
内室数値を２進法で示すデータ出力端子０１及び０２を
有する。１０進アツプダウンカウンタ１２ａ及び１２ｃ
では、カウンタに９以下の任意の数値を設定するための
データ入力端子■■■及び■と、この設定動作のノリセ
ット制御を行う制御入力端子Ｉ）と、カウンタの内容数
値を２進法で示すデータ出力端子０．　、０□、０４及
び０８を有する。入力装置１１のスイッチＳ２を押した
時発生する信号ＵＰ及びスイッチＳ３を押した時発生す
る信号Ｄｏはそれぞれアップダウンカウンタ１２ｃの入
力端子Ｕ及び入力端子ｐに接続され、該カウンタ１２ｃ
の桁上げ出力端子Ｃ及び桁下げ出力端子Ｂはそれぞれ次
桁のアップダウンカウンタ１２ｂの入力端子Ｕ及び入力
端子りに接続され、該カウンタ１２ｂの桁上げ出力端子
Ｃ及び桁下げ出力端子Ｂはそれぞれ次桁の４進アツゾグ
ウンカウンタ１２ａの入力端子Ｕ及び入力端子りに接続
されている。またＯＲケ゛−ＦＯＲ，、とＮＡＮＤｒ−
）ＮＡ、からなる検出回路は、アップダウンカウンタの
内容数値が２４０以上であルコとを検出し、ＮＡＮＤダ
ートＮＡ、ｏとＮＡ、、及びインバータＩ２とからなる
ラッチ回路を介して、三桁のアップダウンカウンタ１２
ａ１１２ｂ及び１２ｃのリセット端子Ｒに信号を印加し
、該三桁のカウンタを全て数値０にする。まだＮＡＮＤ
ダートＮＡ、２は該三桁のカウンタが全て数値Ｏである
時に、ダウンカウント信号Ｄｏが発生したことを検出し
、ＮＡＮＤゲートＮＡ、３及びＮＡｌ４、インバータＩ
３及び■４とからなるラッチ回路を介して前記三桁のア
ップダウンカウンタ１２ａ、１２ｂ及び１２ｃの入力端
子Ｐ　Ｋ　７６１Ｊセット信号を印加して、該三桁のカ
ウンタにそれぞれ数値２．３、及び９を設定する。この
数値は各々のカウンタのデータ入力端子■、■、■及び
■にそれぞれ重み１，２．４及び８を有した２進数情報
として与えられている。

一方インパータ■３の出力信号は入力装置１１のＮＯＲ
ケ゛−）ＮＲに印加され、信号ＤＯの立下がりを早める
ように作用して前記シリセット信号の立下がりと、信号
ＤＯの立下がシがレーシング関係になるのを防いでいる
。

このような構成を有するアップダウンカウンタ１２は、
信号ＵＰのイン・Ｐルスの立下がりにアップカウントし
、信号Ｄｏのインノソルスの立下がりにダウンカウント
する。その最大計数値は２３９であり、それを越してア
ップカウントをすると計数値はＯに戻ってアップカウン
トを継続する。また数値がＯの時にダウンカウントをす
ると計数値は２３９になってダウンカウントを継続する
。このように最大数値を２３９とした利点は、数値が２
４０以上であることが比較的検出しやすいこと、ペース
メーカーの設定数値として実用上問題がないこと、及び
その数値が２５６以下であシ、信号１’５ａと信号１６
ｂの前述した関係を満足していることである。

レジスタとして使用されるアップダウンカウンタ１２か
らはその内容数値を示す２進化１０進数の信号が出力さ
れ、表示装置１３と比較回路１４に導びかれている。す
なわちアップダウンカウンタ１２ａの出力０１及び０２
は表示装置１３の万位桁のデコーダドライバー回路１３
ａに接続され、アップダウンカラ／り１２ｂ、１２ｃの
出力０．　、０□。

０３及び０．はそれぞれ、十位桁、１位桁のデコーダド
ライバー回路１３ｂ、１３ｃに接続されている。

該デコーダドライバー回路１３ａ、１３ｂ及び１３ｃの
出力は液晶表示装置や発光ダイオードのような電気光学
的表示装置１３ｄに印加され、アップダウンカウンタ１
２の内容数値を目視確認できるようにしている。一方０
Ｒｒ−ＦＯＲ，と１０個ノエクスクルーンプ０Ｒｒ−ト
ｘ、　、　ｘ２．　ｘ、　、　ｘ、　。

ｘ、　、　ｘ、　、　ｘ７．　ｘ８．　ｘ、及びＸ１ｏ
とからなる比較回路１４において、前記アップダウンカ
ウンタ１２の１０個の出力は各々１個のエクスクル−シ
ブＯＲダートの一方の入力となっており、カウンタ１８
の対応する出力と論理値の比較をされる。全てのエクス
クルーンブＯ，Ｒケ８−トの出力が論理値１０〃である
とき、すなわちアップダウンカウンタ１２とカウンタ１
８の内容数値が完全に一致したときは、ＯＲケ゛−）　
ＯＲ３の出力は論理値１０〃となる。

カウンタ１８は万位を計数する４進カウンタ１８ａと中
位及び１位を計数する１０進カウンタ１８ｂ及び１８ｃ
とから構成されている。各桁のカウンタは、カウント入
力端子Ｕを有すると共に１０進カウンタ１８ｂ及び１８
ｅは桁上げ出力端子Ｃと、内容数値を２進法で示すデー
タ出力端子ｏ、、ｏ２．ｏ４及び０８を有し、４進カウ
ンタ１８ａは内容数値を２進法で示すデータ出力端子Ｏ
１及び０２を有する。Ａ　Ｎ、Ｄゲート１７の出力はカ
ウンタ１８Ｃのカウント入力端子Ｕに接続され、該カウ
ンタ１８ｃの桁上げ出力端子Ｃは次桁のカウンタ１８ｂ
のカウント入力端子Ｕに接続され、該カウンタ１８ｂの
桁上げ出力端子Ｃは次桁のカウンタ１８ａのカウント入
力端子Ｕに接続されている。

カウンタ１８はＡＮＤケゝ−ト１７の出力信号である・
ぐルスの立下がシを計数し全体でＯから３９９までの計
数が可能となっている。この計数範囲はアップダウンカ
ウンタ１２の計数範囲がＯから２３９であることに関係
するが、必要十分な範囲である。

カウンタ１８からはその内容数値を示す２進化十進数の
信号が出力され、比較路１４に導かれ、該比較回路１４
を構成する１０ケのエクスクル−／ブ０Ｒｒ−）の一方
の入力として、他方の入力としてのアップダウンカウン
タ１２の対応する出力と論理値の比較をされる。

ＡＮＤゲート１７の出力は、他方で分周器Ｂ１９の入力
ともなっている。該分周器Ｂ１９は１０個のフリップフ
ロツノ”＋６＋　Ｆｌフ・Ｆ１８・Ｆｌ９・ｌ”＋１０
・Ｆ２宜・Ｆ２２　＋　Ｆ２３．　＋　Ｆ２４及びＦ２
５　と４個のＮＡＮＤゲートＮＡ、。

ＮＡ６．ＮＡ７及びＮＡ８とインバータＩ、とからなっ
ており、分周比は９６０である。この分周比は、Ｆ、６
〜Ｆ２＋　によって構成される回路の分周比６４と、フ
リツノフロラｆＦ２□〜Ｆ２５、ＮＡＮＤゲートＮＡ、
〜ＮＡ８及びインバータＩ５からなる１５進カウンタの
分周比１５の積で与えられている。故に該１５進カウ／
りが１回転する毎に、すなわちＮＡＮＤグー）ＮＡ。

が、フリップフロップＦ２２　＋　”２３　ｒ　Ｆ２４
及びＦ２５　のＱ出力が全部論理値１１“であることを
検出する毎に分周器１９は信号１９ａを出力するように
構成されている。

発音装置２０は３個のフリツノフロラ７″Ｆ＋２＋　Ｆ
１３及びＦ１４とＡＮＤケ゛−トＡ４とからなるタイマ
ー回路を有する。該タイマー回路は被−スメーカーの報
知音の継続時間を規定するために動作するものである。

信号１９ａを受けて、３個のフリップフロップ’＋２＋
　Ｆ１３及びＦｌ４からなるカウンタはリセットされる
。これによシフリッジフロップＦＩ４のＱ出力が論理値
１１〃となるからＡＮＤゲートＡ４が開き、分周器Ａ１
６の中間段のフリップフロツノＦ８のＱ出力すなわち１
２８Ｈｚの信号は前記３ケのフリツノフロラｆＦ、２　
ｒ　Ｆｌ　３及びＦ１４　よりなるカウンタで計数され
始める。前記１２８１１７．０個号立下がシを４個数え
るとフリツノフロラｆ　Ｆ、４の４出力は論理値ｖ′０
〃に変化し、ＡＮＤゲートＡ４を閉じてそれ以上の計数
は禁止される。すなわちフリップフロップＦ、のＱ出力
は、１２８分の３秒乃至１２８分の４秒間論理値町〃と
な、９、ＡＮＤダートＡ５を開いて４０９６１Ｊｚの周
波数を持つ信号１６ａを通過させる。

ＡＮＤゲートＡ、の出力はトランジスタＴｒのベースに
印加され、該トランジスタＴｒはその信号を電力増幅し
てブザーＢＺを駆動する。このようにしてブザーＢＺは
信号１９ａが出力される毎に音響周波数が４０９６１１
ｚの報知音を発生する。該報知音の１分間の出力回数が
、アップダウンカウンタ１２に数値設定された数に等し
いことは上述した通シである。

本実施例では被−スメーカーの設定数値の最大値を２３
９と１だが、Ｋ−スメーカーの用途によっては最高速に
一層が一分間２００未満でも十分な場合がある。このよ
うな場合、設定数値の範囲を０から１９９とすることが
可能であシ、回路の一層の単純化を行うことができる。

すなわち、４進アツグダウンカウンタ１２ａを１個のフ
リツノ７０ツゾとする２進アツプダウンカウンタとする
ことができること。プリセット又はリセットの信号を作
るダート群からなる付加回□路を省略できること。

アップダウンカウンタ１２ｂ及び１２ｃについてもプリ
セット機能が不要になること。カウンタ１８ａも又１個
のフリップフロップとすることができること。比較回路
１４のエクスクル−シブＯＲゲートＸＬが省略できるこ
と。表示装置１３の構造が簡単にできること等波及効果
は大きい。本実施例ではフリツノフロラｆ　Ｆ２．の出
力信号ＳＴによυカウンタ１８及び分周器Ｂ１９を制御
することでベースメーカーの起動直後から正確な時間間
隔で報知音を発生するようになっている。しかしこの制
御をやめて信号ＳＴをＡＮＤダートＡ、の制御のみにす
ることにより、（−スメーカー音を１時休止した後、再
起動させても位相がずれないようにすることができる。

以上に図面に従って本発明の詳細な説明を行ったが、本
発明により、体育関係、音楽関係及び産業関係で広く利
用可能なぜ−スメーカーが実現される。すなわち、デノ
タル数値により、Ｋ−スを設定することにより高精度な
４−ス指定が可能になったこと。またこのことによりベ
ースの定量化が極めて容易になったこと。啄−スの定義
を１分間の繰返し動作作画数とした時、その定義通りの
数値をそのまま取シ扱えるようにしたため、いちいち換
算を行うわずられしさがなくなったこと。

ベース信号の周期を決定する上で、デノタル計算器を必
要としないので、回路構成が簡単となった上、全てスタ
ティックロノノクで構成することが可能であるため、消
費電力が節約できること。ベースを決定する数値を入力
する方法が、２個のスイッチ操作のみで可能であるばか
りか、４−スメーカーの動作中にその被−スを徐々に変
更できるようにしたこと。報知音や光のような知覚的信
号発生子・段を動作させたり、停止させたシするスイッ
チを設けたことにより、消費電力を節約できるようにし
たこと。低電力で動作する上、数値を入力手段が簡単で
小型化でき、回路の主要部がデノタル論理素子によって
構成されているために集積回路化が容易であるので、小
型軽量化が可能であること等、優れた特徴を数多く有し
たに−２メーカーが実現される。

またこのようにして実現されるぜ−２メーカーは水晶発
振式電子腕時計の付加機能として使用できる。第５図の
回路図を例にとってその利点を説明する。第５図におい
て発振器１５及び分周器Ａ１６はそのｉｔ時計の時間基
準回路と共用できる。

まだレソスタとしてのアップダウンカウンタ１２に設定
された数値を目視確認するだめの表示装置１３は、時刻
表示のだめに設けられた液晶表示装置等を利用すること
ができる。この時、該表示装置に入力する数値情報を、
前記アップダウンカウンタ又は時計の計時回路のいずれ
かに選択するだめの切り換え手段が必要となる。入力手
段１１としては、時計の時刻修正のため又は表示の切換
えのため又は照明のため等に使用されるスイッチを一定
条件のもとでぜ−スメーカー用入力手段として使用した
シ、Ｋ−スメーカーの制御手段として使用することがで
きる。時計装置の一部として目覚し機能が存在する場合
、Ｋ−スメーカーで使用される発音装置２０のうち、ブ
ザーＢＺやトランノスタＴｒ等かなりの部分を目覚し用
発音装置を共用することが可能である。

また第５図の回路図のうち、スイッチＳ、、Ｓ２及びＳ
５、電気光学的表示部１３ｄ１発音装置のトランノスタ
Ｔｒ、シザーＢＺ、及び発振器１５の一部以外は全てＣ
−ＭＯＳの集積回路化することが可能である。また該集
積回路の大部分はデノタル素子で構成されておシ特別の
特性上の問題を有さないため、時計装置の主要部分を構
成する集積回路と同一チップで実現できる。腕時計にに
−２メーカーを付加すると、長距離競走の練習のような
場合にペースメーカーの携帯が大変に容易になる上、距
離走の所要時間との関連づけも可能となり、その相乗効
果は非常に大きいものとなる。

【図面の簡単な説明】

第１図は計算装置を内蔵した従来のペースメーカーの１
例を示すブロック図、第２図及び第４図は本発明のペー
スメーカーの構成を示すブロック図、第３図（イ）（ロ
）（ハ）に）（ホ）は、第２図又は第４図のブロック図
の動作を説明するだめのタイミング波形図、第５図は本
発明によりなるペースメーカーの具体的実施例を示す回
路図である。 １１・・・入力装置　１２・・・レノスタ１３・・・表
示装置　１４・・・比較回路１５・・・発振回路　１６
．１９・・分周回路Ｉ７・・・ＡＮＤケゝ−ト　１８・
・カウンタ２０・・・発音装置　２１・・・ダウンカウ
ンタ第１図 第３図 第４図

Claims (1)

【特許請求の範囲】
1. 基準発振器、外部より設定される被−ス値を記憶するベ
   ース記憶手段、該に一ス記憶手段の情報に従ってベース
   信号を発生するベース信号発生手段、該ベース信号を知
   覚信号に変換するだめの知覚的信号発生手段を備えたぜ
   −スメーカーに於いて、外部操作スイッチとして前記に
   一ス信号発生手段を制御する動作制御スイッチと、前記
   ベース記憶手段の記憶情報を増加させるだめの増加スイ
   ッチ及び減少させるだめの減少スイッチを各々独立して
   設けることにより、知覚信号発生状態に於いてに一ス値
   の変更を行えるよう構成したことを特徴とするペースメ
   ーカー。