JPS60178548A - 制御情報収集装置 - Google Patents
制御情報収集装置Info
- Publication number
- JPS60178548A JPS60178548A JP3354184A JP3354184A JPS60178548A JP S60178548 A JPS60178548 A JP S60178548A JP 3354184 A JP3354184 A JP 3354184A JP 3354184 A JP3354184 A JP 3354184A JP S60178548 A JPS60178548 A JP S60178548A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- memories
- data
- contents
- updated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（ａ）発明の技術分野
本発明は動的パス選択機能（複数の上位装置からアクセ
スして来る経路を選択する機能）を持つ例えば磁気ディ
スク制御装置の如き制御装置の動的パス選択のための制
御情報を保持している制御装置内のメモリの内容を収集
する制御情報収集装置に関する。
スして来る経路を選択する機能）を持つ例えば磁気ディ
スク制御装置の如き制御装置の動的パス選択のための制
御情報を保持している制御装置内のメモリの内容を収集
する制御情報収集装置に関する。
（ｂ）従来技術と問題点
例えば複数の上位装置から複数の経路を経てアクセスさ
れる磁気ディスク制御装置では、これらの経路を動的に
選択する機能を持ち、どの経路を用いてデータの授受を
するかは、その時のハードウェアの状態により磁気ディ
スク制御装置が判断して選択する。この場合成一つの上
位装置から接続される経路（パス）のグループをパスグ
ループと呼び、他の−ｌ二位装置からの経路と区別して
いる。
れる磁気ディスク制御装置では、これらの経路を動的に
選択する機能を持ち、どの経路を用いてデータの授受を
するかは、その時のハードウェアの状態により磁気ディ
スク制御装置が判断して選択する。この場合成一つの上
位装置から接続される経路（パス）のグループをパスグ
ループと呼び、他の−ｌ二位装置からの経路と区別して
いる。
そして排他制御機能により一つの−Ｈη装置に占有され
ている時、他の上位装置からのアクセスは１目否してい
る。
ている時、他の上位装置からのアクセスは１目否してい
る。
動的バス選択機能を持つ磁気ディスク制御装置はメモリ
内に一上記パスグループと排他制御の制御情報を格納し
ており、制御情報収集装置によってこのメモリの制御情
報をトレースするよ−うにしている。この場合メモリの
内容を知るためにはメモリにアドレスを与えてデータを
読出ず必要がある。
内に一上記パスグループと排他制御の制御情報を格納し
ており、制御情報収集装置によってこのメモリの制御情
報をトレースするよ−うにしている。この場合メモリの
内容を知るためにはメモリにアドレスを与えてデータを
読出ず必要がある。
そしてメモリの内容を知る必要が生ずるのは障害が発生
し、その原因調査を行うためである。この障害調査には
障害発生時点のパスグループと排他制御の制御情報を知
ることが重要である。動作中のメモリの或時間における
全内容を知るためには、その時点でメモリの動作を停止
させる必要がある。
し、その原因調査を行うためである。この障害調査には
障害発生時点のパスグループと排他制御の制御情報を知
ることが重要である。動作中のメモリの或時間における
全内容を知るためには、その時点でメモリの動作を停止
させる必要がある。
しかし、動作中のメモリを停止するということは磁気デ
ィスク制御装置の動作を停止することであり、現実的で
はないという欠点がある。
ィスク制御装置の動作を停止することであり、現実的で
はないという欠点がある。
（Ｃ）発明の目的
本発明の目的は上記欠点に鑑み、動的パス選択機能のた
めのパスグループ及び排他制御の制御情報を保持してい
る制御装置のメモリの内容を、任意のタイミングで凍結
し、表示装置に表示したり、外部記憶装置にダンプする
ことで制御装置を停止させることなく、制御動作解析を
可能とする制御情報収集装置を提イハすることにある。
めのパスグループ及び排他制御の制御情報を保持してい
る制御装置のメモリの内容を、任意のタイミングで凍結
し、表示装置に表示したり、外部記憶装置にダンプする
ことで制御装置を停止させることなく、制御動作解析を
可能とする制御情報収集装置を提イハすることにある。
（ｄ）発明の構成
本発明の構成は複数の上位装置からアクセス可能で、あ
る上位装置に占有されている際には他の上位装置を排他
的に制御する制御装置を備えた人出力ザブシステムにお
いて、前記制御装置の保持する前記入出力サブシステム
のアクセス経路を選択、制御するための情報を格納する
複数のメモリと、任意のタイミングで該複数のメモリの
内のあるメモリのデータ更新を凍結すると共に外部へ出
力させる手段とを備え、該メモリの内容を外部・入出力
した後に他のメモリのデータを該メモリへ複写するよう
にしたものである。
る上位装置に占有されている際には他の上位装置を排他
的に制御する制御装置を備えた人出力ザブシステムにお
いて、前記制御装置の保持する前記入出力サブシステム
のアクセス経路を選択、制御するための情報を格納する
複数のメモリと、任意のタイミングで該複数のメモリの
内のあるメモリのデータ更新を凍結すると共に外部へ出
力させる手段とを備え、該メモリの内容を外部・入出力
した後に他のメモリのデータを該メモリへ複写するよう
にしたものである。
（ｅ）発明の実施例
動的パス選択機能では経路毎に制御情報を保持する必要
があり、このため、制御情報を保持するメモリとその情
報を授受するメモリ間のインタフェースを有する。本発
明はこのインタフェースをモニタすることで制御情報を
保持するメモリの内容と同一のデータを制御情報収集装
置内に設４Ｊたメモリ上に作成して行く。そして一定周
期毎か論理条件（障害発生を知らせる条件等）を契機に
制御情報収集装置内のメモリの更新を停止することで、
この時の制御装置内のメモリの内容と同！＝の制御情報
を凍結するものである。
があり、このため、制御情報を保持するメモリとその情
報を授受するメモリ間のインタフェースを有する。本発
明はこのインタフェースをモニタすることで制御情報を
保持するメモリの内容と同一のデータを制御情報収集装
置内に設４Ｊたメモリ上に作成して行く。そして一定周
期毎か論理条件（障害発生を知らせる条件等）を契機に
制御情報収集装置内のメモリの更新を停止することで、
この時の制御装置内のメモリの内容と同！＝の制御情報
を凍結するものである。
第１図は動的パス選択機能を持つ磁気ディスクサブシス
テムの構成例を示すブロック図である。
テムの構成例を示すブロック図である。
中央処理装置１はチャネル３を介して磁気ディスク制御
装置７をアクセスし、アダプタ９を経て磁気ディスクＩ
３又は１４とデータの授受を行う。
装置７をアクセスし、アダプタ９を経て磁気ディスクＩ
３又は１４とデータの授受を行う。
又チャネル４を介して磁気ディスク制御装置８をアクセ
スし、アダプタ１０を経て磁気ディスク１３又は１４と
データの授受を行う。中央処理装置２はチャネル５を介
して磁気ディスク制御装置７をアクセスするが、この時
磁気ディスク制ｔａｌｌ装置７が中央処理袋Ｍ１から占
有されていると、排他制御によりこのアクセスを拒否す
る。又中火処理装置２はチャネル６を介して磁気ディス
ク制御装置８をアクセスするが、ごの時ｖｐ央処理装置
ｔから磁気ディスク制御装置８が占有され−でいると、
排他制御によりこのアクセスを拒否する。アダプタ９に
はこの排他制御情報とパスグループの情報が格納される
メモリ１１が実装される。又アダプタｌＯにも同様のメ
モリ１２が実装されて、）；す、ごのメモリ１１と１２
の間で情報の授受を行うインタフェースが回路Ａで接続
されている。
スし、アダプタ１０を経て磁気ディスク１３又は１４と
データの授受を行う。中央処理装置２はチャネル５を介
して磁気ディスク制御装置７をアクセスするが、この時
磁気ディスク制ｔａｌｌ装置７が中央処理袋Ｍ１から占
有されていると、排他制御によりこのアクセスを拒否す
る。又中火処理装置２はチャネル６を介して磁気ディス
ク制御装置８をアクセスするが、ごの時ｖｐ央処理装置
ｔから磁気ディスク制御装置８が占有され−でいると、
排他制御によりこのアクセスを拒否する。アダプタ９に
はこの排他制御情報とパスグループの情報が格納される
メモリ１１が実装される。又アダプタｌＯにも同様のメ
モリ１２が実装されて、）；す、ごのメモリ１１と１２
の間で情報の授受を行うインタフェースが回路Ａで接続
されている。
第２図は本発明の一実施例を示す回路のブｒ−１／り図
である。第１図のメモリ１１と１２のインタフェース間
を接続する回路へに本発明の制御情報収集装置１５を接
続する。端子Ｂからは、磁気ディスク制御装置８のデー
タが入り、メモリ１２に格納される。このデータはイン
タフェースを経′Ｃメモリ１１に送られて格納される。
である。第１図のメモリ１１と１２のインタフェース間
を接続する回路へに本発明の制御情報収集装置１５を接
続する。端子Ｂからは、磁気ディスク制御装置８のデー
タが入り、メモリ１２に格納される。このデータはイン
タフェースを経′Ｃメモリ１１に送られて格納される。
又端子Ｃからは磁気ディスク制御装置７のデータが入り
、メモリ１１に格納される。このデータはインタフェー
スを経゛ζメモリ１２に送られて格納される。制御回路
２０は切替回路１６を制御してインタフェースのデータ
をメモリ１７及び／又はメモリ１８に送出する。そして
同時にメモリ１７及び／又はメモリ１８を制御してこの
データを格納する。タイマー２１から送出される一定周
期の割込みか、端イ【〕から入る論理条件により制御回
路２０は切替回路１６及び１９を制御しζ例えばメモリ
１８をＬＪＪり離し、同時にメモリ１８を凍結してその
凍結した内容を端子Ｅよりダンプする。
、メモリ１１に格納される。このデータはインタフェー
スを経゛ζメモリ１２に送られて格納される。制御回路
２０は切替回路１６を制御してインタフェースのデータ
をメモリ１７及び／又はメモリ１８に送出する。そして
同時にメモリ１７及び／又はメモリ１８を制御してこの
データを格納する。タイマー２１から送出される一定周
期の割込みか、端イ【〕から入る論理条件により制御回
路２０は切替回路１６及び１９を制御しζ例えばメモリ
１８をＬＪＪり離し、同時にメモリ１８を凍結してその
凍結した内容を端子Ｅよりダンプする。
第３図は第２図の動作を説明する図である。例えば同図
１８）に示す如く、初期時メモリ１２にデータが格納さ
れると、このデータはメモリ１１，１７．１８にも格納
されて総て同一データに初期化される０次に−）に示す
如くメモリ１１のデータが更新される時、メモリ１ｉ’
、、ｔｚ、ＩＴ、ｔａの指定アドレスが更新され、更新
データが格納される。（Ｃ）に示す如くダンプ指令が制
御回路２０〃ら送出されると、例えばメモリ１８が切り
離されて内容が凍結される。そして非同期でダンプされ
る。
１８）に示す如く、初期時メモリ１２にデータが格納さ
れると、このデータはメモリ１１，１７．１８にも格納
されて総て同一データに初期化される０次に−）に示す
如くメモリ１１のデータが更新される時、メモリ１ｉ’
、、ｔｚ、ＩＴ、ｔａの指定アドレスが更新され、更新
データが格納される。（Ｃ）に示す如くダンプ指令が制
御回路２０〃ら送出されると、例えばメモリ１８が切り
離されて内容が凍結される。そして非同期でダンプされ
る。
この時メモリ１２，１１．ＩＴは更新される。次に（ｄ
）に示す如くメモリ１１，１２．１７は更新されると共
に時分割でメモリ１８はメモリ１７の内容をコピーし、
総てのメモリの内容が一致するようにする。次に（ｂｌ
の状態に移行する。状態（ｄ＋の時はメモリ１７又は１
８を凍結してダンプすることが出来ない。しかしこの時
間を短縮するのにはメモリの数を増加すれば良く、ダン
プに要する時間をカバーするだけのメモリを用意すれば
常にダンプすることが可能となる。
）に示す如くメモリ１１，１２．１７は更新されると共
に時分割でメモリ１８はメモリ１７の内容をコピーし、
総てのメモリの内容が一致するようにする。次に（ｂｌ
の状態に移行する。状態（ｄ＋の時はメモリ１７又は１
８を凍結してダンプすることが出来ない。しかしこの時
間を短縮するのにはメモリの数を増加すれば良く、ダン
プに要する時間をカバーするだけのメモリを用意すれば
常にダンプすることが可能となる。
＜ｒ＞発明の詳細
な説明した如く、本発明は制御装置の入出力動作に影響
を与えることなく、パスグループと排他制御の制御情報
を必要とする時点で凍結し、この制御情報を外部に出力
して調査することを可能とするので、制御装置の動作状
態の解析及び障害調査が正確に実施し得る。
を与えることなく、パスグループと排他制御の制御情報
を必要とする時点で凍結し、この制御情報を外部に出力
して調査することを可能とするので、制御装置の動作状
態の解析及び障害調査が正確に実施し得る。
第１図は動的パス選択機能を持つ磁気ディスクサブシス
テムの構成例を示すブロック図、第２図は本発明の一実
施例を示す回路のブロック図、第３図は第２図の動作を
説明する図である。 １．２は中火処理装置、３，４，５．６はチャネル、７
．８は磁気ディスク制御装置、９．ｌＯはアダプタ、１
１．１２．１７．１８はメモリ、１３．１４は磁気ディ
スク、１５はデータトレーサ、１６．１９は切替回路、
２０は制御回路、２１はタイマーである。 を １ 目 茅 ２ 図
テムの構成例を示すブロック図、第２図は本発明の一実
施例を示す回路のブロック図、第３図は第２図の動作を
説明する図である。 １．２は中火処理装置、３，４，５．６はチャネル、７
．８は磁気ディスク制御装置、９．ｌＯはアダプタ、１
１．１２．１７．１８はメモリ、１３．１４は磁気ディ
スク、１５はデータトレーサ、１６．１９は切替回路、
２０は制御回路、２１はタイマーである。 を １ 目 茅 ２ 図
Claims (1)
- 複数の上位装置からアクセス可能で、ある上位装置に占
有されている際には他の上位装置を排他的に制御する制
御装置を備えた入出力サブシステムにおいて、前記制御
装置の保持する前記入出力サブシステムのアクセス経路
を選択、制御するための情報を格納する複数のメモリと
、任意のタイミングで該複数のメモリの内のあるメモリ
のデータ更新を凍結すると共に外部へ出力させる手段と
を備え、該メモリの内容を外部へ出力した後に他のメモ
リのデータを該メモリへ複写するごとを特徴とする制御
情報収集装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3354184A JPS60178548A (ja) | 1984-02-24 | 1984-02-24 | 制御情報収集装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3354184A JPS60178548A (ja) | 1984-02-24 | 1984-02-24 | 制御情報収集装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60178548A true JPS60178548A (ja) | 1985-09-12 |
Family
ID=12389424
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3354184A Pending JPS60178548A (ja) | 1984-02-24 | 1984-02-24 | 制御情報収集装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60178548A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8839699B2 (en) | 2008-03-10 | 2014-09-23 | Ihi Corporation | Long shaft inner surface machining apparatus and method therefor |
-
1984
- 1984-02-24 JP JP3354184A patent/JPS60178548A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8839699B2 (en) | 2008-03-10 | 2014-09-23 | Ihi Corporation | Long shaft inner surface machining apparatus and method therefor |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA1184666A (en) | Programmable hit matrices used in a hardware monitoring interface unit | |
| US4380067A (en) | Error control in a hierarchical system | |
| US4954994A (en) | FIFO memory capable of simultaneously selecting a plurality of word lines | |
| US5237687A (en) | Microprogram load unit having alternative backup memory sources | |
| KR970009052A (ko) | 스위칭 장치 | |
| JPS60178548A (ja) | 制御情報収集装置 | |
| US5796753A (en) | High speed test pattern transfer apparatus for semiconductor test system | |
| US5537355A (en) | Scheme to test/repair multiple large RAM blocks | |
| US5905886A (en) | Emulator having single port memories for simultaneous recording and reading of measurement data | |
| JPH05134889A (ja) | プロセスコントローラの冗長方式 | |
| JPH10106253A (ja) | 入出力バッファメモリ回路 | |
| JP3743975B2 (ja) | 記憶装置システム | |
| JPS61235956A (ja) | 事象記録方式 | |
| JPH02266450A (ja) | 主記憶装置の試験方式 | |
| JP3012402B2 (ja) | 情報処理システム | |
| JPH0568157B2 (ja) | ||
| JPS59121557A (ja) | 情報処理装置内履歴情報記憶方式 | |
| JPH04359326A (ja) | 履歴情報記録方式 | |
| JPS6233777B2 (ja) | ||
| JPS6073757A (ja) | 演算処理装置におけるヒストリ取得方法 | |
| JPH0277954A (ja) | メモリ自動再配列方式 | |
| JPH0496852A (ja) | バッファメモリ接続制御回路 | |
| JPH08305594A (ja) | 二重化装置の制御メモリ冗長方式 | |
| JPH0267659A (ja) | データ転送制御方式 | |
| JPS59220851A (ja) | 履歴情報収集装置 |