JPS60178538A - マイクロプログラム制御方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （８）発明の技術分野 本発明はマイクロプログラム制御による各種制御装置等
の、マイクロプログラムの実行を制御する為の制御方式
に関する。

（ｂ）技術の背景 マイクロプログラムを実行するプロセッサの性能／価格
比の向上とともに、所謂ノ＼−ドウエア論理により実現
されていた機能のマイクロプロゲラふ化が、益々広汎に
利用されるようになっている。

これに伴い、マイクロプログラムは大型化及び構造の複
雑化をもたらす傾向にあり、ノ＼−ドウエアによりマイ
クロプログラムの実行を支援して、マイクロプログラム
の実行効率を改善し、或いはプログラミングを容品にす
ることが必要になってきている。

ｆｃ）従来技術と問題点 マイクロプログラムが大きくなると、それを複数の実行
単位に分割してプログラムすることが行われる。それら
の各実行単位には、相互に密接に連繋して実行されなけ
ればならないもの、間接的に通信して同期をとるもの、
或いは論理的に並行して実行できるもの等がある。又、
これらの実行単位に対して、プロセッサのハードウェア
は通常複数の実行単位によって交互に使用されるが、相
互め独立性が比較的高い場合等であって、顛繁に切り換
えて実行されるような実行単位に対しては、それぞれに
別個のプロセッサ・ハードウェア（レジスタ等）を設け
る場合がある。

このようなマイクロプログラムの複数の実行単位の間で
は、しばしば１個の資源を共用する場合がある。かかる
資源が所謂直列再使用可能（或いは排他的共用可能）な
資源である場合には、一般に１実４〒単位の要求によっ
て該資源が使用されている間に、他の実行単位から同じ
資源を要求した場合には、その資源の使用が終わる（即
ち、その資源が空きになる）まで待ち合わせる必要が生
ずる。主記憶装置にアクセスを要する制御装置における
マイクロプログラムが、複数の実行単位で構成される場
合における、主記憶装置アクセス要求の競合は、そのよ
うな−例である。

従来は、そのような競合の制御も又マイクロプログラム
によって行われていたので、マイクロプログラムがその
資源の空きを監視するために、プロセッサの時間を消費
し、その間に他の処理を行うことができなかった。

（ｄｉ発明の目的 従って本発明の目的は、複数の実行単位を有するマイク
ロプログラムの実行単位間の資源使用要求の競合制御に
おける従来の問題点を解決するために、このような競合
を制御するハードウェア機構を提供することにある。

ｔｅ１発明の構成 この目的は本発明によれば、複数の実行単位プログラム
から構成されるマイクロプログラムと、該マイクロプロ
グラムを実行するプロセッサと、該実行単位プログラム
によって交互に使用される共通資源とを有する制御装置
のマイクロプログラム制御方式において、上記共通資源
の使用を要求している実行単位プログラムの制御情報を
保持するレジスタと、該共通資源が使用可能状態である
ことを検出し、−ｈ舵制御情報に基づいて上記実行単位
プログラムへ強制的に分岐を発生する手段とを有するこ
とを特徴とするマイクロプログラム制御方式によって達
成される。

ｌｆ１発明の実施例 本発明を図の実施例により説明する。

本例において、マイクロプログラムはレベルと呼ぶ実行
単位に分割され、各レベルは更に小さな実行単位（以下
において、タスクと呼ぶ。）に分割されてよいものとす
る。本例は２個のレベルがある場合を示し、各レベルに
は、それぞれに対応するハードウェアが割り当てられる
。それらのハードウェアは例えばプロセッサのレジスタ
部分であり、図に１及び２として示す。レジスタ群１及
び２はゲート２０により切り換えられて、いずれか一方
がプロセッサ３と結合する。制御回路４はゲート２０の
制御その他のレベル変更に関する制御を行う回路である
。

プロセッサ３は制御記憶装置（以下においてＣ８と呼ぶ
。）６に記憶されているマイクロプログラムを読み出し
て実行する。Ｃ３６の領域は２分割してそれぞれのレベ
ルへ割当られる。５はＣ３６にアクセスする場合にＣ３
６上のレベル番号とアドレスよりなるＣＳアドレスを設
定する為のアドレスレジスタである。

図の７及び８はマイクロプログラム実行単位間で共用さ
れる共通資源の例として、外部の低速装置、例えば主記
憶装置、とのインタフェースを構成するレジスタとする
。主記憶装置にアクセスする場合にはレジスタ７にアド
レス及びアクセス要求をセットし、レジスタ８にデータ
及び応答信号を受信する。アクセス要求をセントしてか
ら、アクセス完了の応答を受け取ってアクセス処理を終
わるまで、レジスタ７及び８は、１実行単位の発行した
アクセス要求によっザ占有され、その間に発生する他の
アクセス要求は前のアクセスの終了を待たなければなら
ない。

本発明においては、１組の共通資源であるレジスタ７．
８に対応して、制御回路９及び待ち合わせレジスタＩＯ
が設けられる。これらの機能は以下の動作説明中で明ら
かになる。

説明のために、まずＯレベルのマイクロプログラムがプ
ロセッサ３で実行されていて、主記憶装置へのアクセス
要求が出されたものとする。この要求は信号線２１によ
って制御回路９へ伝達される。制御回路９では、レジス
タ７．８が使用を監視し、空きか否かを信号線２２によ
りプロセッサ３へ応答する。信号線２２で「空き」表示
を得た場合に、プロセッサ３はアクセス要求、例えば読
み出し要求、と指定アドレスを信号線２３によりレジス
タ７ヘセツトする。レジスタ７の情報は図示されていな
い主記憶装置へ転送され、その後主記憶装置で指定アド
レスのデータが読み出されると、転送されてレジスタ８
ヘセントされれば、プロセッサ３は所要データを得るこ
とができる。

しかし、主記憶装置へのアクセス速度は一般にプロセッ
サ３の実行速度に比較して遅いので、アクセス待ち時間
中に処理可能なプログラムを実行するために、一旦他の
実行単位へプログラムを切り換える。切り換え先は同じ
レベル内の他のタスクの場合と、他のレベルの場合があ
る。このようなプログラム切り換えの方式は公知であり
、通常は特定の種類の分岐命令により行われる。レベル
切り換えを伴うそのような命令が実行された場合には、
同時に制御回路４が動作し、ゲート２０の制御及びＣＳ
アドレスレジスタ５へのルベル番号のセントが行われる
（信号線２４．２５）。プログラムの切り換えにおいて
は、同様に公知の方式により切り換え元への復帰の為の
諸情報がプｒ、２セッサ３、レジスタ群ｌ、２又は制御
記憶６へ保存される。

θレベルで主記憶アクセス要求が受けつけられると、レ
ベル切り換え分岐命令が実行され、マイクロプログラム
はルベルへ切り換えられるものとする。ルヘルのマイク
ロプログラムの実行中において、更に主記憶へのアクセ
ス要求が発生ずると、前記と同様にプロセッサ３から制
御回路９へ要求が伝えられる。この時は、レジスタ７．
８は依然としてθレベルにより使用中であるので、制御
回路９から信号線２２に使用中表示が送られる。プロセ
ッサ３はこの信号に応じて、復帰の為の制御情報として
、復帰レベル番号（この場合１）及び所要の復帰プログ
ラムアドレスを、信号線２７を経て待ち合わせレジスタ
１０ヘセントする。

又、制御回路９にはレジスタ７．８使用要求の有ること
が記憶される。

こ＼でルヘルの現実行タスクも前例と同じようにして、
プログラム切り換えをし、レジスタ７．８の空きを待つ
ことになる。再びレベル切り換えが行われてＯレベルが
実行を再開したとし、その実行中に先に出した主記憶ア
クセス要求への応答が返ってきたとする。この情報は信
号線２６によりプロセッサ３へ転送して、所要のレジス
タ等にセットされなければならない。その為に、信号線
２６の一部の信号はプロセッサ３に割り込みを発生する
。割り込みによって実行中プロセッサは中断されて割り
込み処理プログラムへ強制的に分岐が起こる。割り込み
処理プログラムは一時他の割り込みを抑制するための割
り込みマスクをセントした後、主記憶アクセス完了に基
づく割り込みであることを判定して、アクセス要求元決
定等に始まる所要の処理をして、レジスタ８の内容を適
当なレジスタ等に格納する。その後、先にセットした割
り込みマスクを解除して割り込み処理を終了し、被割り
込めプログラム又はアクセス要求元プログラム等に制御
を渡す。以りに簡華に説明したような割り込みに関する
ハードウェア機構及び関連するプログラム処理は、公知
の通常の方式でよい。

制御回路９も主記憶からの応答信号がレジスタ８ヘセン
トされたことを検出する。又、制御回路９には主記憶ア
クセス要求のあることが記憶されている（この例では、
ルベルからの要求）。この２条件により、制御回路９か
ら信号が線２８へ出される。但し、前記の割り込みマス
クの信号が信号線３２により制御回路９へも通知され、
割り込みマスクがリセットされるまで、信号２８は遅延
される。

信号２８の制御により待ち合わせレジスタ１０上のレベ
ル番号（この例ではルベル）が制ｔｉ１１　回路４に送
られ、制御回路４は信号線２４及び２５により実行プロ
グラムのルベルを「１」へ切り換える。又、切り換え後
のレベルのマイクロプログラム開始アドレスは待ち合わ
せレジスタｌＯからＣＳアドレスレジスタ５へ線３０で
直接転送される。

こ＼でルベルが実行を再開し、待ち合わせていた主記憶
アクセス要求を再発行する。今回は、最初に述べた０レ
ベルからのアクセス要求の場合と同様にして、要求が受
けつけられる。その後は、ルベルのプログラム論理に従
って、同しベル内タスク切り換え、又はレベル切り換え
が実行される。

以上の説明においては、マイクロプログラム実行単位間
で使用競合する共通資源を主記憶装置としたが、本発明
の適用が特定種類の資源に限定されないことは明らかで
ある。又、共通資源が１個の場合について説明したが、
複数の共通資源がある場合に、実施例の制御回路９及び
待ち合わせレジスタ１０に相当する機構を各共通資源対
応に複数組設けることにより、本発明が実施され得るこ
とは当分野の業者が容易に考え至るところである。

更に、説明はマイクロプログラムのルベルが２レベルの
場合を例としたが、本発明が特定のレベル数に限定され
ないことも明らかであろう。

（ｇ１発明の効果 以上の説明から明らかなように、本発明によればマイク
ロプログラム実行単位間の共通資源の使用要求競合にお
いて、共通資源の監視及び待ち合わせの為にマイクロプ
ログラム実行のためのプロセッサを占有することが無く
なるので、プロセレサの使用効率を高め、従って処理の
高速化、マイクロプログラムの簡単化を得ることができ
、更に装置の経済化を促すことが期待できる。

【図面の簡単な説明】

図は本発明の実施例を示す制御装置のブロック図である
。 図において、１．２はレジスタ群、３はプロセッサ、４
は制御回路、５は制御記憶装置（Ｃ３）アドレスレジス
タ、６はＣ８，７，８は主記憶装置インタフェースのレ
ジスタ、９は制御回路、ＩＯは待ち合わせレジスタを示
す。

Claims (1)

【特許請求の範囲】
1. 複数の実行単位プログラムから構成されるマイクロプロ
   グラムと、該マイクロプログラムを実行するプロセッサ
   と、該実行単位プログラムによって交互に使用される共
   通資源とを有する制御装置のマイクロプログラム制御方
   式において、上記共通資源の使用を要求している実行単
   位プログラムの制御情報を保持するレジスタと、該共通
   資源が使用可能状態であることを検出し、上記制御情報
   に基づいて上記実行単位プログラムへ強制的に分岐を発
   生する手段とを有することを特徴とするマイクロプログ
   ラム制御方式。