JPS60176200A - ２線式伝送回路 - Google Patents
２線式伝送回路Info
- Publication number
- JPS60176200A JPS60176200A JP3300484A JP3300484A JPS60176200A JP S60176200 A JPS60176200 A JP S60176200A JP 3300484 A JP3300484 A JP 3300484A JP 3300484 A JP3300484 A JP 3300484A JP S60176200 A JPS60176200 A JP S60176200A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- current
- constant current
- output
- conversion circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Arrangements For Transmission Of Measured Signals (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の属する分野〕
本発明は、検出器からのアナログ信号を入力して、プロ
セス量などに対応した電流出力を得る２線式伝送回路に
関するものである。
セス量などに対応した電流出力を得る２線式伝送回路に
関するものである。
従来、フロセス組装制御システムなどにおいて、現場の
検出器で得られた信号を計器室内の受信計器群へ伝送す
るのにつごうのよい方式として２線式伝送方式が多く使
われている。この方式は第１図に示すように、現場にあ
る発信器（伝送器）１と計器室２にある受信計器４と電
源３の間が２本の線よりなる線路５で結ばれ、線路５に
流れる直流電流（例：４〜２０ｍＡ）が測定値を示すと
同時に、発信器１への供給電源となる方式で、計装工事
の簡単化、工事費の低減、信頼性の向上をはかれるなど
種々の利点を備えている。従来、このような２線式伝送
方式に使用されている伝送回路の多くは第１図に示すよ
うに帰還抵抗６により出力電流とプロセス量入力とをバ
ランスさせるような構成となっている。しかしながらこ
のような構成の２線式伝送回路は帰還抵抗６で発生する
電圧降下のだめ、発信器側で電源として使用できる電圧
範囲が減少してしまうという問題点を有している。まだ
マイクロコンピュータ等との結合性も悪いので、線形補
償などの信号処理もアナログ回路技術による精度の悪い
ものとなる。
検出器で得られた信号を計器室内の受信計器群へ伝送す
るのにつごうのよい方式として２線式伝送方式が多く使
われている。この方式は第１図に示すように、現場にあ
る発信器（伝送器）１と計器室２にある受信計器４と電
源３の間が２本の線よりなる線路５で結ばれ、線路５に
流れる直流電流（例：４〜２０ｍＡ）が測定値を示すと
同時に、発信器１への供給電源となる方式で、計装工事
の簡単化、工事費の低減、信頼性の向上をはかれるなど
種々の利点を備えている。従来、このような２線式伝送
方式に使用されている伝送回路の多くは第１図に示すよ
うに帰還抵抗６により出力電流とプロセス量入力とをバ
ランスさせるような構成となっている。しかしながらこ
のような構成の２線式伝送回路は帰還抵抗６で発生する
電圧降下のだめ、発信器側で電源として使用できる電圧
範囲が減少してしまうという問題点を有している。まだ
マイクロコンピュータ等との結合性も悪いので、線形補
償などの信号処理もアナログ回路技術による精度の悪い
ものとなる。
本発明は上記の問題点を解決するため罠なされたもので
、出力からプロセス量側への帰還がなくても高精度が実
現でき、発信器側で′電源として使用できる電圧範囲が
広く、かつマイクロコンピュータとの結合性の優れた２
線式伝送回路を実現することを目的としている。
、出力からプロセス量側への帰還がなくても高精度が実
現でき、発信器側で′電源として使用できる電圧範囲が
広く、かつマイクロコンピュータとの結合性の優れた２
線式伝送回路を実現することを目的としている。
Ａ／Ｄ変換回路と、前記コード出力の各ビットに対応し
て大きさの重みづけをした定電流を発生する定電、流回
路と、前記各ビットにおけるコード出力によシそれぞれ
駆動されて対応する前記定電流をオンオフするスイッチ
手段とを有し、前記定電。
て大きさの重みづけをした定電流を発生する定電、流回
路と、前記各ビットにおけるコード出力によシそれぞれ
駆動されて対応する前記定電流をオンオフするスイッチ
手段とを有し、前記定電。
流の総和が出力電流の前記検出信号に対応する可変部分
を形成するように構成したことを特徴とする。
を形成するように構成したことを特徴とする。
本発明の第２の発明に係わる２線式伝送回路は検出器か
らの検出信号を人力してコード出力を発生するＡ／Ｄ変
換回路と、前記コード出力の各ビｙトに対応して大きさ
の重みづけをした第１の定電流を発生する第１の定電流
回路と、前記各ビットにおけるコード出力によりそれぞ
れ坦４動されて対応する前記第１の定電流をオンオフす
るスイッチ手段と、前記Ａ ／ Ｄ変換回路からのコー
ド出力に対応するアナログ出力を発生させるＤ／Ａ変換
回路と、このＤ ／ Ａ変換回路からの出力と前記検出
信号との差に比例する第２の電流を発生させる第２の定
電流回路を有し、前記第１の定電流と第２の定電流の総
和が出力電流の前記検出信号に対応する可変部分を形成
するように構成したことを特徴とする。
らの検出信号を人力してコード出力を発生するＡ／Ｄ変
換回路と、前記コード出力の各ビｙトに対応して大きさ
の重みづけをした第１の定電流を発生する第１の定電流
回路と、前記各ビットにおけるコード出力によりそれぞ
れ坦４動されて対応する前記第１の定電流をオンオフす
るスイッチ手段と、前記Ａ ／ Ｄ変換回路からのコー
ド出力に対応するアナログ出力を発生させるＤ／Ａ変換
回路と、このＤ ／ Ａ変換回路からの出力と前記検出
信号との差に比例する第２の電流を発生させる第２の定
電流回路を有し、前記第１の定電流と第２の定電流の総
和が出力電流の前記検出信号に対応する可変部分を形成
するように構成したことを特徴とする。
以下図面を用いて本発明の詳細な説明する。
Ｍ２図は本発明に係る２線式伝送回路の基本原理を示す
原理回路図である。第１図と同じ部分（（は同一の記号
を付して説明を省略する。７は２線式伝送回路、８ｉｄ
検出器からグ［コセスＱ Ｋ対応して出力される検出信
号をコード変換するＡ／Ｄ変換回路である。９は端子Ｔ
１． Ｔ２に接続し前記Ａ／ｂ変換回路８のコード出力
Ｃ８に対応する電流を発生する電流発生回路で、■、１
〜■、Ｎは前記Ａ ／ Ｄ変換回路８ＯＮビットのコー
ド出力Ｃ８の各ビットに対応してその大きさの重みづけ
をした定電流を発生する定電流回路、”９４〜８９Ｎは
前記各ビットに対応する前記各定電流をオンオフするス
イッチ手段である。１Ｄは端子Ｔ１に接続し、前記Ａ／
Ｄ変換−回路８に電源として定電流（例えば４ｍＡなど
）ｆｒ：供給する定電流回路である。
原理回路図である。第１図と同じ部分（（は同一の記号
を付して説明を省略する。７は２線式伝送回路、８ｉｄ
検出器からグ［コセスＱ Ｋ対応して出力される検出信
号をコード変換するＡ／Ｄ変換回路である。９は端子Ｔ
１． Ｔ２に接続し前記Ａ／ｂ変換回路８のコード出力
Ｃ８に対応する電流を発生する電流発生回路で、■、１
〜■、Ｎは前記Ａ ／ Ｄ変換回路８ＯＮビットのコー
ド出力Ｃ８の各ビットに対応してその大きさの重みづけ
をした定電流を発生する定電流回路、”９４〜８９Ｎは
前記各ビットに対応する前記各定電流をオンオフするス
イッチ手段である。１Ｄは端子Ｔ１に接続し、前記Ａ／
Ｄ変換−回路８に電源として定電流（例えば４ｍＡなど
）ｆｒ：供給する定電流回路である。
このような回路描成における動作を次に説明する。検出
信号がＡ ／ Ｄ変換回路８に加わると、Ｎビットのコ
ード出力Ｃ８がスイッチ手段”Ｈ〜Ｓ、Ｎをオンオフす
る。この結果オンとなったスイッチ８９１ （ｉ ”’
１〜Ｎ）に対応する定電流源工９１による電流の和が
、線路５に流れ込む。定電流回路１０によって決まる電
流ｌ、は入力と無関係に常に線路５を流れ、出力電流Ｉ
。の基本分（アクティブゼロ）を構成する。この結果、
出力電流工。の可変部分は検出信号人力に対応したもの
となる。
信号がＡ ／ Ｄ変換回路８に加わると、Ｎビットのコ
ード出力Ｃ８がスイッチ手段”Ｈ〜Ｓ、Ｎをオンオフす
る。この結果オンとなったスイッチ８９１ （ｉ ”’
１〜Ｎ）に対応する定電流源工９１による電流の和が
、線路５に流れ込む。定電流回路１０によって決まる電
流ｌ、は入力と無関係に常に線路５を流れ、出力電流Ｉ
。の基本分（アクティブゼロ）を構成する。この結果、
出力電流工。の可変部分は検出信号人力に対応したもの
となる。
第３図は第２図の％流発生回路９の具体的な一実施例を
示す回路構成図でるる。１１は端子Ｔ１に接続し変換回
路８（第２図）Ｋ電源を供給する定電流源、１２は仁の
定電流源１１に接続するツェナダイオードなどの定電圧
素子、１３はこの定電圧素子１２および端子Ｔ、に接続
する、ＮチャンネルＦＥＴによ多構成され、スイッチ手
段Ｓ３．〜Ｓ３Ｎがオンとなったときのオン抵抗による
電圧降下分を補償する補償抵抗、１４は前記定電流源１
１と定電圧素子１２との接続点がその非反転入力端子に
接続し、その出力端子か反転入力端子に接続する演算増
幅器、Ｒ３１〜Ｒ３Ｎは仁の演算増幅器１４の前記反転
入力端子にその一端が接続する抵抗、８３１〜８３Ｎは
その一端がこの抵抗Ｒ３１〜”ＳＮの他端にそれぞれ接
続し、その他端が端子Ｔ２に接続するＮチャネルＦＥＴ
で構成されるスイッチ手段である。演算増幅器１４の電
源端子はＴ ＴＫ接続されており、端子Ｔ２側の電１’
２ 源端子に流れる電流は定電流であって、これと電流詠１
１とを流れる電流の和が出力電流の基本分となる。抵抗
Ｒ３１〜Ｒ３Ｎの抵抗値は、Ａ／Ｄ変換回路８からの各
ビットの重みうけに対応してＲ３，：Ｒ３２：・・・・
・・Ｒ２Ｈ−１：２：・・・・・・２Ｎ−１というよう
に重みかつけられている。また前記スイッチ手段Ｓ３．
〜Ｓ３Ｎのオン抵抗も同様の重みっけがなされている。
示す回路構成図でるる。１１は端子Ｔ１に接続し変換回
路８（第２図）Ｋ電源を供給する定電流源、１２は仁の
定電流源１１に接続するツェナダイオードなどの定電圧
素子、１３はこの定電圧素子１２および端子Ｔ、に接続
する、ＮチャンネルＦＥＴによ多構成され、スイッチ手
段Ｓ３．〜Ｓ３Ｎがオンとなったときのオン抵抗による
電圧降下分を補償する補償抵抗、１４は前記定電流源１
１と定電圧素子１２との接続点がその非反転入力端子に
接続し、その出力端子か反転入力端子に接続する演算増
幅器、Ｒ３１〜Ｒ３Ｎは仁の演算増幅器１４の前記反転
入力端子にその一端が接続する抵抗、８３１〜８３Ｎは
その一端がこの抵抗Ｒ３１〜”ＳＮの他端にそれぞれ接
続し、その他端が端子Ｔ２に接続するＮチャネルＦＥＴ
で構成されるスイッチ手段である。演算増幅器１４の電
源端子はＴ ＴＫ接続されており、端子Ｔ２側の電１’
２ 源端子に流れる電流は定電流であって、これと電流詠１
１とを流れる電流の和が出力電流の基本分となる。抵抗
Ｒ３１〜Ｒ３Ｎの抵抗値は、Ａ／Ｄ変換回路８からの各
ビットの重みうけに対応してＲ３，：Ｒ３２：・・・・
・・Ｒ２Ｈ−１：２：・・・・・・２Ｎ−１というよう
に重みかつけられている。また前記スイッチ手段Ｓ３．
〜Ｓ３Ｎのオン抵抗も同様の重みっけがなされている。
このような構成の電流発生回路９において、演算増幅器
１４の非反転入力端子には定電圧素子１２および補償用
抵抗１３をケ１．れる定電流により発生する一定の定電
圧Ｖ。１を加えられる。演算増幅器１４の反転入力端子
はゲイン１の帰還により前記定電圧ｖｏ、と等しくなる
ので、Ａ／Ｄ変換回路８からのコード入力に応じてスイ
ッチ手段Ｓ＾１〜８３Ｎがオンになると、各ピットの重
みづけに対応した定電流Ｉ５１〜Ｉ３ＮがＴ２端子に流
れ込む。この電流はＴ１端子を介して演算増幅器１４の
電源入力端子へ供給され、演算増幅器１４の出力端子か
ら各抵抗Ｒ３１〜Ｒ３Ｎに流れる。この結果端子Ｔ１か
らＴ２へは前記したコード入力に対応して流れる定電流
Ｉ３１〜１３Ｎの総和が流れることになる。
１４の非反転入力端子には定電圧素子１２および補償用
抵抗１３をケ１．れる定電流により発生する一定の定電
圧Ｖ。１を加えられる。演算増幅器１４の反転入力端子
はゲイン１の帰還により前記定電圧ｖｏ、と等しくなる
ので、Ａ／Ｄ変換回路８からのコード入力に応じてスイ
ッチ手段Ｓ＾１〜８３Ｎがオンになると、各ピットの重
みづけに対応した定電流Ｉ５１〜Ｉ３ＮがＴ２端子に流
れ込む。この電流はＴ１端子を介して演算増幅器１４の
電源入力端子へ供給され、演算増幅器１４の出力端子か
ら各抵抗Ｒ３１〜Ｒ３Ｎに流れる。この結果端子Ｔ１か
らＴ２へは前記したコード入力に対応して流れる定電流
Ｉ３１〜１３Ｎの総和が流れることになる。
第４図は第２図の電流発生回路９の具体的な他の実施例
を示す回路構成図でスイッチ手段のオン抵抗とそのばら
つきの影響をなくすようにしｆｃ蟻のである。１５は端
子Ｔ１に接続する定電流源で変換回路およびツェナダイ
オード１６に電流を供給するもの、１７はその電源入力
端子が端子Ｔ、、Ｔ２に接続し、前記定電流源１５と定
電圧素子１６との接続点における定電圧■。２がその非
反転入力端子に加わる演算増＋ｌｖ、ｉ器”” −８４
Ｎｇはそれぞれその−ｉ＞Ｗ１ａ が前記演算増幅器１７の出力端子に接続しそれぞれのゲ
ート端子にＡ ／ Ｄ変換回路からのコード出力の各ピ
ットが接続するＮチャネルＦＥＴで第１・１成されるス
イッチ手段’ Ｒ４１ａ −Ｒ４Ｎａはその一端が前記
スイッチ手段”’ｌａ −８４Ｎａの他端にそれぞれ接
続し、その他端が端子Ｔ２に接続する抵抗、Ｓ４．ｂ〜
Ｓ は前記スイッチ手段Ｓ４，３〜５４Ｎａの他端にそ
のＮｂ 一端がそれぞれ接続し、前記コード出力の各ビットがそ
れぞれそのゲート端子に接続するスイッチ手段、Ｒ４１
ｂ〜Ｒ４Ｎｂはその一端がこのスイッチ手段Ｓ４１．〜
” ４Ｎｂの他端にそれぞれ接続し、その他端が前記演
算増幅器１７０反転入力端子に接続する補償用抵抗であ
る。この補償用抵抗Ｒ４１ｂ −Ｒ４Ｎｂはその抵抗値
がＲ４１ｂ：Ｒ４□ｂ＝・・・・・・’ Ｒ４Ｎｂ−Ｒ
４ｊａ ’ ”４２ａ ’・・・・・・：ＲＡＮａとな
るように定めるＯＡ／Ｄ変換回路からのコード入力が加
わると、これに対応してスイッチ手段Ｓ４．ａとＳ４．
ｂ（ｉ−１〜Ｎ）とは同時にオンとなる。抵抗Ｒ４１ｂ
−Ｒ４ＮｂはこのときにＲ４１ａ −Ｒ４Ｎａを流れ
る電流に比例しだ重みっけをした電圧が帰還によシ定？
ｊ（ＦＥ ＶＣ２と正確に等しくなるよう圧する目的で
設けたもので、スイッチ手段５４１ａ−８４Ｎａのオン
抵抗のバラツキに上り生じる誤差を打消している。
を示す回路構成図でスイッチ手段のオン抵抗とそのばら
つきの影響をなくすようにしｆｃ蟻のである。１５は端
子Ｔ１に接続する定電流源で変換回路およびツェナダイ
オード１６に電流を供給するもの、１７はその電源入力
端子が端子Ｔ、、Ｔ２に接続し、前記定電流源１５と定
電圧素子１６との接続点における定電圧■。２がその非
反転入力端子に加わる演算増＋ｌｖ、ｉ器”” −８４
Ｎｇはそれぞれその−ｉ＞Ｗ１ａ が前記演算増幅器１７の出力端子に接続しそれぞれのゲ
ート端子にＡ ／ Ｄ変換回路からのコード出力の各ピ
ットが接続するＮチャネルＦＥＴで第１・１成されるス
イッチ手段’ Ｒ４１ａ −Ｒ４Ｎａはその一端が前記
スイッチ手段”’ｌａ −８４Ｎａの他端にそれぞれ接
続し、その他端が端子Ｔ２に接続する抵抗、Ｓ４．ｂ〜
Ｓ は前記スイッチ手段Ｓ４，３〜５４Ｎａの他端にそ
のＮｂ 一端がそれぞれ接続し、前記コード出力の各ビットがそ
れぞれそのゲート端子に接続するスイッチ手段、Ｒ４１
ｂ〜Ｒ４Ｎｂはその一端がこのスイッチ手段Ｓ４１．〜
” ４Ｎｂの他端にそれぞれ接続し、その他端が前記演
算増幅器１７０反転入力端子に接続する補償用抵抗であ
る。この補償用抵抗Ｒ４１ｂ −Ｒ４Ｎｂはその抵抗値
がＲ４１ｂ：Ｒ４□ｂ＝・・・・・・’ Ｒ４Ｎｂ−Ｒ
４ｊａ ’ ”４２ａ ’・・・・・・：ＲＡＮａとな
るように定めるＯＡ／Ｄ変換回路からのコード入力が加
わると、これに対応してスイッチ手段Ｓ４．ａとＳ４．
ｂ（ｉ−１〜Ｎ）とは同時にオンとなる。抵抗Ｒ４１ｂ
−Ｒ４ＮｂはこのときにＲ４１ａ −Ｒ４Ｎａを流れ
る電流に比例しだ重みっけをした電圧が帰還によシ定？
ｊ（ＦＥ ＶＣ２と正確に等しくなるよう圧する目的で
設けたもので、スイッチ手段５４１ａ−８４Ｎａのオン
抵抗のバラツキに上り生じる誤差を打消している。
すなわち、スイッチ手段”４１ｂ・・・・・・” ４Ｎ
ｂのオン抵抗が抵抗Ｒ４１，・・・・・・１ｔ４Ｎ、に
比べて充分小さく無視でき、抵抗Ｒ４１，・・・・・・
Ｒａｂは抵抗Ｒ４１ａ・・・・・・Ｒ４Ｎａに比べて充
分大きいとすると演算増幅器１７の反転入力端子に流入
する電流はＯであるから、次式が成り立つ０ 但し、■２．・・・・・・ｖＰＮはそれぞれ点Ｐ１・・
目・・ＰＮの電圧とし、Ｓｌ・・・・・・ＳＮはそれぞ
れスイッチ手段ｓ４１．・・・・・・５４Ｎｂがオンの
とき１Ｌオフのとき０の値をとるものとする。（１）式
を電圧ｖＰについて解くと、となる。またこのとき抵抗
Ｒ４４，・・・・・・Ｒ４Ｎｍを流れる電流工は であるから、 とおいて、これを（３）式で用いたものを（２）式に代
入すると、 〒−弓 となる。（４）式を１について解くと、となる。この結
果、（５）式から明らかなように、スイッチ手段Ｓ４４
．・・・・・・８４Ｎｍのオン抵抗にばらつきがあり、
点Ｐ１・・・・・・〜の電圧が全く等しい値にならない
場合にも、抵抗Ｒ４４，・・・・・・Ｒ４Ｎ１１１を流
れる電流の総和は点Ｐ１・・・・・・ＰＮの電圧が全て
Ｖ、に等しい場合に流れる電流の総和と等しくなる。し
たがって、点Ｐ１・・・・・・ＰＮに接続する抵抗”４
１ａ ’ Ｒ４２ａ’・・・・・・” ４Ｎａには、定
電圧■。２と、それぞれ重みっけをされた抵抗値Ｒ４１
１〜Ｒ４Ｎａによって定まる定電流がスイッチオン時に
流れる。この場合の電流の径路は、第３図の場合と同様
で、前記コード入力に対応する定電流の和が、基本分電
流（アクティブゼロ）と共に端子Ｔ１，１２間を流れる
ことになる。
ｂのオン抵抗が抵抗Ｒ４１，・・・・・・１ｔ４Ｎ、に
比べて充分小さく無視でき、抵抗Ｒ４１，・・・・・・
Ｒａｂは抵抗Ｒ４１ａ・・・・・・Ｒ４Ｎａに比べて充
分大きいとすると演算増幅器１７の反転入力端子に流入
する電流はＯであるから、次式が成り立つ０ 但し、■２．・・・・・・ｖＰＮはそれぞれ点Ｐ１・・
目・・ＰＮの電圧とし、Ｓｌ・・・・・・ＳＮはそれぞ
れスイッチ手段ｓ４１．・・・・・・５４Ｎｂがオンの
とき１Ｌオフのとき０の値をとるものとする。（１）式
を電圧ｖＰについて解くと、となる。またこのとき抵抗
Ｒ４４，・・・・・・Ｒ４Ｎｍを流れる電流工は であるから、 とおいて、これを（３）式で用いたものを（２）式に代
入すると、 〒−弓 となる。（４）式を１について解くと、となる。この結
果、（５）式から明らかなように、スイッチ手段Ｓ４４
．・・・・・・８４Ｎｍのオン抵抗にばらつきがあり、
点Ｐ１・・・・・・〜の電圧が全く等しい値にならない
場合にも、抵抗Ｒ４４，・・・・・・Ｒ４Ｎ１１１を流
れる電流の総和は点Ｐ１・・・・・・ＰＮの電圧が全て
Ｖ、に等しい場合に流れる電流の総和と等しくなる。し
たがって、点Ｐ１・・・・・・ＰＮに接続する抵抗”４
１ａ ’ Ｒ４２ａ’・・・・・・” ４Ｎａには、定
電圧■。２と、それぞれ重みっけをされた抵抗値Ｒ４１
１〜Ｒ４Ｎａによって定まる定電流がスイッチオン時に
流れる。この場合の電流の径路は、第３図の場合と同様
で、前記コード入力に対応する定電流の和が、基本分電
流（アクティブゼロ）と共に端子Ｔ１，１２間を流れる
ことになる。
第５図は本発明に係る二線式伝送回路の他の変形例で、
使用するＡ／Ｄ変換回路が有する以上の分解能を実現す
るものを示す回路構成図である。
使用するＡ／Ｄ変換回路が有する以上の分解能を実現す
るものを示す回路構成図である。
１８は検出信−号を入力してＡ ／ Ｄ変換回路８へ出
力する入力バッファ回路、１９は定電流源１ｏがらの定
電流で駆動されて定電圧Ｖ。３を発生するツェナーダイ
オードなどの定電圧素子である。２ｏはＡ／Ｄ変換回路
８が有する分解能以上の部分の電流を供給する分解能補
償回路で、Ｄ／Ａ変換回路３ｏと定電流回路４０とから
構成される１、前記Ｄ／Ａ変換回路３０において、２１
は前記定電圧素子１９によって発生する定電圧ｖＣ３に
接続する定電流回路、Ｒ５１〜Ｒ５Ｎはこの定電流回路
２１に接続し直列抵抗回路を形成する抵抗、Ｓ５．〜Ｓ
５Ｎはこの抵抗Ｒ５１〜Ｒ５Ｎの両端にそれぞれ接続す
るスイッチ手段である。
力する入力バッファ回路、１９は定電流源１ｏがらの定
電流で駆動されて定電圧Ｖ。３を発生するツェナーダイ
オードなどの定電圧素子である。２ｏはＡ／Ｄ変換回路
８が有する分解能以上の部分の電流を供給する分解能補
償回路で、Ｄ／Ａ変換回路３ｏと定電流回路４０とから
構成される１、前記Ｄ／Ａ変換回路３０において、２１
は前記定電圧素子１９によって発生する定電圧ｖＣ３に
接続する定電流回路、Ｒ５１〜Ｒ５Ｎはこの定電流回路
２１に接続し直列抵抗回路を形成する抵抗、Ｓ５．〜Ｓ
５Ｎはこの抵抗Ｒ５１〜Ｒ５Ｎの両端にそれぞれ接続す
るスイッチ手段である。
前記定電流回路４０において、２２はその電源入力端子
の一端が前記定電圧素子１９の一端（ｖＬ圧Ｖ。、の点
）に接献し、他端が端子Ｔ２に接続し、その非反転入力
端子に前記抵抗Ｒ５１の一端Ａが接続し、さらにその出
力端子が反転入力端子に接続する演算増幅器、２３はそ
の霜、源入力端子の一端を端子Ｔ１に接続し、他端を端
子Ｔ２に接続し、前記バッファ回路１８の出力端子をそ
の非反転入力端子に接続し、その出力端子をその反転入
力端子に接続する演算増幅器、Ｒ６ｏは前記演算増幅器
２２と２３の両出力端子に接続する電流制限用抵抗であ
る。
の一端が前記定電圧素子１９の一端（ｖＬ圧Ｖ。、の点
）に接献し、他端が端子Ｔ２に接続し、その非反転入力
端子に前記抵抗Ｒ５１の一端Ａが接続し、さらにその出
力端子が反転入力端子に接続する演算増幅器、２３はそ
の霜、源入力端子の一端を端子Ｔ１に接続し、他端を端
子Ｔ２に接続し、前記バッファ回路１８の出力端子をそ
の非反転入力端子に接続し、その出力端子をその反転入
力端子に接続する演算増幅器、Ｒ６ｏは前記演算増幅器
２２と２３の両出力端子に接続する電流制限用抵抗であ
る。
検出信号が入力バッファ回路１８に加わるとこの検出信
号に対応するコード出力がＡ／Ｄ変換回路から発生し、
前述の具体例のような電流発生回路９を辿して前記コー
ド出力に対応する電ηｊＩａが端子１１１２間に流れる
。Ａ／Ｄ変換回路８からのコード出力の各ビット出力は
スイッチ手段”ｓ＋〜Ｓ５Ｎをオンオフし、これに伴な
ってＡ Ａに発生する電圧に対応する電圧■２２がひ算
増幅器２２の出力端子に現われる。一方バッファ回路１
８からの検出４６号に対応した信号■２３が酬智−増幅
器２３から出力される。この結果抵抗Ｒ６ｏに１信号ｖ
２．とｖ２２との差に対応した１１１．流、すなわち、
Ａ／Ｄ変換回路８の出力に表われる、実際の検出信号と
の間のテゾタル化誤差に対応した電流ｌｒが流れる。こ
の１１１．流Ｉｒの径路は、（２）のように端子Ｔ１→
演算増幅器２３の′ル、ゆに入力端子→抵抗”６０→演
ｑ、増幅器２２の出力端子→同？Ｉ＋、源入力端子→端
子Ｔ２となるから、抵抗Ｒ６゜の値を適当に選べは市、
流発生回路９により流れる電流ｌａの分解能を補完する
ように電流Ｉｒを出力電流に加えることができる。この
結果変換ビットｈの少ない、分解能の低いＡ／Ｄ変換回
路を使用して高い分解能の電流出力Ｉ。を得ることがで
きる。
号に対応するコード出力がＡ／Ｄ変換回路から発生し、
前述の具体例のような電流発生回路９を辿して前記コー
ド出力に対応する電ηｊＩａが端子１１１２間に流れる
。Ａ／Ｄ変換回路８からのコード出力の各ビット出力は
スイッチ手段”ｓ＋〜Ｓ５Ｎをオンオフし、これに伴な
ってＡ Ａに発生する電圧に対応する電圧■２２がひ算
増幅器２２の出力端子に現われる。一方バッファ回路１
８からの検出４６号に対応した信号■２３が酬智−増幅
器２３から出力される。この結果抵抗Ｒ６ｏに１信号ｖ
２．とｖ２２との差に対応した１１１．流、すなわち、
Ａ／Ｄ変換回路８の出力に表われる、実際の検出信号と
の間のテゾタル化誤差に対応した電流ｌｒが流れる。こ
の１１１．流Ｉｒの径路は、（２）のように端子Ｔ１→
演算増幅器２３の′ル、ゆに入力端子→抵抗”６０→演
ｑ、増幅器２２の出力端子→同？Ｉ＋、源入力端子→端
子Ｔ２となるから、抵抗Ｒ６゜の値を適当に選べは市、
流発生回路９により流れる電流ｌａの分解能を補完する
ように電流Ｉｒを出力電流に加えることができる。この
結果変換ビットｈの少ない、分解能の低いＡ／Ｄ変換回
路を使用して高い分解能の電流出力Ｉ。を得ることがで
きる。
なお＋ａ１シ具体例のｉｊｌ ｎ増幅器１４，４７．２
３の出力端子にトランジスタなどの電流ブースターを設
け、演嘗増幅器１４ 、１７ 、２３の電源入力端子を
定知圧素子の両端に接続すれば、出力’ｉｌｉ流のベー
ス分となる動作茄流と、可変部分とを分離することもで
きる０こうすることにより、出力πｊ、流の基本分の値
を容易かつ正確ＶＣ定電流回路で定めることができ□
る。
３の出力端子にトランジスタなどの電流ブースターを設
け、演嘗増幅器１４ 、１７ 、２３の電源入力端子を
定知圧素子の両端に接続すれば、出力’ｉｌｉ流のベー
ス分となる動作茄流と、可変部分とを分離することもで
きる０こうすることにより、出力πｊ、流の基本分の値
を容易かつ正確ＶＣ定電流回路で定めることができ□
る。
またＡ／Ｄ変換回路８の出力をマイクロプロセッサを用
いて線形補償などの信号処理を行ない、処理後の信号に
対応した電流出力を得ることも容易にできる。
いて線形補償などの信号処理を行ない、処理後の信号に
対応した電流出力を得ることも容易にできる。
壕だ上記の具体例に示すような二線式伝送回路は回路構
成上出力電流径路に帰還抵抗を有していないので、発熱
が一箇所に年中せず、一様に分散するので、半導体ＩＣ
化が容易である。
成上出力電流径路に帰還抵抗を有していないので、発熱
が一箇所に年中せず、一様に分散するので、半導体ＩＣ
化が容易である。
以上述べたように本発明によれば、帰還抵抗を用いない
ので発信器側で電源ｔＨ：として使用できる範囲が広く
、高精度でかつマイクロコンピュータとの結合性の優れ
た２線式伝送回路を実現できる。
ので発信器側で電源ｔＨ：として使用できる範囲が広く
、高精度でかつマイクロコンピュータとの結合性の優れ
た２線式伝送回路を実現できる。
第１図は、従来の２線式臥送回路の原理を示す原理訝明
図、第２図は本発明に係る二線式伝送回路の原理回路図
、第３図は第２図の一部の具体的一実施例、第４図を１
同仙の実施例、第５図は本発明に係る二線式伝送回路の
他の変形例である。 ８・・・Ａ／Ｄ変換回路、３０・・・Ｄ／Ａ変換回路、
４０・・・第２の定電流回路、Ｃ・・・コード出力、”
９１〜Ｉ９Ｎ・・・定電流回路、８９１〜”９Ｎ・”３
１〜８３Ｎ・”４１゜〜５４Ｎａ” ４１ｂ〜” ４Ｎ
ｂ ”’スイッチ手段。
図、第２図は本発明に係る二線式伝送回路の原理回路図
、第３図は第２図の一部の具体的一実施例、第４図を１
同仙の実施例、第５図は本発明に係る二線式伝送回路の
他の変形例である。 ８・・・Ａ／Ｄ変換回路、３０・・・Ｄ／Ａ変換回路、
４０・・・第２の定電流回路、Ｃ・・・コード出力、”
９１〜Ｉ９Ｎ・・・定電流回路、８９１〜”９Ｎ・”３
１〜８３Ｎ・”４１゜〜５４Ｎａ” ４１ｂ〜” ４Ｎ
ｂ ”’スイッチ手段。
Claims (2)
- （１） 検出器からの検出信号を入力してコード出力を
発生するＡ ／ Ｄ変換回路と、尚記コード出力の各ビ
ットに対応して大きさの重みづけをした定電流を発生す
る定電流回路と、前記各ビットにおけるコード出力によ
りそれぞれ駆動されて対応する前記定電流をオンオフす
るスイッチ手段とを有し、前記定電流の総和が出力電流
の前記検出信号に対応する可変部分を形成するように構
成したことを特徴とする２線式伝送回路。 - （２） 検出器からの検出信号を入力してコード出力を
発生するＡ／Ｄ変換回路と、前記コード出力の各ピッ）
Ｋ対応して大きさの重みづけをした第１の定電流を発生
する第１の定電流回路と、前記各ピッ）Ｋおけるコード
出力によりそれぞれ駆動されて対応する前記第１の定電
流をオンオフするスイッチ手段と、前記Ａ ／ Ｄ変換
回路からのコード出力に対応するアナログ出力を発生さ
せるＤ／Ａ変換回路と、とのＤ／Ａ変換回路からの出力
と前記検出信号との差に比例する第２の電流を発生させ
る第２の定電流回路を有し、前記第１の定電流と第２の
定電流の総和が出力電流の前記検出信号に対応する可変
部分を形成するように構成したことを特徴とする２線式
伝送回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3300484A JPS60176200A (ja) | 1984-02-23 | 1984-02-23 | ２線式伝送回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3300484A JPS60176200A (ja) | 1984-02-23 | 1984-02-23 | ２線式伝送回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60176200A true JPS60176200A (ja) | 1985-09-10 |
| JPH0363794B2 JPH0363794B2 (ja) | 1991-10-02 |
Family
ID=12374689
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3300484A Granted JPS60176200A (ja) | 1984-02-23 | 1984-02-23 | ２線式伝送回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60176200A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01156418U (ja) * | 1988-04-21 | 1989-10-27 | ||
| JPH03106428U (ja) * | 1990-02-15 | 1991-11-01 | ||
| JPH0696382A (ja) * | 1992-09-10 | 1994-04-08 | Japan Energy Corp | 情報伝送方式 |
| JPH0729086A (ja) * | 1993-07-13 | 1995-01-31 | Japan Energy Corp | 情報伝送方式 |
-
1984
- 1984-02-23 JP JP3300484A patent/JPS60176200A/ja active Granted
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01156418U (ja) * | 1988-04-21 | 1989-10-27 | ||
| JPH03106428U (ja) * | 1990-02-15 | 1991-11-01 | ||
| JPH0696382A (ja) * | 1992-09-10 | 1994-04-08 | Japan Energy Corp | 情報伝送方式 |
| JPH0729086A (ja) * | 1993-07-13 | 1995-01-31 | Japan Energy Corp | 情報伝送方式 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0363794B2 (ja) | 1991-10-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS63108499A (ja) | 抵抗遠隔送信器のタップ位置を決定する方法及びこの方法を実施するための回路装置 | |
| JPS645360B2 (ja) | ||
| JPWO2004053507A1 (ja) | 電圧印加電流測定装置及びそれに使用されるスイッチ付き電流バッファ | |
| JPS60176200A (ja) | ２線式伝送回路 | |
| Samitier et al. | A current-mode interface circuit for a piezoresistive pressure sensor | |
| WO2006057054A1 (ja) | 湿度計測装置 | |
| JP2008267965A (ja) | 圧力センサ装置 | |
| JPS5926070B2 (ja) | 対数変換器 | |
| EP0500645A1 (en) | Transducer signal conditioning circuit | |
| SU586463A1 (ru) | Устройство дл определени модул | |
| JP3158862B2 (ja) | 測温抵抗体回路 | |
| JPH0441614Y2 (ja) | ||
| JP4366468B2 (ja) | 電流検出回路 | |
| SU962987A1 (ru) | Масштабный усилитель | |
| JPS582085A (ja) | ホ−ル素子装置 | |
| JP2576235Y2 (ja) | 電圧又は電流測定装置 | |
| JPS6227627B2 (ja) | ||
| JPH0348713Y2 (ja) | ||
| JPH079107Y2 (ja) | 全波整流回路 | |
| JPS60177730A (ja) | Ｄ／ａ変換器 | |
| JPH0743624Y2 (ja) | 温度測定装置 | |
| JPH0548457A (ja) | センサ出力信号のａ／ｄ変換方法 | |
| JPH07113654B2 (ja) | 電子回路 | |
| GB2240183A (en) | Transducer signal conditioning circuit | |
| SU1377753A1 (ru) | Преобразователь тока в напр жение |