JPS60171537A - Microprogram controller - Google Patents

Microprogram controller

Info

Publication number
JPS60171537A
JPS60171537A JP2658184A JP2658184A JPS60171537A JP S60171537 A JPS60171537 A JP S60171537A JP 2658184 A JP2658184 A JP 2658184A JP 2658184 A JP2658184 A JP 2658184A JP S60171537 A JPS60171537 A JP S60171537A
Authority
JP
Japan
Prior art keywords
microprogram
ram
selector
program
stored
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2658184A
Other languages
Japanese (ja)
Inventor
Harunobu Kinoshita
木下 治信
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujifilm Business Innovation Corp
Original Assignee
Fuji Xerox Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Xerox Co Ltd filed Critical Fuji Xerox Co Ltd
Priority to JP2658184A priority Critical patent/JPS60171537A/en
Publication of JPS60171537A publication Critical patent/JPS60171537A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To change quickly and easily the contents of a microprogram by providing an RAM which can store the microprogram to be changed among those stored in a PROM. CONSTITUTION:When a change is needed to the contents of a microprogram MP1, a selector 21 is set under a B input selection state by a selection signal SL1. Then a write control signal WT is set active to write a microprogram MP2 to be changed to an RAM20 with an address AD2 corresponding to an address to be changed of a PROM10. Then the selector 21 is set again under an A input selection state by the signal SL1, and the reading of the stored MP2 is started to the RAM20. Thus a selector 30 is set automatically under a B input selection state by a selection signal SL2. Therefore the programs are executed successively according to the MP2 stored in the RAM20.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、情報処理装置のマイクロプログラム制御装
aζこ関し、特ζここのマイクロプログラムの内容を迅
速かつ容易に変更し得る装置の具現化に関する。
[Detailed Description of the Invention] [Field of Industrial Application] The present invention relates to a microprogram control device for an information processing device, and specifically relates to an embodiment of a device that can quickly and easily change the contents of the microprogram. Regarding.

〔従来技術〕[Prior art]

一般に、上記マイクロプログラム制御装置では、同プロ
グラムを格納するプログラムメモリとしてFROM(プ
ログラマブルリードオンリメモリ)を使用しており、該
FROMに格納されたマイクロプログラムをマイクロプ
ログラム実行回路にて実行させるとともに、この実行回
路における当該実行プログラムに基づいてさらに次に実
行すべきマイクロプログラムを呼び出すべく、同実行回
路出力を用いて上記FROMをアクセスすることにより
、順次円滑なマイクロプログラム制御を実現している。
Generally, the above-mentioned microprogram control device uses FROM (programmable read only memory) as a program memory to store the program, and the microprogram stored in the FROM is executed by a microprogram execution circuit. In order to call the next microprogram to be executed based on the execution program in the execution circuit, the FROM is accessed using the output of the execution circuit, thereby realizing sequential and smooth microprogram control.

し従来技術の問題点〕 このように、プログラムメモリとしてFROMを用いる
ようにしたことで、マイクロプログラムの設定やこの保
持等が容易になったものの、同FROMにバグが発生し
たような場合には、1)この交換のために、長時間に渡
って上述したマイクロプログラムの実行およびこの制御
を中断せざるを得なくなる。
[Problems with the Prior Art] As described above, by using FROM as the program memory, it has become easier to set up and maintain microprograms, but if a bug occurs in the FROM, , 1) Due to this exchange, execution of the above-mentioned microprogram and its control must be interrupted for a long time.

2)同FROMがプログラムの書き換え可能なEPRO
Mのようなものであったとしても、この際のプログラム
変更には相当の時間を要し、やはりこの間は上述したマ
イクロプログラムの実行詔よびこの制御を中断せざるを
得なくなる。
2) The same FROM is an EPRO whose program can be rewritten.
Even if it is something like M, it will take a considerable amount of time to change the program at this time, and the above-mentioned execution command and control of the microprogram will have to be interrupted during this time.

などの不都合が生じることとなった。This resulted in inconveniences such as:

〔発明の目的〕[Purpose of the invention]

この発明は、上記FROMの格納プログラム内容に変更
の必要が生じても、上述したマイクロプログラムの実行
およびこの制御を中断することなく直ちに同変更内容に
応じたこれらプログラムの実行および制御を達成せしめ
るマイクロプログラム制御装置を提供することを目的と
する。
The present invention provides a microprocessor that can immediately execute and control the above-mentioned microprograms in accordance with the changed contents without interrupting the execution and control of the above-mentioned microprograms even if it becomes necessary to change the contents of the programs stored in the FROM. The purpose is to provide a program control device.

〔発明の構成〕[Structure of the invention]

この発明では、プログラムメモリとして上記FROMの
他に、臨時的に任意のマイクロプロクラム(上記FRO
Mに格納されているマイクロプログラムの変更所望プロ
グラム)を格納することのできるRAM(ランダムアク
セスメモリ)を用意するとともiこ、このRAMに上記
任意のマイクロプログラムを書き込むための適宜な外部
書き込み手段、および該書き込み手段の発する所定の選
択信号に基づいて同書き込み手段が指定するアドレスと
前述したマイクロプログラム実行回路から指定されるア
ドレスとのうちいずれか一方を選択的に上記RAMに加
えるようになる第1のセレクタ、およびこのRAMがマ
イクロプログラムの読み出しを行っている間はこのRA
Mから読み出されるプログラムを選択的に前記マイクロ
プログラム実行回路に加え、それ以外のとき社上記FR
OMから読み出されるプログラムを選択的に前記マイク
ロプログラム実行回路に加えるようになるM2のセレク
タをそれぞれ設け、必要に応じて、上記用意したRAM
に所望のマイクロプログラムを自由に書き込むことがで
き、またこの書き込んだマイクロプログラムを前記マイ
クロプログラム実行回路に自由に実行させることができ
るようにする。
In this invention, in addition to the above FROM as a program memory, an arbitrary micro program (the above FROM) can be temporarily used as a program memory.
A RAM (Random Access Memory) capable of storing a desired program for changing the microprogram stored in M is prepared, and an appropriate external writing means for writing the above-mentioned arbitrary microprogram into this RAM; and a second memory which selectively adds either one of the address designated by the writing means and the address designated from the microprogram execution circuit described above to the RAM based on a predetermined selection signal issued by the writing means. 1 selector, and this RAM while reading the microprogram.
Selectively add the program read from M to the microprogram execution circuit, and otherwise
An M2 selector is provided for selectively adding the program read from the OM to the microprogram execution circuit, and if necessary, the RAM prepared above is
A desired microprogram can be freely written into the microprogram, and the written microprogram can be freely executed by the microprogram execution circuit.

〔発明の効果〕〔Effect of the invention〕

したがって、この発明にかかるマイクロプログラム制御
装置によれば、何時いかなるときFROMの格納プログ
ラム内容iこ変更の必要が生じても、上記RAMの使用
により容易かつ迅速にこれに対応することができ、良好
に上記目的を達成することができる。
Therefore, according to the microprogram control device according to the present invention, even if it becomes necessary to change the program contents stored in the FROM, it is possible to easily and quickly cope with the change by using the RAM. The above objectives can be achieved.

〔実施例〕〔Example〕

図に、この発明にかかるマイクロプログラム制御装置の
一実施例を示す。
The figure shows an embodiment of a microprogram control device according to the present invention.

同図に示すように、この実施例装置は、プログラムメモ
リとしてFROMI OとRAM20との2つのメモリ
を有しており、セレクタ3oの選択によって、上記FR
OMIOから読み出されるマイクロプログラムMPI、
あるいは上記RAM20から読み出されるマイクロプロ
グラムMP2のうちのいずれかがラッチ回路40にラッ
チされ、さらにマイクロプログラム実行回路50に加え
られるようになっている。
As shown in the figure, this embodiment device has two memories, FROMI O and RAM 20, as program memories, and the above-mentioned FR
Microprogram MPI read from OMIO,
Alternatively, one of the microprograms MP2 read from the RAM 20 is latched by the latch circuit 40 and further added to the microprogram execution circuit 50.

ここで、上記セレクタ30は、RAM20が上記マイク
ロプログラムMP2の読み出し状態にある間能動となる
選択信号SL2に基づいて上述した選択動作を実行する
回路であり、上記選択信号SL、2が非能動にある間は
A入力すなわちFROMIOから読み出されるマイクロ
プログラムMP1を選択出力し、上記選択信号SL2が
能動となっている間はB入力すなわちRAM20から読
み出されるマイクロプログラムMP2を選択出力するよ
う動作する。換言すればこのセレクタ30は、RAM2
0がマイクロプログラムMP2を読み出している間は優
先的にこれを選択出力する回路である。
Here, the selector 30 is a circuit that executes the selection operation described above based on the selection signal SL2 that is active while the RAM 20 is in the reading state of the microprogram MP2, and the selection signal SL,2 is inactive. During a certain period of time, it operates to selectively output the microprogram MP1 read from the A input, ie, FROMIO, and while the selection signal SL2 is active, it operates to selectively output the microprogram MP2, which is read from the B input, ie, the RAM 20. In other words, this selector 30
0 is a circuit that selectively outputs the microprogram MP2 with priority while it is being read.

また、上記マイクロプログラム実行回路5oは、セレク
タ30によって選択されかつラッチ回路40にラッチさ
れたマイクロプログラムMPIまたはMP2を実行する
とともζこ、当該実行プログラムに基づいてさらに次に
実行すべきマイクロプログラムを呼び出すべく上記FR
OMI OまたはRAM20をアクセスする回路であり
、このアクセスするためのアドレス信号ADIは、この
実施例装置では、同図に示すように、上記FROMI 
Oとセレクタ21とにそれぞれ加えられるようになって
いる。
Furthermore, when the microprogram execution circuit 5o executes the microprogram MPI or MP2 selected by the selector 30 and latched by the latch circuit 40, it also executes a microprogram to be executed next based on the execution program. FR above to call
This is a circuit for accessing OMI O or RAM 20, and in this embodiment, the address signal ADI for accessing is the circuit for accessing the FROMI O, as shown in the figure.
0 and the selector 21, respectively.

このセレクタ21は、外部スイッチ回路22を介して図
示しない外部書き込み装置から加えられるアドレス信号
AD2 (B入力)と、上記マイクロプログラム実行回
路50から加えられるアドレス信号ADI(A入力)と
のうち、いずれか一方を同じく上記外部スイッチ回路2
2を介して外部から加えられる選択信号SLIに基づい
て選択出力する回路であり、この選択出力されたアドレ
ス信号が上記RAM20に加えられる。
This selector 21 receives either an address signal AD2 (B input) applied from an external writing device (not shown) via an external switch circuit 22, or an address signal ADI (A input) applied from the microprogram execution circuit 50. One side is also connected to the above external switch circuit 2.
This is a circuit that selects and outputs an address signal based on a selection signal SLI applied from the outside via SLI, and this selectively output address signal is applied to the RAM 20.

外部スイッチ回路22は、上述したように図示しない外
部書き込み装置に接続されて、上記アドレス信号AD2
、および上記選択信号SL1、そして上記RARj20
に格納すべくマイクロプログラムMP2、さらにこの書
き込み制御信号WTをそれぞれ任意に開閉する回路であ
る。
The external switch circuit 22 is connected to an external writing device (not shown) as described above, and receives the address signal AD2.
, and the selection signal SL1, and the RARj20
This circuit arbitrarily opens and closes the microprogram MP2 to be stored in the microprogram MP2 and the write control signal WT.

次に、この実施例装置の用法並びに該用法に基づく動作
例について説明する。
Next, the usage of this example device and an example of operation based on the usage will be explained.

FROMIQは予め所定のマイクロプログラムMPlが
格納されたプログラムメモリ、RAM20は必要に応じ
て上記マイクロプログラムMPIの変更所望プログラム
すなわちマイクロプログラムMP2が格納されるプログ
ラムメモリである。
FROMIQ is a program memory in which a predetermined microprogram MP1 is stored in advance, and RAM20 is a program memory in which a program desired to change the microprogram MPI, that is, a microprogram MP2, is stored as necessary.

例えばいま、上記RAM20が空の状態すなわち上記マ
イクロプログラムMP2がいまだ書き込まれていない状
態で、しかも前記セレクタ21がA入力選択状態にある
とすると、前記セレクタ30も自動的にA入力選択状態
となることから、同実施例装置は上記FROMI Qに
予め格納されたマイクロプログラムMPIに基づいてこ
れが順次実行されるよう機能する。すなわち、同図に示
すPROMI O→セレクタ30→ラッチ回路40→マ
イクロプログラム実行回路50→FROMI Oといつ
たループをもって、上記マイクロプログラムMPIの実
行、および当該実行プログラムに基づく次プログラムの
読み出しといった周知の動作を繰り返し実施する。
For example, if the RAM 20 is now empty, that is, the microprogram MP2 has not yet been written, and the selector 21 is in the A input selection state, the selector 30 will automatically be in the A input selection state. Therefore, the device of this embodiment functions to sequentially execute the microprograms MPI stored in the FROMI Q in advance. That is, the loop shown in the figure is PROMI O→selector 30→latch circuit 40→microprogram execution circuit 50→FROMI O, and performs well-known processes such as execution of the microprogram MPI and reading of the next program based on the execution program. Perform the action repeatedly.

そしてこの動作中に、上記マイクロプログラムMP1の
内容に変更の必要が生じた場合は、前記外部スイッチ回
路22を通じて上記RAM20に所望のマイクロプログ
ラムMP2を書き込むこととなる。すなわちこの場合、
前記選択信号8Llによってセレクタ21をB入力選択
状態とし、さらに前記書き込み制御信号WTを能動とし
て上記FROMI Qの変更所望番地に対応したアドレ
スAD2をもって変更所望マイクロプログラムMP2を
上記RAM20に書き込む。
During this operation, if it becomes necessary to change the contents of the microprogram MP1, a desired microprogram MP2 is written into the RAM 20 through the external switch circuit 22. That is, in this case,
The selector 21 is set to the B input selection state by the selection signal 8Ll, and the write control signal WT is activated to write the microprogram MP2 to be changed into the RAM 20 with the address AD2 corresponding to the address desired to be changed in the FROMI Q.

この後、選択信号SLIによって上記セレクタ21を再
びA入力選択状態とし、RAM20から上記格納したマ
イクロプログラムMP2の読み出しを開始させれば、前
述したように選択信号SL2によってセレクタ30が自
動的ζj’−B−人力選択状態となることから、同実施
例装置は上記RAM20に格納されたマイクロプログラ
ムMP2に基づいてこれが順次実行されるよう機能する
。すなわち、同図に示すRAM20→セレクタ30→ラ
ッチ回路40→マイクロプログラム実行回路50→セレ
クタ21→RAM20といったループをもって、上記マ
イクロプログラムMP2の実行、および当該実行プログ
ラムに基づく次プログラムの読み出しといった前述同様
の動作を繰り返し実施する。
Thereafter, when the selector 21 is again set to the A input selection state by the selection signal SLI and reading of the stored microprogram MP2 is started from the RAM 20, the selector 30 is automatically set to ζj'- by the selection signal SL2 as described above. Since it is in the B-manual selection state, the apparatus of this embodiment functions to sequentially execute the microprogram MP2 stored in the RAM 20. That is, the loop shown in the figure is RAM 20 → selector 30 → latch circuit 40 → microprogram execution circuit 50 → selector 21 → RAM 20, and the same operations as described above, such as execution of the microprogram MP2 and reading of the next program based on the execution program, are performed. Perform the action repeatedly.

なあ、このマイクロプログラムMP2の実行が完了した
場合、すなわち変更部分にかかるプログラムの実行が完
了した場合は、上記RAM2Qiζ勿けるマイクロプロ
グラムMP2の読み出し動作もすでに完了されて上記セ
レクタ30がA入力選択状態に自動復帰しており、FR
OM、lQの前記変更されたプログラムに対応する番地
の次の番地からそれぞれ対応するマイクロプログラムM
PIが順次読み出され、実行されることとなる。
Incidentally, when the execution of this microprogram MP2 is completed, that is, when the execution of the program related to the changed part is completed, the reading operation of the microprogram MP2 from the RAM2Qiζ has already been completed, and the selector 30 is in the A input selection state. It automatically returns to FR
The corresponding microprogram M from the address next to the address corresponding to the changed program in OM and lQ.
The PIs will be sequentially read and executed.

このようiこ、この実施例装置によれば、容易かつ迅速
にプログラム変更が達成される。またこの実施例装置で
は、上記RAM20にマイクロプログラムMP2を書き
込みながら同時ζζこれを読み出すようにすることで、
変更しようとするプログラム(マイクロプログラムMP
2)の機能確認を行うこともできる。
Thus, according to the device of this embodiment, program changes can be easily and quickly achieved. In addition, in this embodiment device, the microprogram MP2 is written into the RAM 20 and simultaneously read out.
Program to be changed (micro program MP
You can also check the functionality of 2).

【図面の簡単な説明】[Brief explanation of drawings]

図はこの発明にかかるマイクロプログラム制御装置の一
実施例を示すシロツク図である。 1G−FROM、20−RAM、21.30・・・セレ
クタ、22・・・外部スイッチ回路、4o・・・ラッチ
回路、50・・・マイクロプログラム夾行回路。
The figure is a block diagram showing one embodiment of the microprogram control device according to the present invention. 1G-FROM, 20-RAM, 21.30...Selector, 22...External switch circuit, 4o...Latch circuit, 50...Microprogram interception circuit.

Claims (1)

【特許請求の範囲】[Claims] マイクロプログラムが格納されるプログラムメモリと、
前記マイクロプログラムを順次実行するとともに、当該
実行プログラムに基づいてさらに次に実行すべきマイク
ロプログラムを呼び出すべく前記プログラムメモリをア
クセスするマイクロプログラム実行回路とを具えたマイ
クロプログラム制御装置に電いて、前記プログラムメモ
リの1つであり、予め第1のマイクロプログラムが格納
されたFROMと、同じく前記プログラムメモリの1つ
であり、前記第1のマイクロプログラムと異なる第2の
マイクロプログラムが臨時的に格納されるRAMと、該
RAMに前記第2のマイクロプログラムを書き込むため
の外部書き込み手段と、核外部書き込み手段から出力さ
れる選択信号に基づき、咳外部書き込み手段から指定さ
れるアドレスおよび前記マイクロプログラム実行回路か
ら指定されるアドレスのうちいずれか一方を選択的に前
記RAMに加える第1のセレクタと、前記RAMから前
記第2のマイクロプログラムが読み出されている間はこ
の第2のマイクロプロゲラ1ム剣選択的ζζ前記マイク
ロプログラム奥行回路Iこ加え、それ以外のときは前記
FROMから読み出される前記第1のマイクロプログラ
ムを選択的に前記マイクロプログラム実行回路に加える
ようになる第2のセレクタとを具えたことを特徴とする
マイクロプログラム制御装置。
a program memory in which microprograms are stored;
a microprogram execution circuit that sequentially executes the microprograms and accesses the program memory to call a microprogram to be executed next based on the execution program; FROM, which is one of the memories and in which a first microprogram is stored in advance; and a FROM, which is also one of the program memories, and in which a second microprogram different from the first microprogram is temporarily stored. RAM, external writing means for writing the second microprogram into the RAM, and an address specified by the external writing means and from the microprogram execution circuit based on a selection signal output from the external writing means. a first selector that selectively adds one of the designated addresses to the RAM; and a second microprogram selector that selectively adds one of the specified addresses to the RAM; selective ζζ the microprogram depth circuit I; and a second selector configured to selectively add the first microprogram, which would otherwise be read from the FROM, to the microprogram execution circuit. A microprogram control device characterized by:
JP2658184A 1984-02-15 1984-02-15 Microprogram controller Pending JPS60171537A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2658184A JPS60171537A (en) 1984-02-15 1984-02-15 Microprogram controller

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2658184A JPS60171537A (en) 1984-02-15 1984-02-15 Microprogram controller

Publications (1)

Publication Number Publication Date
JPS60171537A true JPS60171537A (en) 1985-09-05

Family

ID=12197513

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2658184A Pending JPS60171537A (en) 1984-02-15 1984-02-15 Microprogram controller

Country Status (1)

Country Link
JP (1) JPS60171537A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62205429A (en) * 1986-03-06 1987-09-10 Nec Corp Microcomputer
JPS63211436A (en) * 1987-02-27 1988-09-02 Matsushita Electric Ind Co Ltd Microprocessor

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5043854A (en) * 1973-08-21 1975-04-19
JPS52153633A (en) * 1976-06-16 1977-12-20 Toshiba Corp Memory correcting system

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5043854A (en) * 1973-08-21 1975-04-19
JPS52153633A (en) * 1976-06-16 1977-12-20 Toshiba Corp Memory correcting system

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62205429A (en) * 1986-03-06 1987-09-10 Nec Corp Microcomputer
JPS63211436A (en) * 1987-02-27 1988-09-02 Matsushita Electric Ind Co Ltd Microprocessor

Similar Documents

Publication Publication Date Title
US4057850A (en) Processing link control device for a data processing system processing data by executing a main routine and a sub-routine
JPS60171537A (en) Microprogram controller
JPS59226958A (en) Memory device
JP2000029508A (en) Programmable controller
JP4037941B2 (en) Control device
JPH05224707A (en) Program changing method for programmable controller
JPS61131049A (en) System for preserving contents in storage device from being swept out
JPS63184833A (en) Microcomputer
JP2001256061A (en) Information storage device
JPS60169938A (en) Microprogram control device
JPH0335335A (en) Storage device
JPH0282326A (en) Dump device for online memory
JPS63159993A (en) Ic card
JPH0793177A (en) Emulation chip and in-circuit emulator
JPH0348941A (en) Restart system for microcomputer system
JPH0340148A (en) Instruction cache memory device
JPH09325935A (en) Bus switching circuit
JPH04124738A (en) Microprogram controller
JPH02155056A (en) Cache memory controller
JPH01243120A (en) Firmware control device
JPS59167766A (en) Memory access system
JPH03189726A (en) Data processor
JPH0287227A (en) Data processor
JPS61153743A (en) Logging system of instruction address register
JPH0264828A (en) Address trace circuit