JPS60171524A - 入力装置の座標検出方法 - Google Patents
入力装置の座標検出方法Info
- Publication number
- JPS60171524A JPS60171524A JP59027626A JP2762684A JPS60171524A JP S60171524 A JPS60171524 A JP S60171524A JP 59027626 A JP59027626 A JP 59027626A JP 2762684 A JP2762684 A JP 2762684A JP S60171524 A JPS60171524 A JP S60171524A
- Authority
- JP
- Japan
- Prior art keywords
- detection
- pulse
- scanning
- circuit
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Position Input By Displaying (AREA)
- Push-Button Switches (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明（は入力装置の座標検出方法に関する〔従来技術
〕 従来入力装置の座標検出方式には、入力方式に応じて各
種の方式があるが、特に透明導電性被膜で形成した走査
電極と検出電極とを有する２枚の透明基板を相対して配
置し、前記走査電極と前記検出電極とによりマトリクス
状の検出素群を有する透明スイッチパネルにおいては、
走査電極に位相が異なって重なυ合わないパルスを走査
パルスとして加え、前記検出素を押すことにより、走査
電極と検出電極とを短絡せしめ、走査パルスが検出電極
に検出パルスとして出力され、検出電極に接続された検
出工Ｃに検出パルスを入力することにより、前記走査パ
ルス及び前記検出パルスとから座標を検出する手段をと
る。しかし、前記透明スイッチパネルは成極の材質上電
極１牙抵抗を持ち、また電極間に容量を隼することによ
り、検出時において前記抵抗及び容量の時定数により前
記検出パルスになまりが生じ、誤検出を引き起こしてし
まい正常な座標検出が行なわれない欠点を有している。
〕 従来入力装置の座標検出方式には、入力方式に応じて各
種の方式があるが、特に透明導電性被膜で形成した走査
電極と検出電極とを有する２枚の透明基板を相対して配
置し、前記走査電極と前記検出電極とによりマトリクス
状の検出素群を有する透明スイッチパネルにおいては、
走査電極に位相が異なって重なυ合わないパルスを走査
パルスとして加え、前記検出素を押すことにより、走査
電極と検出電極とを短絡せしめ、走査パルスが検出電極
に検出パルスとして出力され、検出電極に接続された検
出工Ｃに検出パルスを入力することにより、前記走査パ
ルス及び前記検出パルスとから座標を検出する手段をと
る。しかし、前記透明スイッチパネルは成極の材質上電
極１牙抵抗を持ち、また電極間に容量を隼することによ
り、検出時において前記抵抗及び容量の時定数により前
記検出パルスになまりが生じ、誤検出を引き起こしてし
まい正常な座標検出が行なわれない欠点を有している。
この発明の目的はこのように、検出パルスになまりが生
じても誤検出を生じないような極めて容易な入力装置の
座標検出方式を提供するもので、以下図面に基づいて詳
細に説明する。
じても誤検出を生じないような極めて容易な入力装置の
座標検出方式を提供するもので、以下図面に基づいて詳
細に説明する。
第１図はマイクロコンピュータを用いた本発明の実施例
である。
である。
マイクロコンピュータ旦は、０ＰＵ１ 、発振回路２
、、ＲＯＭ３ 、ＲＡ、Ｍ４ 、ｌ１０５から構成され
ており、工／’０５には透明スイッチパネルゑが接続さ
れている。スイッチパネルＡは、透明電極性被膜で形成
した走査電極と検出電極とを有する２枚の基板を相対し
て配置し、走査電極と検出電極とによツマトリクス状の
検出素１３ａ ％ Ｓｐを形成している。Ｘ１０５の出
カポ−）ＰＡ１〜ＰＡ４ は、前記透明スイッチパネル
ゑの走査成極Ｘｌｊ〜Ｘ４ に接続され、■／１０５０
入カポー）ＦＢ１〜ＰＢ４は透明スイッチパネルゑの検
出電極ｙｌ−Ｙ４ にプルダウン抵抗７を介して接続さ
れている。０ＰＵ１はシステムクロックを発振回路２か
ら供給し、アドレスバス、データバスを介し、ＲＯＭ、
！；に書き込まれているプログラムとＲＡＭ４により座
標検出のためのプログラムを実行演算処理し、コントロ
ールパスとデータバスによｒ） ｘ７ｏ ｓに命令を与
え、い５の出カポ−）ＰＡＩ〜ＰＡ、に互いに位相が異
なって重なフ合わず、かつ走査パルスと走査パルスとの
間隔を検出パルスの電位がＩｌｏ ５のスレッシュホー
ルド電圧以下となる時間より長くなるような走査パルス
を出力し、Ｘ１０５のＰＡ１〜ＰＡ４に結合されている
透明スイッチパネル４の走査電極ｘ１〜ｘ４ に走査パ
ルスを走査させる。一方、検出電極ｙ１〜ｙ４は工１０
５の入カポ−） ＦＢ１％ＰＢ４にプルダウン抵抗７を
付加して結合されておυ、透明スイッチパネルゑのマト
リクスの各交点に構成される検出素Ｓａ −Ｓｐが押さ
れていない時は工１０５の入カポ−）ＦＢ、〜ＰＢ４は
常にプルダウン抵抗７により１Ｌｏｖ Ｌｅｖｅ］−が
加えられている。
、、ＲＯＭ３ 、ＲＡ、Ｍ４ 、ｌ１０５から構成され
ており、工／’０５には透明スイッチパネルゑが接続さ
れている。スイッチパネルＡは、透明電極性被膜で形成
した走査電極と検出電極とを有する２枚の基板を相対し
て配置し、走査電極と検出電極とによツマトリクス状の
検出素１３ａ ％ Ｓｐを形成している。Ｘ１０５の出
カポ−）ＰＡ１〜ＰＡ４ は、前記透明スイッチパネル
ゑの走査成極Ｘｌｊ〜Ｘ４ に接続され、■／１０５０
入カポー）ＦＢ１〜ＰＢ４は透明スイッチパネルゑの検
出電極ｙｌ−Ｙ４ にプルダウン抵抗７を介して接続さ
れている。０ＰＵ１はシステムクロックを発振回路２か
ら供給し、アドレスバス、データバスを介し、ＲＯＭ、
！；に書き込まれているプログラムとＲＡＭ４により座
標検出のためのプログラムを実行演算処理し、コントロ
ールパスとデータバスによｒ） ｘ７ｏ ｓに命令を与
え、い５の出カポ−）ＰＡＩ〜ＰＡ、に互いに位相が異
なって重なフ合わず、かつ走査パルスと走査パルスとの
間隔を検出パルスの電位がＩｌｏ ５のスレッシュホー
ルド電圧以下となる時間より長くなるような走査パルス
を出力し、Ｘ１０５のＰＡ１〜ＰＡ４に結合されている
透明スイッチパネル４の走査電極ｘ１〜ｘ４ に走査パ
ルスを走査させる。一方、検出電極ｙ１〜ｙ４は工１０
５の入カポ−） ＦＢ１％ＰＢ４にプルダウン抵抗７を
付加して結合されておυ、透明スイッチパネルゑのマト
リクスの各交点に構成される検出素Ｓａ −Ｓｐが押さ
れていない時は工１０５の入カポ−）ＦＢ、〜ＰＢ４は
常にプルダウン抵抗７により１Ｌｏｖ Ｌｅｖｅ］−が
加えられている。
第２図は第１図に於いて、透明スイッチパネル玄の検出
素Ｓ）ｆのＯＮ状態及びＯＦＦ状態のタイミングチャー
トであって、波形Ａ−Ｄは工１０５の出カポ−）ＦＡ、
〜ＰＡ４より出力される走査パルスであり、波形Ｅはｙ
電＠！、係に出力される２検出パルスである。
素Ｓ）ｆのＯＮ状態及びＯＦＦ状態のタイミングチャー
トであって、波形Ａ−Ｄは工１０５の出カポ−）ＦＡ、
〜ＰＡ４より出力される走査パルスであり、波形Ｅはｙ
電＠！、係に出力される２検出パルスである。
波形Ａ −Ｄは、透明スイッチパネル五のＸ１〜Ｘ４
に走査パルスとして印加され、検出素パがＯＦＦ状態の
場合、検出電極歿での検出パルスＥは走査′・（極から
の出力が外＜、プルダウン抵抗７により Ｌｏｗ Ｌｅ
Ｖｅｌ が加えられており、ＬｏｗＬｅｖｅｌ となっ
ている。次に、検出素Ｓｆ に於いて、走査′６極Ｘ２
と検出電極機とが短絡状態となり、走査゛電極Ｘ２
の走査パルスＢが検出電極Ａに検出パルスとして出力さ
れる。工１０５の入カポ−）ＦＢ２にこの検出パルスＥ
が入力され、スレッシュホールド電圧を越えたかどうか
によって、入力の有無を判断するものである。
に走査パルスとして印加され、検出素パがＯＦＦ状態の
場合、検出電極歿での検出パルスＥは走査′・（極から
の出力が外＜、プルダウン抵抗７により Ｌｏｗ Ｌｅ
Ｖｅｌ が加えられており、ＬｏｗＬｅｖｅｌ となっ
ている。次に、検出素Ｓｆ に於いて、走査′６極Ｘ２
と検出電極機とが短絡状態となり、走査゛電極Ｘ２
の走査パルスＢが検出電極Ａに検出パルスとして出力さ
れる。工１０５の入カポ−）ＦＢ２にこの検出パルスＥ
が入力され、スレッシュホールド電圧を越えたかどうか
によって、入力の有無を判断するものである。
ここでｔｌは走置パルスア；出力ポートよ多出力された
後、次の走査パルスが出力されるまでの時間であり、ｔ
２ は走査パルスのパルス幅であり、ｔ３は検出パルス
Ｅを入力ポートで入力検出する検出タイミング１Ｆまで
の時間であり、ｔ４ は走査パルスの出力が中止された
後、次の走査パルスが出力されるまでのマイクロコンピ
ュータ旦での演算処理に要する時間であり、検出パルス
Ｅに於ける一点鎖線ＶＴＲはｌ１０５の電気的特性上個
有のもので入力ポートがＨｉｇｈ Ｌｅｖｅｒと認識で
きる最低の電圧を示すスレッシュホールド電圧ｖ′ｒａ
−Ｃ；ｈる。
後、次の走査パルスが出力されるまでの時間であり、ｔ
２ は走査パルスのパルス幅であり、ｔ３は検出パルス
Ｅを入力ポートで入力検出する検出タイミング１Ｆまで
の時間であり、ｔ４ は走査パルスの出力が中止された
後、次の走査パルスが出力されるまでのマイクロコンピ
ュータ旦での演算処理に要する時間であり、検出パルス
Ｅに於ける一点鎖線ＶＴＲはｌ１０５の電気的特性上個
有のもので入力ポートがＨｉｇｈ Ｌｅｖｅｒと認識で
きる最低の電圧を示すスレッシュホールド電圧ｖ′ｒａ
−Ｃ；ｈる。
第６図（Ａ）及び第３図（Ｂ）は第１図を動作させるた
めのプログラムの一実施例のフローチャートである。
めのプログラムの一実施例のフローチャートである。
入力カーチンＮへ入ると先ずＮｌでキー人力ルーチンＭ
を呼び、Ｘ座標をマイクロコンピュータ旦で演算処理す
る１祭、走査電極のＸｌをＸ座標として選択するための
バイアスｆ Ｍ ｔで与えＭ２でｘｌに加える走査パル
スＡのデータを与え、Ｍ３で走査ルーチンｒＪｙｑ呼び
Ｘｌの走査全行なう。走査ルーチンＬが呼び出されると
Ｌｌに於て出カポ−） ＦＡ、−ＦＡ４に走ｉパルスが
出力走査され走査電極に加えられ、Ｎ２で入力ボート、
ＦＢ、 −ＦＢ４のスレッシュホールド′１１圧ＶＴＨ
を充分越えるまでの時間ｔ３を待ち合わせ、Ｎ３に於い
て検出パルスを検出し、Ｎ４により日１（７ｈ Ｌｅｖ
ｅｌとして出カポ−）ＦＡ、から出力されていた走査パ
ルスをＬＯ’ＷＬｅＶｅｌ に下げ走査パルスの走査を
中止し、Ｎ５で透明スイッチパネルμの検出素５ａ−８
ｐが押されたかどうかを判別し、押されていないと判別
された時はキー人力ルーチンＭ（１）Ｍ４に復帰しＭ４
以下を進める。押されていると判別された時は′Ｌ７で
入カポ−）ＦＢ１〜ＰＢ４から検出された検出パルスに
よりｙ座標をマイクロコンピュータ８で演算処理し、Ｎ
８でＭｌで与えられていたバイアスによりＸｍ襟をマイ
クロコンピュータ旦で演算処理しＮ９で、Ｎ８及びＮ７
で得られたＸ座標ｙ座標を元に透明スイッチパネルゑで
押された検出素８ａ−８ｐの座標を作成し、ＩＪＩＧで
入力ルーチンＮに復帰しＮ２以下を進める。Ｍ４では走
査電極のＮ２をＸ座標として選択するためのバイアスを
与え、Ｍ５においてＮ２に加える走査パルスＢ’７）デ
ータを与えＭ６で再び走査ルーチンＬを呼び出力ボート
ＰＡ２を走査して検出パルスを検出し、検出素が押され
ていない時はキー人力ルーチンＭに復帰し上記と同様用
カポ−） ＦＡ３． ＦＡ４を走査。
を呼び、Ｘ座標をマイクロコンピュータ旦で演算処理す
る１祭、走査電極のＸｌをＸ座標として選択するための
バイアスｆ Ｍ ｔで与えＭ２でｘｌに加える走査パル
スＡのデータを与え、Ｍ３で走査ルーチンｒＪｙｑ呼び
Ｘｌの走査全行なう。走査ルーチンＬが呼び出されると
Ｌｌに於て出カポ−） ＦＡ、−ＦＡ４に走ｉパルスが
出力走査され走査電極に加えられ、Ｎ２で入力ボート、
ＦＢ、 −ＦＢ４のスレッシュホールド′１１圧ＶＴＨ
を充分越えるまでの時間ｔ３を待ち合わせ、Ｎ３に於い
て検出パルスを検出し、Ｎ４により日１（７ｈ Ｌｅｖ
ｅｌとして出カポ−）ＦＡ、から出力されていた走査パ
ルスをＬＯ’ＷＬｅＶｅｌ に下げ走査パルスの走査を
中止し、Ｎ５で透明スイッチパネルμの検出素５ａ−８
ｐが押されたかどうかを判別し、押されていないと判別
された時はキー人力ルーチンＭ（１）Ｍ４に復帰しＭ４
以下を進める。押されていると判別された時は′Ｌ７で
入カポ−）ＦＢ１〜ＰＢ４から検出された検出パルスに
よりｙ座標をマイクロコンピュータ８で演算処理し、Ｎ
８でＭｌで与えられていたバイアスによりＸｍ襟をマイ
クロコンピュータ旦で演算処理しＮ９で、Ｎ８及びＮ７
で得られたＸ座標ｙ座標を元に透明スイッチパネルゑで
押された検出素８ａ−８ｐの座標を作成し、ＩＪＩＧで
入力ルーチンＮに復帰しＮ２以下を進める。Ｍ４では走
査電極のＮ２をＸ座標として選択するためのバイアスを
与え、Ｍ５においてＮ２に加える走査パルスＢ’７）デ
ータを与えＭ６で再び走査ルーチンＬを呼び出力ボート
ＰＡ２を走査して検出パルスを検出し、検出素が押され
ていない時はキー人力ルーチンＭに復帰し上記と同様用
カポ−） ＦＡ３． ＦＡ４を走査。
検出しＭｌで入力ルーチンＮに復帰しＮ２以下を進める
。Ｎ２ではマイクロコンピュータ旦で検出素５ａ−８ｐ
が押されたかどうかを判別し、押されていなければＮ７
にとび人−カル−チンＮから抜け、図に載っていない他
のルーチン全演算した後、再び入力ルーチンＮに戻り、
検出素Ｓ ａ −８Ｄが押されない限シ上記を操り返す
。一方、検出素１３ａ〜Ｂｐが押されると、走査ルーチ
ンＬにおいてＮ５で検出素５ａ−８ｐが押されたことを
判別しＮ７に進み、入カポ−） ＰＢｌ−、Ｐ Ｂ、か
ら検出された検出パルスによりｙ座標をマイクロコンピ
ュータ旦で演算処理し、Ｎ８でキー人力ルーチンで与え
られたバイアスにＪ：りＸ座標をマイクロコンピュータ
旦で演算処理し、Ｎ９でＮ７及びＮ８でｆ停られたＸ座
標、ｙ座標をもとに透明スイッチパネルゑで押された検
出素５ａ−Ｂｐの座標を作成し、ＬＩＯで入力ルーチン
Ｎに復帰しＮ２以下を進める。Ｎ２で検出素５ａ−８ｐ
が押されていうことがマイクロコンピュータ旦で検出さ
れるとＮ３においてチャタリングによる゛呉励作を防ぐ
たＯの待ち合わせ示し、Ｎ４で再びキー人力ルーチンＭ
を呼び出し、押されている（矢用素Ｓ ａ −８ｐの確
認検出をしてＮ５で検出素が押されていることを確認す
ると、Ｎ６で検出ｆ、 ８ ａ−８ｐが初めて押された
のかどうかを判別し、初めてで女ければＮ３〜Ｎ６を繰
り返し、初めて押されたのであれｋｉ Ｎ ７によＶ図
に截っていない池のルーチンを演算実行し、再び入力ル
ーチンＮを実行する。
。Ｎ２ではマイクロコンピュータ旦で検出素５ａ−８ｐ
が押されたかどうかを判別し、押されていなければＮ７
にとび人−カル−チンＮから抜け、図に載っていない他
のルーチン全演算した後、再び入力ルーチンＮに戻り、
検出素Ｓ ａ −８Ｄが押されない限シ上記を操り返す
。一方、検出素１３ａ〜Ｂｐが押されると、走査ルーチ
ンＬにおいてＮ５で検出素５ａ−８ｐが押されたことを
判別しＮ７に進み、入カポ−） ＰＢｌ−、Ｐ Ｂ、か
ら検出された検出パルスによりｙ座標をマイクロコンピ
ュータ旦で演算処理し、Ｎ８でキー人力ルーチンで与え
られたバイアスにＪ：りＸ座標をマイクロコンピュータ
旦で演算処理し、Ｎ９でＮ７及びＮ８でｆ停られたＸ座
標、ｙ座標をもとに透明スイッチパネルゑで押された検
出素５ａ−Ｂｐの座標を作成し、ＬＩＯで入力ルーチン
Ｎに復帰しＮ２以下を進める。Ｎ２で検出素５ａ−８ｐ
が押されていうことがマイクロコンピュータ旦で検出さ
れるとＮ３においてチャタリングによる゛呉励作を防ぐ
たＯの待ち合わせ示し、Ｎ４で再びキー人力ルーチンＭ
を呼び出し、押されている（矢用素Ｓ ａ −８ｐの確
認検出をしてＮ５で検出素が押されていることを確認す
ると、Ｎ６で検出ｆ、 ８ ａ−８ｐが初めて押された
のかどうかを判別し、初めてで女ければＮ３〜Ｎ６を繰
り返し、初めて押されたのであれｋｉ Ｎ ７によＶ図
に截っていない池のルーチンを演算実行し、再び入力ル
ーチンＮを実行する。
ところで、検出素５ａ−８ｐを通り走査パルスが検出パ
ルスとして出力される際、走査電極Ｘ１〜Ｘ４及び検出
電極ｙ１〜ｙ４の持つ容量及び抵抗のため検出パルスに
はなまりが生じる。例えば検出素Ｓ、ｆを押した際の検
出パルスＥは走査）くルスＢに比べ、走食電極検出准極
の持つ容量及び抵抗のため、検出パルスＥの立上が９で
なまってしまいスレッシ・−ユホールド電圧ＶＴＲを越
すまでに時間がかかるがスレッシュホールド電圧■”Ｈ
（を充分越える待ち時間ｔ３全プログラムＬ２で作り、
スレッシュホールド電圧ＶＴＲを充分越した時点１Ｎで
入力ポートｒＢｌ−ＰＢ４に対してプログラムＬ３を実
行し検出ヲ行ナエハ６（出パルスＥの′底圧レベルがス
レッシュホールドＶｒｓを越えているためＨｉｇｈ Ｌ
ｅｖｅｌと見なされ、演出パルスＥのなまりに関係なく
正しい１灸出が行庁われる。互た、検出をプログラムＬ
３で行なった１Ｌ後に走査パルスをプログラムＬ４でＬ
ＯＷ Ｌθｖ ｅ １ に下げることで走査全中止する
ため、次の走ｉパルスが出力される丑での時間はマイク
ロコンピュータ旦が演算処理する時間でめつ”−Ｃ、’
９ 出パルスが［（ｉ ｇ ｈ Ｌ ｅ ｖ ｎ ｌ力
）らスレッシュホールド′［威圧ＶＴ１１以下に下がる
のに充分でめるから、検出パルスのＨｉｇｈ Ｌｅｖｅ
ｌに下がる波形がなまっていても、次の走査パルスが出
力されるまでし０は検出パルスの波形はスレッシュホー
ルド電１ｔＶｒｎ以下に１・′がり次の走丘パルスに対
する検出パルスの人力プログラムＬ３に影響？与えず誤
検出がなくなり正しい検出がなされる。
ルスとして出力される際、走査電極Ｘ１〜Ｘ４及び検出
電極ｙ１〜ｙ４の持つ容量及び抵抗のため検出パルスに
はなまりが生じる。例えば検出素Ｓ、ｆを押した際の検
出パルスＥは走査）くルスＢに比べ、走食電極検出准極
の持つ容量及び抵抗のため、検出パルスＥの立上が９で
なまってしまいスレッシ・−ユホールド電圧ＶＴＲを越
すまでに時間がかかるがスレッシュホールド電圧■”Ｈ
（を充分越える待ち時間ｔ３全プログラムＬ２で作り、
スレッシュホールド電圧ＶＴＲを充分越した時点１Ｎで
入力ポートｒＢｌ−ＰＢ４に対してプログラムＬ３を実
行し検出ヲ行ナエハ６（出パルスＥの′底圧レベルがス
レッシュホールドＶｒｓを越えているためＨｉｇｈ Ｌ
ｅｖｅｌと見なされ、演出パルスＥのなまりに関係なく
正しい１灸出が行庁われる。互た、検出をプログラムＬ
３で行なった１Ｌ後に走査パルスをプログラムＬ４でＬ
ＯＷ Ｌθｖ ｅ １ に下げることで走査全中止する
ため、次の走ｉパルスが出力される丑での時間はマイク
ロコンピュータ旦が演算処理する時間でめつ”−Ｃ、’
９ 出パルスが［（ｉ ｇ ｈ Ｌ ｅ ｖ ｎ ｌ力
）らスレッシュホールド′［威圧ＶＴ１１以下に下がる
のに充分でめるから、検出パルスのＨｉｇｈ Ｌｅｖｅ
ｌに下がる波形がなまっていても、次の走査パルスが出
力されるまでし０は検出パルスの波形はスレッシュホー
ルド電１ｔＶｒｎ以下に１・′がり次の走丘パルスに対
する検出パルスの人力プログラムＬ３に影響？与えず誤
検出がなくなり正しい検出がなされる。
第４図は本発明の実施例でゲート回路の構成による。
クロックづら振回路１４で呂速のクロックパルスが元（
ｄでれ、パルス発生回路９でカウンタとゲートの組み當
わせ等により互いに位相が異なって重なり曾わず、７［
、ｆパルスとの間隔を検出パルスの電位がデコーダラン
チ１３のスレンシュホールド１ａ圧以丁になる１時間よ
り良く設定した走査パルスが発生され、それぞれ透明ス
イッチパネル４の走弄′電極ＸＩ〜ｘ４ に加えられる
。一方、透明スイッチパネルゑの検出礪（？ ７＋ ”
７４はデコーダランチ回路１６にプルダウン抵抗７を
付加して接続されており、ゲート１０に工９検出パルス
Ｅが、フリツプフロツプおよびゲート等から構成される
ストローブ発生回路１１によりストローブパルスを発生
させ、これをクロック発振回路１４のクロックを用いる
タイマやゲート等によυ肘り成される遅延回路１２によ
シ先のストロ」プパルスを遅延させデコーダラッチ回路
１３に加え、検出′成極に出力された検出パルス全この
遅延されたストローブパルスでラッチし、デコードして
デコーダラッチ回路１５の出力ａ−，−ｐに検出系８ａ
−８ｐに１対１対応して出力する。
ｄでれ、パルス発生回路９でカウンタとゲートの組み當
わせ等により互いに位相が異なって重なり曾わず、７［
、ｆパルスとの間隔を検出パルスの電位がデコーダラン
チ１３のスレンシュホールド１ａ圧以丁になる１時間よ
り良く設定した走査パルスが発生され、それぞれ透明ス
イッチパネル４の走弄′電極ＸＩ〜ｘ４ に加えられる
。一方、透明スイッチパネルゑの検出礪（？ ７＋ ”
７４はデコーダランチ回路１６にプルダウン抵抗７を
付加して接続されており、ゲート１０に工９検出パルス
Ｅが、フリツプフロツプおよびゲート等から構成される
ストローブ発生回路１１によりストローブパルスを発生
させ、これをクロック発振回路１４のクロックを用いる
タイマやゲート等によυ肘り成される遅延回路１２によ
シ先のストロ」プパルスを遅延させデコーダラッチ回路
１３に加え、検出′成極に出力された検出パルス全この
遅延されたストローブパルスでラッチし、デコードして
デコーダラッチ回路１５の出力ａ−，−ｐに検出系８ａ
−８ｐに１対１対応して出力する。
第５図は前記実施セ１］において、スイッチパネル医の
検出系８ｆ（７）ＯＮ状態及びＯＦＦ状態を示すタイミ
ングチャートである。
検出系８ｆ（７）ＯＮ状態及びＯＦＦ状態を示すタイミ
ングチャートである。
検出系５ｆ（Ｉ：ｉＯＮの）１５押されＯＦ’Ｆ’の期
間では検出系は押されていガいタイミングチャートを示
している Ｑはストローブパルスを遅延回路１２で遅延
されたストローブパルスのタイミングチャートでちって
、ｔ５は４貞出パルスβが、検出パルスβの出力からデ
コーダラッチ回路１６の入力におけるスレッシュホール
ド電圧ＶＴＨを充分越えるまでの時間である。Ａ、Ｂ、
Ｏ，Ｄはパルス発生回路９により点食成極ｘ１〜ｘ４に
それぞれ加えられる走査パルスであって、ｆはストロー
ブパルスＱＫより検出パルスＩをデコーダラッチ回路１
３にエフラッチしたデコーダラッチ１回路１３の出力ｆ
の出力波形である、 このようにストローブパルスｆｆｉ ｉＱ出パルスにお
いてデコーダラッチｉＪいｈｌろのスレッシュホールド
・Ｅ圧ＶＴＨを検出パルス、θが充分ｊすえ定位Ｏｇで
デコーダラッチ回路１３に加えることで検出パルスβは
Ｈｌｇｈ Ｌｅｖｅ’Ｌとしてランチされ、正しい検出
が行なわれる。捷た、パルスＬ主回路９で各点食パルス
Ａ〜Ｄのパルスとパルスの間）島を充分とることにより
、検出パルスβがＨｉｑｈ ＬｅｖｅｌからＩＪＯＷ
Ｌｅｖｅｌ へ下がる時、このパルスのすそが次の走査
パルスにかかわらず正しい検出ができる。
間では検出系は押されていガいタイミングチャートを示
している Ｑはストローブパルスを遅延回路１２で遅延
されたストローブパルスのタイミングチャートでちって
、ｔ５は４貞出パルスβが、検出パルスβの出力からデ
コーダラッチ回路１６の入力におけるスレッシュホール
ド電圧ＶＴＨを充分越えるまでの時間である。Ａ、Ｂ、
Ｏ，Ｄはパルス発生回路９により点食成極ｘ１〜ｘ４に
それぞれ加えられる走査パルスであって、ｆはストロー
ブパルスＱＫより検出パルスＩをデコーダラッチ回路１
３にエフラッチしたデコーダラッチ１回路１３の出力ｆ
の出力波形である、 このようにストローブパルスｆｆｉ ｉＱ出パルスにお
いてデコーダラッチｉＪいｈｌろのスレッシュホールド
・Ｅ圧ＶＴＨを検出パルス、θが充分ｊすえ定位Ｏｇで
デコーダラッチ回路１３に加えることで検出パルスβは
Ｈｌｇｈ Ｌｅｖｅ’Ｌとしてランチされ、正しい検出
が行なわれる。捷た、パルスＬ主回路９で各点食パルス
Ａ〜Ｄのパルスとパルスの間）島を充分とることにより
、検出パルスβがＨｉｑｈ ＬｅｖｅｌからＩＪＯＷ
Ｌｅｖｅｌ へ下がる時、このパルスのすそが次の走査
パルスにかかわらず正しい検出ができる。
以上説明したように、本発明によれば検出のタイミング
を検出パルスがスレッシュホールド電圧ＶＴＩ（レベル
を越した時点にすることで波形のなまりによる誤検出を
防ぐことができるから、容易な回路あるいはプログラム
等により実現でき、８量及び抵抗成分を持つスイッチに
於て、誤動作をなくシ′正しい入力検出が行なえる利点
がある。
を検出パルスがスレッシュホールド電圧ＶＴＩ（レベル
を越した時点にすることで波形のなまりによる誤検出を
防ぐことができるから、容易な回路あるいはプログラム
等により実現でき、８量及び抵抗成分を持つスイッチに
於て、誤動作をなくシ′正しい入力検出が行なえる利点
がある。
第１図は本発明のマイ、クロコンピユータによる一実施
例のブロック図、第２図は第１図における本発明のタイ
ミングチャート、第３図Ａ及びＢは第１図を本発明に９
【り動作させるためのフローチャート、第４図は本発明
のゲート回路による一実施１シ゛すのブロック図、第５
図は本発明の第４図にセけるタイミングチャートでちる
。 １−・・（！ Ｐ ＴＪ ２・・・発振回路５ ・・・
ＲＯＭ ４ ・・・Ｒ、Ａ Ｍ５・・・ｉｌｏ ６・・
・スイッチパネル７・・・プルダウン抵抗 ８・・・マイクロコンピュータ ？・・・パルス発生回路 １０・・・ゲート １１・・・ストローブ発生回路１２
・・・遅延回路 １３・・・デコーダラッチ回路 １４・・・クロック発振回路 ＰＡ、〜ＰＡ４・・・出力ポート ＰＢｌ−ＰＢ４・・・入力ポート ５ａ−８ｐ・・・検出累 ｘ１〜ｘ４・・・走査電極ｙ
１〜ｙ４ ・・・検出電４夜 以 上 第１図 第５１図 Ｎ Ｊ−一一一一一」 Ｌ−一一一一一
例のブロック図、第２図は第１図における本発明のタイ
ミングチャート、第３図Ａ及びＢは第１図を本発明に９
【り動作させるためのフローチャート、第４図は本発明
のゲート回路による一実施１シ゛すのブロック図、第５
図は本発明の第４図にセけるタイミングチャートでちる
。 １−・・（！ Ｐ ＴＪ ２・・・発振回路５ ・・・
ＲＯＭ ４ ・・・Ｒ、Ａ Ｍ５・・・ｉｌｏ ６・・
・スイッチパネル７・・・プルダウン抵抗 ８・・・マイクロコンピュータ ？・・・パルス発生回路 １０・・・ゲート １１・・・ストローブ発生回路１２
・・・遅延回路 １３・・・デコーダラッチ回路 １４・・・クロック発振回路 ＰＡ、〜ＰＡ４・・・出力ポート ＰＢｌ−ＰＢ４・・・入力ポート ５ａ−８ｐ・・・検出累 ｘ１〜ｘ４・・・走査電極ｙ
１〜ｙ４ ・・・検出電４夜 以 上 第１図 第５１図 Ｎ Ｊ−一一一一一」 Ｌ−一一一一一
Claims (1)
- 透明導電性被膜で形成した走査電極と検出電極とを有す
る２枚の透明基板を相対して配置し、前記走査電極と検
出電極とによりマ） ＩＪクス状の検出素群を構成する
透明スイッチパネルを用い、前記走査電極に位相が異な
って重なり合わない走査パルスを印加し、前記検出素を
押すことにより前記走査電極と検出電極とを短絡せしめ
、走査パルスが検出電極に検出パルスとして出力され、
前記検出パルスを検出ＩＣに入力せしめて、前記走査パ
ルスと前記検出パルスとにＪ：り座標を検出する入力装
置の座標検出方法において、走査電極に印加され友前記
走査パルスの間隔を検出パルスの電位が検出ＩＣのスレ
ッシュホールド電圧以下となる時間よりも長く設定し、
かつ、検出ＩＣの横加タイミングを検出パルスの電位が
検出工Ｃのスレッシュホールド電圧以上の電位となる検
出パルスの立上り時間より長く設定したことを特徴とす
る入力装置の座標検出方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59027626A JPS60171524A (ja) | 1984-02-16 | 1984-02-16 | 入力装置の座標検出方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59027626A JPS60171524A (ja) | 1984-02-16 | 1984-02-16 | 入力装置の座標検出方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60171524A true JPS60171524A (ja) | 1985-09-05 |
| JPH0137765B2 JPH0137765B2 (ja) | 1989-08-09 |
Family
ID=12226162
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59027626A Granted JPS60171524A (ja) | 1984-02-16 | 1984-02-16 | 入力装置の座標検出方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60171524A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6229575U (ja) * | 1985-11-07 | 1987-02-23 | ||
| JP2011164728A (ja) * | 2010-02-05 | 2011-08-25 | Yokogawa Electric Corp | タッチパネル装置 |
| GB2508517A (en) * | 2012-02-10 | 2014-06-04 | Alterix Ltd | A digitizer with conductors connected to a reference voltage via a given impedance |
| US9639217B2 (en) | 2012-02-10 | 2017-05-02 | Alterix Limited | Digitiser |
-
1984
- 1984-02-16 JP JP59027626A patent/JPS60171524A/ja active Granted
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6229575U (ja) * | 1985-11-07 | 1987-02-23 | ||
| JPS6319745Y2 (ja) * | 1985-11-07 | 1988-06-01 | ||
| JP2011164728A (ja) * | 2010-02-05 | 2011-08-25 | Yokogawa Electric Corp | タッチパネル装置 |
| GB2508517A (en) * | 2012-02-10 | 2014-06-04 | Alterix Ltd | A digitizer with conductors connected to a reference voltage via a given impedance |
| GB2508517B (en) * | 2012-02-10 | 2015-10-21 | Alterix Ltd | Digitiser |
| US9639217B2 (en) | 2012-02-10 | 2017-05-02 | Alterix Limited | Digitiser |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0137765B2 (ja) | 1989-08-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9495928B2 (en) | Driving circuit, driving method, display apparatus and electronic apparatus | |
| KR950006576A (ko) | 디스플레이 일체형 타블렛 | |
| KR870008474A (ko) | 표시장치 | |
| US20170123537A1 (en) | In-cell touch display device and operating method thereof | |
| CN108154901A (zh) | 移位寄存器、包括其的图像显示器及其驱动方法 | |
| KR930006618A (ko) | 평판형 화상 표시 장치 | |
| JP2005534970A (ja) | 液晶表示装置を駆動する方法及び回路 | |
| JPS60171524A (ja) | 入力装置の座標検出方法 | |
| US20030193462A1 (en) | Display device and interface circuit for the display device | |
| KR920007931Y1 (ko) | 기체방전형 표시장치의 스캔라인 구동회로 | |
| US4607251A (en) | Matrix switch apparatus including pull-up resistors for sense lines | |
| JP2614897B2 (ja) | キー入力装置 | |
| JP3365284B2 (ja) | タッチパネルの押圧位置検出方法およびその装置 | |
| TWI712931B (zh) | 觸控檢測方法、觸控顯示驅動整合晶片及資訊處理裝置 | |
| KR100448938B1 (ko) | 박막 트랜지스터 액정 표시 장치의 구동 장치 | |
| SU1049891A1 (ru) | Устройство дл ввода информации | |
| JPS62206589A (ja) | 表示装置の駆動方式 | |
| KR100396481B1 (ko) | 데이타 인에이블 신호를 이용한 그래픽 제어신호 생성장치 | |
| KR900003619Y1 (ko) | Lcd 콘트롤러의 프레임동기신호 및 문자스캔펄스 발생회로 | |
| JPS6242290B2 (ja) | ||
| KR930010705A (ko) | 평판형 표시장치의 구동장치 및 방법 | |
| JPH05232900A (ja) | プラズマディスプレイパネルの駆動方法 | |
| SU1642460A1 (ru) | Устройство дл вывода данных из микрокалькул тора | |
| JPH0312732B2 (ja) | ||
| SU1282155A1 (ru) | Устройство дл статистического моделировани сложных систем |