JPS6017015U - 発振回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【図面の簡単な説明】

第１図は、従来の電子表示式水晶時計の回路構成の一例
を示した図。第２図は、従来のＣ−ＭＯＳインバータを
用いた水晶発振回路を示す図。 第３図は第２図の等節回路を示す図。第４図は第２図に
示す発振回路のＣＤに対する発振開始および休止電圧特
性の１例を示す図。第５図は第２図に示す発振回路のＩ
ｓに対する発振開始および停止電圧特性の１例を示す図
。第６図は本考案による実施例を示す図。第７図は第６
図の主要なタイミングチャートを示す図。第８図はパワ
ー・オン・リセット回路の１例を示す図。第９図は電源
電圧検出回路の１例を示す図。 １・・・・・・発振回路、２・・・・・・分周回路、３
・・・・・・時計論理回路、４・・・・・・デコーダ、
５・・・・・・ドライバ、６・・・・・・電子式表示装
置、７・・・・・・パワー・オン・リセット回路、８・
・・・・・電源電圧検出回路、１１，１２゜１３・・・
・・・ＮＯＲゲート、１４．１５・・・・・・インバー
タ、φ０・・・・・・発振回路の出力信号。 − シ ーｖｐ。 ｌ　　　　　　Ｌ−一」 □ 菓■　　　　　“ に−□αノ′−− Ｐ艮　　　　　　　　　　　　　　　　　　１　　−−
−−−−−一為　□＝−−１− ＢＬ　　　　　　　　　−− 一−Ｃｂ）　　　　　　　　　　　　　　＝　−−一、
）　□゛　　　　Ｈ−］

Claims (1)

【実用新案登録請求の範囲】
1. 水晶振動子を帰還回路に用いた第１のＣ−ＭＯＳインバ
   ータからなる発振回路において、前記発振回路の電源印
   加を検出するパワー、オン、リセット回路、前記発振回
   路出力を分周し複数のフリップ命フロップよりなり前記
   パワー、オン、リセット回路の出力により後段部をリセ
   ットされる分周回路、前記パワー、オン、リセット回路
   の出力を保持する記憶手段及び前記第１のＣ−ＭＯＳイ
   ンバータと並列に接続された第２のＣ−ＭＯＳインバー
   タにより構成され、前記記憶手段の解除は前記分周器の
   出力によって行なわれることを特徴とする発振回路。