JPS60170074A - Information reproducer - Google Patents

Information reproducer

Info

Publication number
JPS60170074A
JPS60170074A JP2540184A JP2540184A JPS60170074A JP S60170074 A JPS60170074 A JP S60170074A JP 2540184 A JP2540184 A JP 2540184A JP 2540184 A JP2540184 A JP 2540184A JP S60170074 A JPS60170074 A JP S60170074A
Authority
JP
Japan
Prior art keywords
signal
digital signal
counting
level
counting means
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2540184A
Other languages
Japanese (ja)
Inventor
Shinichi Tanaka
伸一 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2540184A priority Critical patent/JPS60170074A/en
Publication of JPS60170074A publication Critical patent/JPS60170074A/en
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11BINFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10Digital recording or reproducing

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)

Abstract

PURPOSE:To read accurately and stably the information even from a reproduction signal having a change of the duty ratio by giving the digital control to said duty ratio. CONSTITUTION:The 1st and 2nd reversible counters 20 and 21 counts forwardly the clocks phi when a reproduced digital signal is kept at level H and then count adversely those clocks when said digital signal is kept at level L respectively. If the duty ratio of the digital signal is larger than the normal value with a longer time set for level H than level L, the counter 20 increases its number on an average and produces a carry signal at an output terminal C. This signal C is supplied to the counter 21 as a ripple clock through an input terminal RC. The output signals Qi, Qj and Qk given from the counter 21 undergo the D/A conersion and are immediately fed back to threshold. This can improve the shift of the duty ratio of the reproduction digital signal.

Description

【発明の詳細な説明】 産業上の利用分野 本発明鉱、ディジタル信号の記録されたtie報記録担
体から情報を読み取る情報再生装置、特に再生したディ
ジタル信号のデエーティー比がもとのディ・ジタル信号
のものと異なる場合にも正しい情報を読み取ることがで
きるようにするデユーティ−比制御手段を有するtjf
t@再生装置1に関するものである。、 −・ 従来例の構成とその問題点 第1図は従来の情報再生装置におけるデユーティ−比制
御手段のブロック図を示すもので、1は比較器、ネは低
域通過フ・イルタ、aは差動増幅器、4は基準電圧発生
器である。
DETAILED DESCRIPTION OF THE INVENTION Field of the Invention The present invention relates to an information reproducing apparatus for reading information from a tie information record carrier on which a digital signal is recorded, and in particular, an information reproducing apparatus for reading information from a tie information record carrier on which a digital signal is recorded, and in particular, the deity ratio of the reproduced digital signal is higher than that of the original digital signal. The tjf has a duty ratio control means that allows correct information to be read even when the information is different from that of the tjf.
This is related to the t@playback device 1. --Conventional configuration and problems thereof Figure 1 shows a block diagram of a duty ratio control means in a conventional information reproducing device, where 1 is a comparator, ``N'' is a low-pass filter, and ``A'' is a low-pass filter. The differential amplifier 4 is a reference voltage generator.

・以下、・図面を参照しながらその動作を説明する。・Hereinafter, ・The operation will be explained with reference to the drawings.

−股に不規則な情報を適切にディジタル変調すると、論
理0と論J11の出′#L4ifi率はそれぞれtlぼ
60、俤である。またOあるいは1が就くような情報の
、場合にも論理0と論理1の出現確率がそれぞれ60係
となるようにディジタル変調しておけば、はとんどの場
合、変調後の信号には論理0と論理1は等しい確率で出
現する。そのようなディジタル変調方式としては、例え
ばF iVLやPEやM ’h’ iVlなどが知られ
ている。丑た。不規則とみなし得る情報としては1yす
えばディジタル化された音楽信号などがある。また、規
則性、不規則性を問わず、いかなる情報に対しても論理
0と論理1の出現確率が等しいようなディジタル変調方
式もある。このように論理0と論i!4!1が寺しい確
率で出現する場合には論理0の積算時間と論;Flil
の積算時間はほぼ等しくなるはずである。したがって比
較器1で再生信号(HN)を適当な閾値で?反形整形す
れば元のディジタル16号と同体の再生ディジタル(i
4−号が得られ、この再生ディジタル信号の直流成分は
論理0の゛電圧と論理1の電圧のほぼ中間の電圧になる
。ところが上記閾値がずれると上記再生ディジタル信号
の直流成分の電圧もずれる。そこで上記中間の電圧を基
準電圧発生器4で発生し、低域通過フィルタ2により上
記比較器1の出力信号から抽出した低周波成分を基準電
圧発生器4の発生する電圧と比較することによって上記
比較器1の閾値の誤差を検出することができる。従って
、・・この誤差を差動増幅器3で増幅して比較器1の國
1Lに帰還することによって、上記比較器1が正しく波
形整形するように制イmlすることができる。ところが
、このような構成では低域通過フィルタ2はコンデンサ
などの素子を含むために、集積回路を用いたときに外付
回路部品を必要とするという欠点があり、また温度ドリ
フトや経時変化も生じやすいという欠点もあった。
- If the irregular information is properly digitally modulated, the output ratios of logic 0 and logic J11 are tl and 60, respectively. In addition, even in the case of information that has O or 1, if it is digitally modulated so that the probability of occurrence of logic 0 and logic 1 is 60 times each, then in most cases, the modulated signal will have logic. 0 and logical 1 appear with equal probability. As such digital modulation methods, for example, F iVL, PE, M'h' iVl, etc. are known. Ushita. Examples of information that can be considered irregular include digitized music signals and the like. There is also a digital modulation method in which the probability of appearance of logic 0 and logic 1 is equal for any information, regardless of regularity or irregularity. In this way, logic 0 and logic i! If 4!1 appears with a high probability, it is a logic 0 cumulative time; Flil
The integrated times should be approximately equal. Therefore, comparator 1 outputs the reproduced signal (HN) at an appropriate threshold. If you reshape it, you will get a reproduced digital (i) that is the same as the original digital No.
4- is obtained, and the DC component of this reproduced digital signal has a voltage approximately halfway between the logic 0 voltage and the logic 1 voltage. However, if the threshold value deviates, the voltage of the DC component of the reproduced digital signal also deviates. Therefore, the intermediate voltage is generated by the reference voltage generator 4, and the low-frequency component extracted from the output signal of the comparator 1 is compared with the voltage generated by the reference voltage generator 4 by the low-pass filter 2. An error in the threshold value of comparator 1 can be detected. Therefore, by amplifying this error with the differential amplifier 3 and feeding it back to the country 1L of the comparator 1, it is possible to suppress the comparator 1 to correctly shape the waveform. However, in this configuration, the low-pass filter 2 includes elements such as capacitors, so when an integrated circuit is used, external circuit components are required, and temperature drift and changes over time occur. It also had the disadvantage of being easy.

発明の目的 本発明はデユーティ−比の制御をディジタル的に行うこ
とによって上記従来の欠点を解消し、デー−ティー比の
変化した再生信号からも正確に且つ安定に情報を読み取
ることを可能にするものである。
Purpose of the Invention The present invention eliminates the above conventional drawbacks by controlling the duty ratio digitally, and makes it possible to accurately and stably read information even from a reproduced signal with a changed duty ratio. It is something.

発明の構成 本発明の情報再生装置は、ディジタル信号の記録された
情報記録担体から読み取った再生信号を波形整形して再
生ディジタル信号を得、その閾値が可変である波形整形
手段と、上記ディジタル信号の素子波形の長さよりも十
分短い周期でクロックパルスを発生するクロック発生器
と、上記クロックパルスを上記再生ディジタル信号に応
じて順昇カウントあるいは逆■ニカウン下する第1のカ
ウント手段と、この男1のカウント手段からの桁上げ信
号を順昇カウントあるいは通nカウントする第2のカウ
ント手段と、この第2のカウント手段のカウントiをア
ナログ屯田に変換するディジタル/アナログ変、喚手段
(以下、D/A変換手段と称す)を有し、上記D / 
A変換手段の出力信号を上記波形整形手段の14値に帰
還し、かつ上記第1のカウント手段は桁上げ信号を発生
すると所定の値にプリセットされるように構成したもの
であり。
Structure of the Invention The information reproducing apparatus of the present invention comprises: a waveform shaping means for obtaining a reproduced digital signal by waveform shaping a reproduced signal read from an information recording carrier on which a digital signal is recorded; and a waveform shaping means having a variable threshold value; a clock generator that generates clock pulses at a cycle sufficiently shorter than the length of the element waveform; a first counting means that increases or decreases the clock pulses in accordance with the reproduced digital signal; a second counting means for increasing or counting the carry signal from the first counting means; and a digital/analog conversion means (hereinafter referred to as D/A converting means), and the D/A converting means is
The output signal of the A conversion means is fed back to the 14 values of the waveform shaping means, and the first counting means is configured to be preset to a predetermined value when a carry signal is generated.

これにより再生信号のデユーティ−比がずれた場合にも
正確に情¥μを読み取ることができ、温度ドリフトや経
時変化がほとんどなく、集積回路を用いたときの外付は
回路部品も愼めて少なくてすむというものである。
As a result, even if the duty ratio of the reproduced signal is shifted, the information μ can be read accurately, there is almost no temperature drift or change over time, and when using an integrated circuit, there is no need to worry about external circuit components. This means that less is needed.

実雄例の説明 以下、本発明の実翔例について、1囲を参照しながら説
明する。
Description of an Actual Example An actual example of the present invention will be described below with reference to Box 1.

第2図は本発明の一実梅例におけるデユーティ−比制御
卸手段のブロック図を示すものである。第2図において
、1oは波形整形手段、11はクロック発生器、12は
第1のカウント手段、13は第2のカウント手段、14
はL)/A変侯手段である。
FIG. 2 shows a block diagram of the duty ratio control means in one embodiment of the present invention. In FIG. 2, 1o is a waveform shaping means, 11 is a clock generator, 12 is a first counting means, 13 is a second counting means, 14
is L)/A change means.

以上のように構成された本笑症例のデユーティ−比11
1J 4手段について以下その動作を説明する。
Duty ratio 11 for this case configured as above
1J The operation of the four means will be explained below.

再生信号(HF)を適当な開直によって波形整形手段1
oで波形整形すると、記録されている元のディジタル信
号と同様の再生ディジタル信号が得られる。この閾1直
のレベルが過当でないとすれば再生ディジタル1に号の
論JiJ!0の長さと論理1の長さの平均値は異なった
ものとなる。そこでクロック発生器11によって、記録
されているディジタル1N号の素子波形の周期よシも十
分短い周期のタックパルスを発生し、上記再生ディジタ
ル1ぎ号が論理1のときにはこれを第1のカウント手段
12で順nカウント、軸層0のときには逆算カウントす
るようにすれば第1のカウント手段12は平均的にはカ
ウント式が増加して桁上け(キャリー)信号を出力する
。第2のカウント手段13はこの桁上げ信号を順算カウ
ントしてカウント値が変化する。また逆に再生ディジタ
ル信号のレベルLの長さがレベルhの長さよりも長いと
きには、第1のカウント手段12は桁上げ(ボロー)信
号を出力して、第2のカウント手段13は逆算カウント
する。このカウント値をD / A変換手段14によっ
てD/A変換して上記波形整形手段10のI@1mに帰
還するように閉ルーズを構成すれば、上記デユーティ−
比が正しくなるように制御することができる。ところが
再生ディジタル信号のレベルaのときにIi!J10カ
ウント手段12が桁上げ(キャリー)信号を出力すると
、次に再生ディジタル信号がレベルLになったときにま
た桁上げ(ボロー)信号を出力し、これを何回か繰り返
して第2のカウント手段13のカウント値にチャタリン
グが生しることがある。このチャタリングが発生すると
D/A変換手段14iJ:頻繁にグリッチを発生して再
生ディジタル信号に多数のハザードを生じ、fh報を誤
って読み敗る回能性がある。本実紬しリにお゛いては、
第1のカウント手段12が桁上げ信−弓を発生すると、
第1のカウント手段12のカウント値は最大値と最小値
のほぼ中間の所定のifにプリセットするように構成し
ており、これによって上記したチャタリングを防ぐこと
ができる。
The waveform shaping means 1 converts the reproduced signal (HF) into an appropriate aperture.
When waveform shaping is performed at o, a reproduced digital signal similar to the original recorded digital signal is obtained. If the level of this threshold 1 shift is not excessive, then the theory of reproduction digital 1 JiJ! The average value of the length of 0 and the length of logical 1 will be different. Therefore, the clock generator 11 generates a tack pulse whose cycle is sufficiently shorter than the cycle of the recorded digital signal 1N element waveform, and when the reproduced digital signal 1 is logic 1, this pulse is sent to the first counting means. If the first counting means 12 counts forward n at 12 and counts backward when the axis layer is 0, the first counting means 12 will increase the count formula on average and output a carry signal. The second counting means 13 counts this carry signal forward, and the count value changes. Conversely, when the length of the level L of the reproduced digital signal is longer than the length of the level h, the first counting means 12 outputs a carry (borrow) signal, and the second counting means 13 performs backward counting. . By configuring a closed loop so that this count value is D/A converted by the D/A conversion means 14 and fed back to I@1m of the waveform shaping means 10, the duty ratio
The ratio can be controlled to be correct. However, when the level of the reproduced digital signal is a, Ii! When the J10 counting means 12 outputs a carry signal, it outputs a carry signal again when the reproduced digital signal becomes level L, and this is repeated several times to start the second count. Chattering may occur in the count value of the means 13. When this chattering occurs, glitches occur frequently in the D/A converter 14iJ, causing many hazards in the reproduced digital signal, and there is a possibility that the fh information may be read incorrectly. Regarding Honji Tsumugi Shiri,
When the first counting means 12 generates a carry signal,
The count value of the first counting means 12 is configured to be preset to a predetermined if approximately halfway between the maximum value and the minimum value, thereby making it possible to prevent the above-mentioned chattering.

次に具体的回路例を参照しながら本発明をさらに詳しく
説明する。
Next, the present invention will be explained in more detail with reference to specific circuit examples.

第3図は本発明の一実施例における第1のカウント手段
12および第2のカウント手段13の回路図を示すもの
で、20は第1の可逆カウンタ、21は第2の可逆カウ
ンタ、22ijO:itゲ−ト、23はN A N D
ゲート、24はAiすDゲニト、25および26はイン
バータである。
FIG. 3 shows a circuit diagram of the first counting means 12 and the second counting means 13 in an embodiment of the present invention, in which 20 is a first reversible counter, 21 is a second reversible counter, 22ijO: IT gate, 23 is NAND
A gate, 24 is an AiD gate, and 25 and 26 are inverters.

以下、その動作を説明する。尚、以下の説明において論
f#0は低い電位でこれをレベルLと叶び、匈理1は冒
い電位でこれをレベルねと叶ぷことにする。第1の61
通カウンタ20および第2の可逆カウンタ21rfi、
、順丼カウントと逆算カウントの切り替えか再生ディジ
タル信号(5)によって1lrIl@されており、再生
ディiジタル信号がレベルHのとき□1 クロック(φンを順算カウントし、レベルLのときには
同様に逆算カウントする。今、再生ディジタル信号のデ
ーーティ耐が正規の111(より大きくレベルLの時間
に比べてレトル、′、Rの時間が戊いとすれば、第1の
可逆カウンタ2o“は平均的にはカウント数が増加して
桁上げ信号を出力端子CK発生する。
The operation will be explained below. In the following explanation, it will be assumed that logic f#0 has a low potential and is considered to be level L, and theory 1 has a high potential and is considered to be level L. 1st 61
through counter 20 and second reversible counter 21rfi,
, the switching between forward counting and backward counting is 1lrIl@ by the reproduction digital signal (5), and when the reproduction digital signal is at level H, □1 clock (φ) is counted forward, and when it is at level L, the same Now, if the data resistance of the reproduced digital signal is the normal 111 (which is larger than the time of level L, the time of rettle, ', R is longer than the time of level L, then the first reversible counter 2o' is the average value. , the count increases and a carry signal is generated at the output terminal CK.

この桁上け1占号Cは第2の可逆カウンタ21にリップ
ルクロックとして入力端子hcに入力する。
This carry 1 digit C is input to the input terminal hc of the second reversible counter 21 as a ripple clock.

今の例の場合にはこの桁上は信号Cは(レベルHの時間
がレベルLの時間よ多長いので)通常順算カウントの状
態で発生、し1、第2の可逆カウンタ211 もこのり
、y 7’ /l/ pンクを0y)l、てカウント手
段が吻加、i“名、、、、、、ζあ第2の可逆カウンタ
21からの出力信WQ ” w Q !およびQkをE
)/A変換して、これを南碩に帰還することによって上
記したデユーティ−比のずれを改善することができる。
In the case of the present example, the signal C is normally generated in a forward counting state (because the time at level H is much longer than the time at level L), and the second reversible counter 211 , y 7' /l/pnk 0y)l, and the counting means adds the output signal WQ from the second reversible counter 21. and Qk as E
)/A conversion and returning this to the south, the above-mentioned duty ratio deviation can be improved.

さらに第1の可逆カウンタ20からの桁上げ信号Cが出
力されると、この桁上は信号Cはインバータ26および
26によって遅延されて入力端子りに・加わり、これに
よって第1の可逆カウンタ2゜のQa、Qb、、、Qc
 、Q(1、Qe v、tJf 、QCJおよびQhu
それぞれo、o、o、o、o、o、。
Furthermore, when the carry signal C from the first reversible counter 20 is output, this carry signal C is delayed by the inverters 26 and 26 and is applied to the input terminal, so that the carry signal C is outputted from the first reversible counter 20. Qa, Qb, , Qc of
, Q(1, Qe v, tJf , QCJ and Qhu
o, o, o, o, o, o, respectively.

および1にプリセットされる。これは再生ディジタル信
号の状態反転ごとにこれに同期して第1の可逆カウンタ
20が桁上は信硲(キャリー、お、よびボロー)全繰り
返し発生するのを防ぐためのもので、これによって第2
のカウント手段13のカウント値が頻繁に変化し、その
たびにD / A変換手段14が多くのグリッチを発生
するのを防ぐことができる。また、ANDゲート23は
第2の可逆カウンタ21が最大11区になり7(とき)
@算カウントを停止するもので、ORゲート22は第2
のoJ逆カウンタ21が最小値になったとき逆算カウン
トを停止するためのものである。
and preset to 1. This is to prevent the first reversible counter 20 from repeatedly generating a carry, a carry, and a borrow in synchronization with each state inversion of the reproduced digital signal. 2
It is possible to prevent the count value of the counting means 13 from frequently changing and the D/A converting means 14 from generating many glitches each time. Also, the AND gate 23 is set to 7 (when) the second reversible counter 21 reaches a maximum of 11 sections.
The OR gate 22 is the one that stops the counting.
This is to stop the inverse counting when the oJ inverse counter 21 of the oJ inverse counter 21 reaches the minimum value.

尚、本発明における阪形巌形手段および第1のカウント
手段は何等上記実確?11′に限定されるものではなく
、同様の機能を有するものであればどのような購成であ
っても差し支えない。例えば、波形整形手段はコンパレ
ータを用いることができるし、第1のカウント手伎V工
、再生ディジタル信号がレベルHのときにクロックφ1
をカウントするカウンタとレベルLのときにクロックφ
1をカウントするカウンタの2つのカウンタを用い、こ
れらkoi/こり七ソトシてから一頑時四内のカウント
数を比較するようにしてもよい。
In addition, how accurate are the slant-shaped rock-shaped means and the first counting means in the present invention? 11', and any type of device having similar functions may be purchased. For example, a comparator can be used as the waveform shaping means, and when the first counting device and the reproduced digital signal are at level H, the clock φ1
A counter that counts φ and a clock φ when the level is L.
Two counters, one counting 1, may be used, and after these koi/kori nana sotoshi are counted, the counts within the ichiganjishi may be compared.

発明の効果 以上の説明から明らかなよ゛うに1本発明はディジタル
信号の記録された情報記録担体から一〇み取った再生信
号を波形整形して再生ディジタル信号を1↓11その閾
値がh」変である波形整形手段と、上記ディジタル信号
の素子鼓形の長さよりも十分短い同JvJでクロックパ
ルスを発生ずるクロック発生器と、上記クロックパルス
を上記再生ディジタル信号に応じて順昇カウントあるい
は逆算カウントする第1のカウント手段と、この第1の
カウント手段からの桁上げ信号を順算カウントあるいは
逆算カウントする第2のカウント手JMと、この第20
カウント手段のカウント数をアナログ市川に変侠するD
/A変換手段を町°シ、上記L)/A変換手段の出力信
号を上記波形整形手段の閾直に帰還し、さらに上記第1
のカウント手段は桁上は信−>夕を発生すると所定の値
にプリセットされるように114成しているので、すべ
てディジタル的に処理することができ、このために集積
回路を1月いたときの外角回路部品が少なくてすむとと
もにfb’MLドリフトや経時変化を少なくすることも
できるという効果が得られ、また、第2のカウント手段
13のカウント値にチャタリングが生じ、これによって
1J/A変換手段が頻繁にグリッチを発生して再生ディ
ジタル信号に多数のハザードを生じるのを防ぐことがで
きるという効果も得ることができる。
Effects of the Invention As is clear from the above description, the present invention has the advantage of waveform shaping a reproduced signal taken from an information recording carrier on which a digital signal is recorded, and converts the reproduced digital signal to 1↓11 so that the threshold value is h. a clock generator that generates clock pulses with the same JvJ sufficiently shorter than the length of the element drum shape of the digital signal, and a clock pulse that is counted forward or backward in accordance with the reproduced digital signal. A first counting means for counting, a second counting means JM for forward or backward counting of the carry signal from the first counting means, and this 20th counting means.
Changing the count number of the counting means to analog IchikawaD
/A converting means, the output signal of the L)/A converting means is directly fed back to the threshold of the waveform shaping means, and the first
The counting means is constructed so that it is preset to a predetermined value when a signal is generated, so it can be processed entirely digitally. This has the effect of reducing the number of external circuit components and reducing fb'ML drift and changes over time.Furthermore, chattering occurs in the count value of the second counting means 13, which causes 1J/A conversion. The advantage can also be obtained that the means can be prevented from generating frequent glitches and causing a number of hazards in the reproduced digital signal.

【図面の簡単な説明】[Brief explanation of drawings]

稟1図は従来の情報再生装置におけるデユーティ−比制
御手段のブロック図、第2図は本発明の一実施例におけ
るデー−ティー比例14手段のブロク図、第3図は本発
明の実砲例(/il:おける第1のカウント手段および
第2のカウント手段の具体的な回路図である。 10・・・・・・波形」K形ト段、11−・・・・・ク
ロック発生器、12・・・・・・第1のカウント手段、
13・・・・・・第2のカウント手段、14・・・・・
・D/A変換手段、2o。 21・・・・・・司逆カウンタ、22・・・・・・OR
ゲート、23・・・・・・N A N Dゲート、24
・・・・・・ハNOゲート、25.26・・・・・・イ
ンバーター 代理人の氏名 弁理士 中 尾 敏 男 ほか1名第1
Figure 1 is a block diagram of duty ratio control means in a conventional information reproducing device, Figure 2 is a block diagram of duty ratio control means in an embodiment of the present invention, and Figure 3 is an example of an actual gun of the present invention. (/il: is a specific circuit diagram of the first counting means and the second counting means. 10... waveform" K-shaped stage, 11-... clock generator, 12...first counting means,
13...Second counting means, 14...
- D/A conversion means, 2o. 21... Tsukasa reverse counter, 22... OR
Gate, 23...N A N D gate, 24
...Ha NO Gate, 25.26... Name of inverter agent Patent attorney Toshio Nakao and 1 other person 1st
figure

Claims (1)

【特許請求の範囲】[Claims] ディジタル信号の記録された情報記録担体から読み取っ
た再生信号を波形整形して再生ディジタル信号を得、そ
の閾値が可変である波形整形手段と、上記ディジタル信
号の素子波形の長さよシも十分短い周期でクロックパル
スを発生するクロック発生器と、上記クロックパルスを
上記再生ディジタル信号に応じて順算カウントあるいは
逆算カウントする5FS1のカウント手段と、□この第
1のカウント手段からの桁上げ信号を順算カウントある
いは逆算カウントする第2のカウント手段と、このM2
のカウント手段のカウント数をアナログ電圧に一決する
ディジタル/アナログ変換手段を有し、上記ディジタル
/アナログ変換手段の出力信号を上記波形整形手段の+
mmに帰還し、かつ上記第1のカウント手段社格上げ信
号を発生すると所定の甑に1リセ、ツトされるように構
成されて成る仁とを特徴とする情報再生装置。
A waveform shaping means which obtains a reproduced digital signal by waveform shaping a reproduced signal read from an information recording carrier on which the digital signal is recorded, and whose threshold value is variable, and a waveform shaping means having a sufficiently short period than the length of the element waveform of the digital signal. a clock generator that generates clock pulses, a counting means of 5FS1 that counts the clock pulses forward or backward according to the reproduced digital signal, and a count means of 5FS1 that counts the carry signal from the first counting means forward a second counting means for counting or backward counting; and this M2
digital/analog converting means converting the count number of the counting means into an analog voltage, and converting the output signal of the digital/analog converting means into
1. An information reproducing device characterized by a circuit configured to be reset to a predetermined unit when the first counting means returns to the first count and generates an upgrade signal.
JP2540184A 1984-02-14 1984-02-14 Information reproducer Pending JPS60170074A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2540184A JPS60170074A (en) 1984-02-14 1984-02-14 Information reproducer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2540184A JPS60170074A (en) 1984-02-14 1984-02-14 Information reproducer

Publications (1)

Publication Number Publication Date
JPS60170074A true JPS60170074A (en) 1985-09-03

Family

ID=12164880

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2540184A Pending JPS60170074A (en) 1984-02-14 1984-02-14 Information reproducer

Country Status (1)

Country Link
JP (1) JPS60170074A (en)

Similar Documents

Publication Publication Date Title
US4864573A (en) Apparatus for reproducing a pcm modulated signal, comprising a muting circuit
JPH0330338B2 (en)
JPS59198507A (en) Programmable time code generation circuit
JPS63287211A (en) Digital pll circuit
US4539666A (en) Apparatus for controlling rotation of a record disk at a constant linear velocity
US5371771A (en) Circuit for calculating DC value in digital recording and reproducing system
US5475455A (en) Information recording device
JPS60170074A (en) Information reproducer
JPH11273253A (en) Pulse width control circuit and disk recording control circuit
US4812987A (en) Wave shaping circuit
JP3547983B2 (en) Pulse width control circuit and disk recording control circuit
JP2592559B2 (en) Phase synchronization circuit of information recording / reproducing device
JP2534487B2 (en) Pulse generation circuit
JPH0518485B2 (en)
US4809092A (en) Improved method and arrangement for recording digital data on a magnetic recording medium by use of binary data signals and magnetic bias signals
JPS60164966A (en) Information reproducing device
JP2797415B2 (en) Pulse width modulator
JPS60164967A (en) Information reproducing device
JPS62252563A (en) Magnetic recording and reproducing device
JPS60164965A (en) Information reproducing device
KR890003490B1 (en) Speed control circuit of motor
JPS6355812B2 (en)
JPS60151876A (en) Information reproducer
JP2792120B2 (en) Digital phase control circuit
JP2576547B2 (en) Clock signal regeneration circuit