JPS60167540A - トランシ−バ用テスタ - Google Patents

トランシ−バ用テスタ

Info

Publication number
JPS60167540A
JPS60167540A JP59024032A JP2403284A JPS60167540A JP S60167540 A JPS60167540 A JP S60167540A JP 59024032 A JP59024032 A JP 59024032A JP 2403284 A JP2403284 A JP 2403284A JP S60167540 A JPS60167540 A JP S60167540A
Authority
JP
Japan
Prior art keywords
transceiver
pulses
circuit
tester
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP59024032A
Other languages
English (en)
Other versions
JPH0254984B2 (ja
Inventor
Susumu Yoshino
芳野 進
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dainichi Nippon Cables Ltd
Original Assignee
Dainichi Nippon Cables Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dainichi Nippon Cables Ltd filed Critical Dainichi Nippon Cables Ltd
Priority to JP59024032A priority Critical patent/JPS60167540A/ja
Publication of JPS60167540A publication Critical patent/JPS60167540A/ja
Publication of JPH0254984B2 publication Critical patent/JPH0254984B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L43/00Arrangements for monitoring or testing data switching networks
    • H04L43/50Testing arrangements

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Small-Scale Networks (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (技術分野) 本発明は、C8MA/Cr)方式のバス型ローカルエリ
アネットワークに適用される複数の各ステーションと、
該各ステーションを互いに並列に接続する通信ケーブル
との間にインタフェースとして配置されるトランシーバ
の動作状態チェックのためのトランシーバ用テスタに関
する。
(従来技術) ローカルエリアネットワーク(LAN)とは私有地内で
の高速のデータ通信用ネットワークのことであり、C8
MA/CD方式とはこのLANにおいて適用される代表
的な通信ケーブルの敷設方式の1つであり、ステーショ
ンの制御が比較的簡単でかつLSI化も容易である」二
、価格も安くて済むので良く使用される。このC3MA
lCD方式トハコンヒュータを有する複数のステーショ
ン問を同軸ケーブル等の通信ケーブルに互いに並列に接
続してパスラインを構成し、各ステーションはパスライ
ンの空き時間に自由にデータを通信ケーブル中に送出し
、データの衝突が生じるとデータの送出を停止し、適当
間隔の後にデータの再送信を行なう方式である。第1図
はこの上うなC8MA/CD方式バス型LANを概略的
に示す図である。第1図において、符号1は各ステーシ
ョン、2は通信ケーブルとしての同軸ケーブル、3はス
テーション1と通信ケーブル2との間に配置されて両者
のインタフェースとなるトランシーバである。2aはタ
ーミネータである。
ところで、トランシーバ3と同軸ケーブル2とは第2図
のようにして接続される。第2図(、)はその接続部分
での縦断断面図、第2図(b)は同じくその横断断面図
である。第2図において、4はトランシーバケースであ
り、このトランシーバケース4内にはトランシーバ3が
収納される。このトランシーバケース4には、同軸ケー
ブル2が貫通されており、その内部ではトランシーバ3
の出力線5が、その出力線5の先端のタップピンを同軸
ケーブル2の内導体6に刺し込むことによるタップ形で
接続される。トランシーバ3のもう1つの出力線7は同
軸ケーブル2の外部導体8に接続される。9はトランシ
ーバ3とステーション1との接続のためのトランシーバ
ケーブルである。ところが、このような接続方式では、
次に述べる理由によりステーション1間の正常なデータ
の伝送が行なえなくなる場合があった。
1)トランシーバ3のタップピンと同軸ケーブル2の外
部導体8とに電気的な短絡が生じる。
2)トランシーバ3のタップピンと同軸ケーブル2の内
部導体6とに電気的な接触不良が生じる。
3)ターミネータが同軸ケーブル2から外れる。
4)同軸ケーブル2の断線。
5)同軸ケーブル2に異常な反射が生しる。
このような各問題点の内、(3)、(4)、(5)項に
ついては、同軸ケーブル2の敷設時のトラブルに原因す
ることが多く、施工時での検査で充分に解3− 決することができものが殆どであり、そのトラブルの発
生率も低い。これに対して、前記(1)、(2)項につ
いては、そのトラブルの殆どがトランシーバ3を同軸ケ
ーブル2に接続する際に生じるものであり、そのトラブ
ルの発生率はその取付の作業者の熟練度にもよるが、数
パーセントから最悪50パーセントにも達することがあ
る。また、トランシーバは同軸ケーブルを敷設した後で
かつLANのシステムが作動した後でも該同軸ケーブル
から任意に取付けや取り外しが行なわれることが多く、
そのトラブルの発生率は更に高くなる。一般に、この種
のステーションでは、システムの操作者に対して“デー
タ通信不良”や“データ通信不能”などのメツセージを
与える機能を持っているが、そのメツセージのみでは、
そのトラブルの原因の所在を解明することは困難である
。このため、従来では、この種のトラブルの原因の解明
には、トランシーバ3のケース4を外し、回路テスタで
同軸ケーブル2の内部導体6と外部導体8との導通試験
を行なう方法が採用されていた。しかしなが4− ら、このような方法では、そのための専門の技術者が必
要になることと、ケース4を外す前と外した後とでは、
同軸ケーブル2へのトランシーバケーブル5の先端のタ
ップピンへの外力の大きさが変化し、これによりタップ
ピンの同軸ケーブル2への接触条件が変化し完全なトラ
ブルチェックかで鰺ないという欠点があることと、加え
てトラブルチェックに相当に長い時間が要するという欠
点があった。
(@的) 本発明は、上述の事情に鑑みてなされたものであって、
特別に用意された専門の技術者でなくても正確にかつ短
時間でのトランシーバと同軸ケーブルとの間の接続状態
やその他に原因するトラブルチェックが可能なようにす
ることを目的とする。
(実施例) 以下、本発明を図面に示す実施例に基づいて詳細に説明
する。第3図は本発明の実施例に係るトランシーバ用テ
スタの回路構成を含めたシステム全体の回路構成図であ
る。第3図に示されたトランシーバ3は第1図に示すよ
うにC3MA/CD方式バス型L A Nにおけるステ
ーション1と同軸ケーブル2との間のインタフェースと
して使用されるものである。先ず、このトランシーバ3
の回路構成について説明した後で、テスタ30の回路構
成についつ説明する。
このトランシーバ3はステーション1からのデータを同
軸ケーブル2へ伝送するための送信経路と、相手側ステ
ーションからのデータを同軸ケーブル2を介して受信し
てこれをステーション1に送出する受信経路と、同軸ケ
ーブル2で各ステーション1同士のデータが衝突したこ
とを検出する衝突検出と、電源との機能を備えている。
10はステーション1からのデータの入力部、11はス
テーション1へのデータの出力部、12はステーション
1への衝突信号の出力部である。13は増幅器、14は
定電流駆動型出力部、15は増幅器、17はローパスフ
ィルタ、18は基準電源、19は比較器、20はアンド
ゲート、21は発信器である。22.23はトランシー
バ3と同軸ケーブル2どのタップ接続部である。
このような構成のトランシーバ3において、この実施例
では、送信信号入力部10に所定のパルスを加えたとき
に、このパルスに対して出力部11から出力されるパル
スのパルス数や出力部12での衝突信号の有無が、正常
時とそれ以外の前記(1)ないしく3)項の状態により
異なることを利用して[ランシーバ3の状態をチェック
するものである。 この状態について説明する。
タップ接続部22.23間の電圧VはV=−iXZ、/
2(ただし、z o < < Rfである。また、iは
定電流駆動型出力部14からの出力電流の電流値、Zo
はターミネータ2aによる整合インピーダンス、Rfは
増幅器15の入力インピーダンスである。)で与えられ
る。その電圧■は同軸ケーブル2に並列に接続された増
幅器15に加えられ、これにより受信線には、送信線に
加えられたパルス数と同数のパルス数が出力される。ま
た、比較器19の一7= 正端子子の基準電源28の電圧Vrは次式を満足するよ
うに設定されている。
−(−iXZo/2)+(−Vr)<O・・・ 式(1
)したがって、比較器19は低値を出力するので、アン
ドデート20がらは発信器21の発信信号(衝突信号)
が出力されない。このようにして、この(A)項では、
出力部11には規定数のパルスが出方され、同時に出力
部12には衝突信号が出力されないことからタップピン
と同軸ケーブル2とが正常に接続されていることが検出
される。
この場合は、タップ接続部22.23開の電圧Vは0ボ
ルトとなり、出力部11がらはパルスが出力されない。
これを前記式(1)の第1項に代入して明らかなように
、比較器19の負端子−の入力電圧はOボルトまた正端
子子の入力電圧は−Vrであるため、該比較器19の出
力は低値となり、この場合も発信器21がらの出力は衝
突信号とし8− で出力部12から出力されない。したがって、この(B
)項では前記短絡の場合は、出力部11からパルスが出
力されず、また出力部12から衝突信号が出力されない
ことからその短絡が検出される。
この場合は、タップ接続部22.23間には−1XRf
の電圧■が誘起される。これにより、増幅器16からは
パルスが出力される。また、比較器19の負端子−の電
圧(−ixRf)は正端子子に印加されている基準電源
18の電圧Vrに比較してZ、<<Rfの条件により充
分に低くなるので該比較器19は高値を出力する。この
ため、アンドゲート20は発信器21からの出力を衝突
信号として出力部12に出力する。しすこがって、この
(C)項では、前記開放の場合は、出力部11からパル
スが出力され、出力部12からは衝突信号が出力される
ことによりその開放が検出される。
D))ランシー・tβ−たち−81−jL所−(−尺射
應)−Ω−同−1−ケーブル2上で異常な反(が生じた
場合この場合、増幅器15には、定電流駆動型出力部1
4からの電流iにより誘起された電圧Vの他に前記反射
点とタップ接続部22.23との間の往復の伝播時間分
だけ送れた反射波による電圧分が与えられる。このため
、出力部11には、規定数のパルス数よりも多い数のパ
ルスが出力される。
この場合、出力部12から衝突信号が出力されたり出力
されなかったりする。したがって、この(D)項では前
記反射波が生じた場合は、出力部11からのパルス数の
検出によりその異常な反射が検出される。
なお、前記各項(A)〜(D)での入力部10に加える
パルスのパルス幅はトランシーバ3の内部回路がそのパ
ルスに充分に応答動作ができる程度の長さを持つもので
あることを要する。と同時に、第3図のローパスフィル
タ17の阻止域の効果が得られるだけの短いパルス幅で
なければならない。
また、この実施例での送信線に加えるパルスの数は任意
でよい。
次に、トランシーバ用テスタ30の回路構成について説
明する。
このテスタ30は、テスト開始用の操作スイッチ31と
この操作スイッチ31の操作によりトランシーバ3に電
源を供給する電源回路32と、所定のパルス幅を有する
1ないし複数のパルス、この実施例では2つの連続パル
スを形成するとともに該パルスを送信信号としてトラン
シーバ3内の送信線に送出するパルス発生器33と、前
記送信信号に対応する受信信号をトランシーバ3内の受
信線と衝突線とを介して受信するとともに該受信信号に
含まれるパルス数と衝突信号の有無とに基づいてトラン
シーバの動作状態をチェックするチェック回路34と、
前記動作状態のチェック内容を表示する表示器35とを
備える。
前記チェック回路34は、トランシーバ3の受信線を介
して与えられる受信信号中のパルス数をカウントするカ
ウンタ341と、同じくトランシーバの衝突線を介して
与えられる衝突信号の有無のデータを記憶するデータラ
ッチ回路342と、11− 前記カウンタ341とデータラッチ回路342とからの
出力によりトランシーバの動作状態を判定する判定回路
343とを含む。
このテスタ30によるトランシーバ3の動作状態のチェ
ックについて説明する。
先ず、操作スイッチ31をオンにして電源回路32を駆
動して電源をトランシーバ3に与える。
これに続いて電源供給によりトランシーバ3の各回路の
動作が安定するに必要な短い時間を待った後にパルス発
生器33を駆動して所定のパルスを送信信号としてトラ
ンシーバ3の増幅器13に入力する。これにより、トラ
ンシーバ3は同軸ケーブル2に対してそのタップ接続部
22.23を介して送信信号を出力する。
前記(A)項のようにタップ接続部22.23が正常で
ある場合は、前述したようにトランシーバ3の出力部1
1からカウンタ341には送信時と同数のパルスが入力
される。また、トランシーバ3の出力部12からは衝突
信号が入力されない。
テスタ30は、判定回路343でカウンタ34112− のカウント値とデータラッチ回路342からの出力とに
基づいてタップ接続部22.23が正常に接続されてい
ることを判定させ、その判定出力を表示器35で表示さ
せてトランシーバ3の動作状態のチェックをすゐ。
次にタップ接続部22.23に前記(B)項の状態が生
じた場合は、トランシーバ3の出力部11からはパルス
が出力されず、またその出力部12からも衝突信号が出
力されないので、テスタ30のカウンタ341とデータ
ラッチ回路342とは、それに対応した出力を判定回路
343に与える。
判定回路343は、それに応答してタップ接続部22.
23が前記(B)項の状態であることを判定し、その判
定出力を表示器35に出力する。これにより、表示器3
5はトランシーバ3と同軸ケーブル2とのタップ接続部
22.23での接続状態が前記(B)項の状態であるこ
とを表示する。
そして、タップ接続部22.23に前記(C)項の状態
が生じた場合は、トランシーバ3の出力部11からはパ
ルスが出力され、またその出力部12からも衝突信号が
出力される。テスタ30のカウンタ341とデータラッ
チ回路342とは、その出力に対応する出力を判定回路
343に与える。
判定回路343は、それに応答した判定を行ない、その
判定出力を表示器35に与える。表示器35では、前記
タップ接続部22.23での状態が前記(C,)項の状
態であることを表示する。
また、前記(D)項の場合では、トランシーバ3の出力
部11からは規定数のパルス数以上のパルスが出力され
るが、テスタ30のカウンタ341はそのパルス数をカ
ウントし、そのカウント値を判定回路343に与える。
判定回路343はそのカウント値に対応した判定出力を
与え、表示器35は、同軸ケーブル2上に異常な反射波
が存在することの表示をする。
このようにして、この実施例では、テスタ30をトラン
シーバ3の対応する入出力部10.11゜12にテスタ
端子を接続するだけの簡単な操作で前記(A)ないしく
D)項のチェックが可能となる。
(効果) 以上のように、本発明によれば、C8MA/CD方式の
バス型ローカルエリアネットワークに適用される複数の
各ステーションと、該各ステーションを互いに並列に接
続する通信ケーブルとの間にインタフェースとして配置
されるトランシーバの動作状態チェックのためのもので
あって、1ないし複数のパルスを形成するとともに該パ
ルスを送信信号としてトランシーバ内の送信線に送出す
るパルス発生器と、前記送信信号に対応する受信信号を
トランシーバ内の受信線と衝突線とを介して受信すると
ともに該受信信号に含まれるパルス数と衝突信号の有無
とに基づいてトランシーバの動作状態をチェックするチ
ェック回路とを備えたので、単にテスタの端子をトラン
シーバの対応する入出力部に接続するだけで各種のチェ
ックが可能となり、したがって専門の技術者でなくても
簡単にかつ短時間にトランシーバと同軸ケーブルとのタ
ップ接続部の状態や同軸ケーブル1−、での反射波など
のチェックが可能となった。
【図面の簡単な説明】
15− 第1図は、CSMA/CD方式バス型LANの回路構成
図、第2図はトランシーバと同軸ケーブルとのタップ接
続部の状態を示すもので第2図(a)はその縦断断面図
、第2図(b)はその横断断面図、第3図は本発明の実
施例に係るトランシーバ用テスタの構成を含めた全体の
システムの回路構成図である。 1はステーション、2は同軸ケーブル、3はトランシー
バ、4はトランシーバケース、5はタップピン、6は内
部導体、8は外部導体、10は送信信号入力部、11は
パルス出力部、12は衝突信号出力部、13.15は増
幅器、19は比較器、17はローパスフィルタ、18は
基準電源、20はアントゲ−Y、21は発信器、22.
23はタップ接続部、30はトランシーバ用テスタ、3
1は操作スイッチ、32は電源回路、33はパルス発生
器、34はチェック回路、341はカウンタ、342は
データラッチ回路、343は判定回路、35は表示器。 16一

Claims (2)

    【特許請求の範囲】
  1. (1)C8MA/CD方式のバス型ローカルエリアネッ
    トワークに適用される複数の各ステーションと、該各ス
    テーションを互いに並列に接続する通信ケーブルとの間
    にインタフェースとして配置されるトランシーバの動作
    状態チェックのためのものであって、1ないし複数のパ
    ルスを形成するとともに該パルスを送信信号としてトラ
    ンシーバ内の送信線に送出するパルス発生器と、前記送
    信信号に対応する受信信号をトランシーバ内の受信線と
    衝突線とを介して受信するとともに該受信信号に含まれ
    るパルス数と衝突信号の有無とに基づいてトランシーバ
    の動作状態をチェックするチェック回路とを備えたトラ
    ンシーバ用テスタ。
  2. (2)前記特許請求の範囲第1項に記載のトランシーバ
    用テスタにおいて、前記トランシーバの動作状態チェッ
    クの項目がトランシーバ自体の正常動作と、トランシー
    バと通信ケーブルとの接続状態と、通信ケーブル上での
    反射波の存在とのいずれかを含むトランシーバ用テスタ
JP59024032A 1984-02-09 1984-02-09 トランシ−バ用テスタ Granted JPS60167540A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59024032A JPS60167540A (ja) 1984-02-09 1984-02-09 トランシ−バ用テスタ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59024032A JPS60167540A (ja) 1984-02-09 1984-02-09 トランシ−バ用テスタ

Publications (2)

Publication Number Publication Date
JPS60167540A true JPS60167540A (ja) 1985-08-30
JPH0254984B2 JPH0254984B2 (ja) 1990-11-26

Family

ID=12127170

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59024032A Granted JPS60167540A (ja) 1984-02-09 1984-02-09 トランシ−バ用テスタ

Country Status (1)

Country Link
JP (1) JPS60167540A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0324012A1 (en) * 1987-06-25 1989-07-19 Digital Equipment Corp DETECTOR OF SHORT-CIRCUIT COAXIAL CABLES IN LOCAL AREA NETWORKS.

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0324012A1 (en) * 1987-06-25 1989-07-19 Digital Equipment Corp DETECTOR OF SHORT-CIRCUIT COAXIAL CABLES IN LOCAL AREA NETWORKS.

Also Published As

Publication number Publication date
JPH0254984B2 (ja) 1990-11-26

Similar Documents

Publication Publication Date Title
US6825672B1 (en) Cable tester
US7414410B2 (en) Cable diagnostics using time domain reflectometry and application using the same
US7002354B1 (en) Cable tester
US4797901A (en) Circuit arrangement for testing a passive bus network with the carrier sense multiple access with collisions detection method
US7738387B2 (en) System and method for diagnosing a cabling infrastructure using a PHY
WO2002015528A1 (en) Method and system for mdi crossover control
EP0144496B1 (en) Method and apparatus for testing for wiring fault in a network
US5329519A (en) Lan monitoring method and apparatus
JPH05211508A (ja) ネットワークの故障検出のためのシステムと方法
EP0324012B1 (en) Shorted-coaxial-cable detector for local-area networks
JPS60167540A (ja) トランシ−バ用テスタ
US4939765A (en) Interlock circuit for preventing corruption of telephone line signals
EP1936875A1 (en) System and method for diagnosing a cabling infrastructure using a PHY
CN113009246B (zh) Pse设备检测装置及pse设备检测方法
JP2000501268A (ja) 回路網化されるシステムの部分の接地の検査方法及び装置
JPS6236416B2 (ja)
US20050157710A1 (en) Data bus system
JPS61247136A (ja) バスライン誤結線検知テスタ
KR100277476B1 (ko) 사설 교환기의 국선 보드 자기 진단장치 및 방법
JPS5839133A (ja) 伝送異常検出装置
JP2002078130A (ja) ケーブル検査方法および装置
TW201940890A (zh) 纜線運作偵測系統
JPH0216854A (ja) 伝送路試験方法および装置
JPH03238946A (ja) ネットワークバス終端状態監視方法とその回路並びにノード、ネットワークバス終端状態測定器およびlan
JPH08214080A (ja) 回線インターフェイス監視回路を具備した情報配信装置