JPS60167211A - 交流スイツチ回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 技術分野 本発明は、開、、／Ｉ製作する接点間のアークの発生を
防ぐ交流電源と負荷との間に介在される交流スイッチＩ
ｇＪ路に関する。

背景技術 従来から負荷と電源との接続をオン／オフ劾作させるの
にリレースイッチなどが用いられていた。

そのリレースイッチのオン／オフ動作時の接点間のアー
クをできるだけ少なくするため、次のようなことを行な
っていた。電源から負荷に与えられる電圧を１く知する
変圧器や、電流を検知する変流・器などを用い、変圧器
と変流器との各出力と、リレースイッチを駆動する駆動
信号を発生させる入力信号との整合により、リレースイ
ッチを無アークで駆動するように１ｔｒｌＪ　＜ｍして
いた。このような変圧器や質流器などは、高価格であり
、回１１合金犀の形状が大きくなる。また変圧器や変流
器によって、１苛成される位イ・目塗出回路の部品点数
も多くなり、回路全体としてコスト高となる。

目　的 本発明の目間は、前述の技術的課題を解決し、負荷と電
源との接続を開閉させるリレースイッチを力（（アーク
で動作させ、低価格を実現することができる交流スイッ
チ回路を提供することである。

実施例 第１図は、本発明の一実施例の基本的−３作を説明する
ための電気回路図である。負荷ＬＫ交流電源ＥＯからの
電力を供給する場合、リレースイッチａ１をダイオード
Ｄの趙断時オン駆蛎させ、次にリレースイッチａ２をダ
イオードＤの寄辿吋オン駆動させる。また逆に負荷りに
供給されている交ｌｙｌも市原ＥＯからの′４力を紙折
する場合、リレースイ”ツチａ２をダイオードＤの’ｄ
　Ｊ＋ｎ時オフｉｉＭ！１カさせ、次にリレースイッチ
ａｌをダイオードＤの遮析時オフ躯動させる。

第２図は、本発明の一実施例の全体の一気的構成を示す
プロンク図である。リレー、１１１Ｉ御回路Ｙは、質流
器ＣＴの出力と変圧４ＰＴの出力とを党１占し、交流′
市原ＥＯから負（１４工りに与えられる遊方の位相を横
用してリレースイッチａｌ、ａ２（（オン／オフ記切さ
れる。つまりリレースイッチａｌ、ａ２は、目口述の第
１図において説明したよりな動作タイミングでオン／オ
フ越効される。捷たリレー制両回路Ｙは、リレースイッ
チａｌ　、ａ２を駆動させる各リレーの入力１目号が動
作中途中でなくなった場合や、最大Ｉ柩助周波数以上の
入力信号が印加された場合でも、リレースイッチａｌ、
ａ’２’ｉ予め設定された状）δにｌａｄ　ＵＪさせる
。

第３図は、′本発明の一実施例の′電気回路図であり、
第４図はその回路の動作を説明するだめのタイミングチ
ャートである。トランスＴの出力は、リレースイッチａ
ｌ、ａ２がオフのとき第４図（１）に示す交流′哨ｗ、
ＥＯと同相で、リレースイッチａ１、ａ２がオンのとき
負荷ＬＫ流れる一流と逆相の出力が送出されるように接
続されている。トランスＴの出力は、ダイオードＤ３．
Ｄ４によりクランプされ、比較器１に与えられる。比較
器１の出力は、トランスＴの出力を矩形波に波形層形し
たものであり、抵抗Ｒ３’、Ｒ４、コンデンサＣ１゜Ｃ
２、ＡＮＤゲート２およびＯＲゲート３から成るノイズ
カット回ｇｔ介して矩形波の立−ヒりでパルスを発生す
るＡＮＤゲート５およびＮＯＴＯＲゲート３成る回路に
与えられ為。ＡＮＤゲート５の出力は、ＡＮＤゲート２
３に与えられる。このＡＮＤゲート５の出力は、交流電
源ＥＯの車圧が負から正に位相が変わる０７点に同期し
たパルスである。以後このパルスを第１検出パルスと呼
ぶことにする。

グイオー゛′ドＤ１のアノードとダイオードＤ２のカソ
ードとが接続される端子ｓｉには、第４図（３）に示す
１６号が与えられる。その１占″ケは、抵抗Ｒ５および
ＮＯＴＯＲゲート６ａ？介抵抗Ｒ６，Ｒ７、コンデンサ
Ｃ３，Ｃ４、ＡＮＤゲート６およびＯＲゲート７から伐
るノイズカット回路に与えられる。　ＯＲゲート７の出
力は、ＮＯＴゲート９およびＡＮＤゲート１０から１戊
る回ｚ冶ヲ介してパクンスキャンセル用の限時回＠　Ｔ
　ｉ）Ｉ　３に与えられる。ＮＯＴゲート９およびＡ　
Ｎ−Ｄゲート１０から成る回路は、入力１日号の立上が
りでパルス全送出し、喉ｌｉ：ｆ　Ｌ！Ｊ姶Ｔ　Ｍ　３
を清作させる。この眠時回酌ＴＭ３からは、第４凶（旬
に示す信号ｐ４が送出される。ＯＲゲート１１は、闇号
ｐ４とＮＯＴＯＲゲート３の１ｄ号とにより第４図（５
）に示す１１号ｐ５を送出する。

限時回崎ＴＭ４には、第４図（６）に示す信号ｐ６が与
えられ、第４図（７）に示すノくルスｌｑ、ＸＷ　４を
倚する信号ｐ７が送出される。前記ＡＮＤゲート５から
送出される％　１４’Ａ出パルスは、ＡＮＤゲート２３
で！辰時回ｉＴ・Ｍ４の出力とＮＯＴＯＲゲート１１力
とのＡＮＤ′ｊｋ収り、第４凶（８）に示す１６号が遅
延回路ＤＹＩに与えられる。遅延回路ＤＹｉ’ｃｒＬ％
ダイオードＤが遮断状台のときリレースイッチａ１をオ
ンさせる駆動信号を発生させるため、リレーのオン制作
時、ｊ］を考慮してタイミング韓肇を行なって第４図（
９）に示すように第１検出パルスを時間ｔ１だけ遅延さ
せる。このように時間ｔ１だけ遅姑された第１検出パル
スは、ＯＲゲート１１から送出されるパクンスキャンセ
ールされた信号とＡＮＤゲート２４でＡＮＤを収り、１
奴時回路ＴＭ５と、ＯＲゲート２６を介して限時回路Ｔ
ＭＩとに与えられる。

限時回路ＴＭＩの出力は、矩形波の立下りでパルスを発
生させるＮＯＴゲート２８およびＮＯＲゲート２９から
成る回路を介して、限時回路ＴＭ２に与えられる。限咳
回路ＴＭＩの出力は、第４図（６）に示すような信号と
なる。ｉ奴吟回路Ｔ　Ｍ　２の出力は、５４４図０４に
示すようなパルス幅ｗ２の信号となる。このパルス幅Ｗ
２は、リレーが制作％了するのに″必要な時間だけリレ
ーコイル電流を流す時間である。限時回路ＴＭ５は、１
奴時回路ＴＭ１の出力と限時回路ＴＭ２の出力とのＯＲ
をムー）て第４図Ｕ＜に示す１ｄ号ｐ１４を送出する。

ｆ６号ｐ１４のパルスｎ１ｆＡ　Ｗ　５１１、イｍ８ｐ
Ｈのパルス１ｌｌＬｊ　Ｗｌと（Ｈ”Ｊ’　ｐ　１２の
パルストＷ２とをカロえたものである。限時回ｆ％ＴＭ
１の出力は、ＯＲゲート３０を介してＡＮＤゲート３３
の一方入力端子に与えられ、捷たＮＯＴゲート２８およ
びＮＯＲゲート２９を介して限吋回酌ＴＭ２に与えられ
る。限時回路ＴＭ２の出力は、ＯＲゲート３０を介して
ＡＮＤゲート３３の一方入力端子に与えられる。ＯＲゲ
ート３０の出力信号ｐ１３は、第４図ｕ：力に示すよう
なＩＦ５号になる。限時回路ＴＭ５の出力１ｄ号ｐ１４
は、ＡＮＤゲート３３の他方入力端子に与えられる。Ａ
ＮＤゲート３３は、１ｄ号ｐ１３と侶８ｐ１４とのＡＮ
Ｄを収り、第４図曲に示す１ｄづ。

ｐｌ５を送出する。この（Ｉｇ号ｐ１５によって、リレ
ースイッチａ１がオンｍ切される。またＡＮＤゲート３
１は、限時回路ＴＭ５の出力信号ｐ１４と限時回路ＴＭ
２の出力信号ｐ１２とのＡＮＤを収り、第４図（６）に
示す信号ｐ１６を送出する。このｓ　”ｊ　ｐ　ｌ　６
によってリレースイッチａ２がオン座前される。

ここで、リレースイッチａ２が何らかの原因でオン縦切
しなかったと想疋する。限時回路Ｔ　Ｉｖｆ　４の出力
＋−Ｍ、９　ｐ　７がハイレベルの、ｂＪ１ＡＮＤゲー
ト５からの第１検出パルスとの整合によりＡＮＤゲート
２３の出力パルスが７〜１５回送出される。

今ここで、限時回路ＴＭ４の出力信号ｐ７がハイレベル
でかつリレースイッチａ２がオン駆励する前に、端子ｓ
ｉに与えられる入力信号ｐ３が／％イレベルからローレ
ベルに変化したとする。この場合、入力信号ｐ３の立下
がりで限時回平ＴＭ３が動作し、第４図（４）に示すパ
ルス幅Ｗ３の償４＋ｐ４が１長時ｌ！！回路Ｔ　Ｍ　３
から発生する。このパルスψ（１１Ｗ３は、入力信号ｐ
３−にパクンスがある場合、そのパクンスをキャンセル
するために設定された時間である。イｇ　”ｊｒ　ｐ　
４が発生しているときは、すでに限時回路ＴＭＩおよび
ＴＭ５は動作中である。入力信号ｐ　３’と限時回路Ｔ
Ｍ３のＯＲ出力と、限将回＋％　Ｔ　Ｍ　５の出力との
ＯＲをＯＲゲート１２で駅ることにより、入力信号ｐ３
がハイレベルからローレベルになってからパルス幅Ｗ３
＋Ｗ５の間だけ、入力信号ｐ３がハイレベルを保ってい
るときｐ３が直接この回路に及ぼす入力信号ではなく、
回ａｄ作上の入力信号を得ることができ、ＯＲゲート１
２からは第４図ａηに示す信号ｐ１７が送出される。１
奴時回路ＴＭ５は、限時回路ＴＭＩと限時回路ＴＭ２と
のＯＲ出力と同じ時刻に同じパルス幅のパルスを発生す
るため、入力１ｍ号ｐ３が限時回路ＴＭＩまたは限時回
路ＴＭ２の動作中にハイレベルからローレベルに変化し
ても、リレーオン駆ｄＪ信号ｐ　１５　、ｐｌ　６は通
常時と同様に発生する。したがってリレースイッチａｌ
、ａ２も予め設定された条件でオン駆動する。以上のよ
うに回路が動作することにより、リレー制作中に嗣子Ｓ
ｉに与えられる入力信号ｐ３が変化しても、リレースイ
ッチａｌ、ａ２は当初の目的辿り動作する。

前述した時点で入力信号ｐ３がすでにローレベルになっ
ているので、リレースイッチａｌ、ａ２をオフ産制させ
なければならない。第４図（２）に示すトランスＴのコ
イルＬ２の出力は、第４図（２）に示すように第３図の
ラインｌに流れる負荷電流ＩＬと逆相になっている。ト
ランスＴのコイルＬ２の出力は、比較器１で矩形波に層
形された後、負荷電流ＩＬの位相が正から負へ移る０７
点に同期したパルスを発生させる。以下、このパルスを
第２検出パルスと呼ぶことにする。ａ時回路ＴＭ４は、
入力１ｄ号ｐ３と限時回路ＴＭ３と限時回路ＴＭ５との
ＯＲ出力の立下がりで動作する。限時回路ＴＭ４の出力
償号ｐ７は、第４図（７）に示すような信号になる。Ｏ
Ｒゲート３０における限時回路ＴＭＩと限時回路ＴＭ２
とのＯＲ出力は、ＮＯＴゲート２２全介してＡＮＤゲー
ト２３に与えられる。ＡＮＤゲート２．３．１４おける
第２検出パルスと限時回路ＴＭ４とＯＲゲート３０のＯ
Ｒ出力とのＡＮＤ出力は、遅延回路ＤＹＩ、続いて遅延
回路ＤＹ２を動作させる。遅延回路ＤＹＩ、ＤＹ２は、
第４図μＱに永すように＃ｒＴ５ｔｌ＋ｔ２だけ第２検
出、、パルスをｉ！ｌ延させたパルスを発生させる。こ
の遅延時１副ｔ　１＋ｔ　２は、ダイオードＤが傅辿状
ｒｅのときリレースイッチａ２をオフ４転ψノきせるの
に冴する将・＋ｊＪを８１シしてタイミング胸萌する吟
１１１］でめる。

限時回路ＴＭＩは吋１ｊｔｌ＋ｔ２だけ遅延された第２
暎ωパルスに、よ、り切ＰＩＥ　Ｌ　、限時回路Ｔ　Ｍ
　２は１長時回路Ｔ　Ｍｌのｄカフ６号の立下がりで発
生し／ζパルスにより動作する。限時１」路ＴＭＩから
は第４１閤Ｏυに示すｉｄ号ｐＨが送扇され、眠時回冶
ＴＭ２からｌは第４１囚四に示す信号ｐ１２が送出さｎ
るｏ　遅り１引ｉＪ　ｉ＋’ｔ）　Ｄ　Ｙ　２からの１
Ｉｆ１＋ｉ］　ｔ　１　＋ｔ　２　ｆｃけ遅延された第
４＋、１（ＩＵに示す第２侠出パルスは１民［々１飴Ｔ
Ｍ６もｉ制作させ、限時回ＩＬ台Ｔ　Ｉｖｌ　６は第４
凶Ｑ勾に示す慴号ｐ１８を送出する。この信号ｐ１８の
パルス１１酪−Ｗ６は、１＾号ｐＨのパルス１ト鴇Ｗ１
と１６号ｐ１２のパルス−Ｗ２との札でるる。ＡＮＤゲ
ート３２は、ＯＲゲート３０における１叔Ｗず回路ＴＭ
１の出力とｐｍ時回Ｍ　Ｔ　Ｍ　２の出力とのＯＲ出力
と、１民時回路ＴＭ６の出力とのＡＮＤをｇす、シラ４
図１．１轡に示す信号ｐ１９を送出する。この信づ°ｐ
１９は、リレースイッチａ２にオフ駆動させるものであ
る。ＡＮＤゲート３４は、阪持回−４ＴＭ２の出力と１
長詩回路Ｔ　Ｍ　６とのＡＮＤを収り、力４図輪に示す
１占号ｐ２０を送出する。この１６号ｐ２０は、リレー
スイッチａｌをオフ′ｒＪＡｖＪさせるものである。リ
レースイッチａ２’に駆動させるリレーコイルには（ｇ
号ｐ１９の７１イレベル間のみコイル゛屯流が流れ、リ
レースイッチａ２をオフ産制させる。またリレースイッ
チａ２を親切させるリレーコイルにはＩＦｔ号ｐ２０の
〕＼イソペル間のみコイル＋ｊｆ流が流れ、リレースイ
ッチａｌを′：Ａ−フ駆助駆動る。このようにリレース
イッチａｌ、ａ２は、予め設定された位相でオフ＋１１
１ｇ切される。なお第４図ａｖに示すＷＷｐ２１は、Ｎ
ＯＴＯＲゲート３出力信号である。

％５図は、第３凶における出力ｉ子ＳＭＮ、ＳＭＦ、Ｓ
ＳＮ、ＳＳＦにそれぞれ影ｌれ′るリレー駆切回向の一
気回路図である。ラインｌ！５０には嵐諒′ホ圧”Ｖｃ
ｃが与えられる。ラインｉ！５０は、ｔセ＋’、　Ｒ５
１および抵抗Ｒ５２を介してトランジス１１’　ｒ　５
１のベースに、抵抗Ｒ５３を介してトランジスタＴｒ５
１のコレクタに、抵抗Ｒ５３２よひ抵抗Ｒ５４を介して
トランジスタＴｒ５２のベースに、トランジスタＴｒ５
２のエミッタＶこそれぞれ接続さｎる。またライン１５
０は、トランジスタＴｒ５４のエミッタに、抵抗Ｒ５７
および１よ抗Ｒ，５６ｅ介してトランジスタＴｒ５’４
のベースに、抵抗Ｒ５７を弁じてトランジスタＴｒ５６
のコレクタ【、抵Ｍ、ｒ＜　５９およびＪｊｔ、　（元
Ｒ５８を介してトランジスタＴ　ｒ　、５６のベースに
それぞれ恢１；、＆される、トランジスタＴｒ５２のコ
レクタは、ツェナダイオードＤ５１のカソード、リレー
コイルＡ２の一端、およびトランジスタＴｒ５３のコレ
クタに接続される。トランジスタＴｒ５４のコレクタは
、ツェナダイオードＤ５２のカソード、１ル−コイルＡ
２の他端、およびトランジスタＴｒ５５のコレクタに接
続される。ツェナグイ副゛−ドＤ５１のアノードは、ツ
ェナダイ万一ドＤ５２のアノードに接続される。トラン
ジスタＴｒ５１゜Ｔｒ５３　、Ｔｒ５５　、Ｔｒ５６の
６エミンタは、接地される。端子Ｓ　Ｍ　Ｎは、抵抗Ｒ
５２を介してトランジスタＴｒ５１のベースに接続され
、武抗Ｒ５７を介してトランジスタＴｒ５５のベースに
、接続される。端子Ｓ　ＩＶ（Ｆは、砥尻Ｒ５５を介し
てトランジスタＴｒ５．３のベースに接続され、抵抗Ｒ
５８ｆ　（ｌ−してトランジスタＴ　ｒ　５６のベース
に接続される。ライン１６０には電梶電圧ＶＣＣが与え
られる。ライン１６０は、抵抗Ｒ６１およびａｆｆｆＲ
６２を介してトランジスタ’ｒｒ　６１のベースに、抵
抗Ｒ６３を介してトランジスタＴｒ６１のコレクタに、
１代抗Ｒ６３および抵抗Ｒ６４を介してトランジスタＴ
ｒ６２のベースに、トランジスタＴｒ６２のエミッタに
それぞれ接ゎＣされる。

またライン１６０は、トランジスタＴ　ｒ’６４のエミ
ッタに、抵抗Ｒ６７、および抵抗Ｒ６６を介してトラン
ジスタＴｒ６４のベースに、抵抗Ｒ６７’ｉ介してトラ
ンジスタＴｒ６６のコレククニ、曳航Ｒ６９および抵抗
Ｒ６８ｉ介してトランジスタＴｒ６６のペニスにそれぞ
れ接続される。トランジス、りＴｒ６２のコレクタは、
ツェナダイオードＤ６１のカソード、リレーコイルＡ１
の一端、およびトランジスタＴ　ｒ　６３のコレクタに
接ス；シさｎる。

トランジスタＴｒ６４のコンタクは、ツェナダイオード
Ｄ６２０カソード、リレーコイルＡ１の他端、ｐよひト
ランジスタＴｒ６５のコレクタして倭錠される。ツェナ
ダイオードＬ）６１のアノードは、ツェナダイオード０
６２のアノードに］Ｉ　Ａ、ぺされる。

トランジスタＴｒ６１　、Ｔｒ６３　、Ｔｒ６５　、Ｔ
ｒ６６の６エミソタジ１接地される。楠＋ｊ子ＳＳＮ＋
−ｊ。

弓よ抗Ｒ６２を介してトランジスタＴｒ６１のベースに
接続され、＃（仇Ｒ６７を介してトランジスタＴ　ｒ　
６５０ベースに接続される。端子ＳＳＦは、七よづ冗Ｒ
６５を介してトランジスタＴ　ｒ　６．３のベースに接
続され、気尻Ｒ６８を介してトランジスタＴｒ６６のベ
ースに接続される。

以下、この回路の別作を説明する。端子ＳＭＮに与えら
れた１−号は、抵抗Ｒ５１と抵抗Ｒ５２との幀続点と、
砥、／Ｔ、Ｒ５７の一端に与えられる。そＡｉＣよって
、トランジスタＴｒ５１かオンし、〜じいてトランジス
タＴｒ５２がオンする。−まｆｃ　Ｙｈｌ子ＳＭＨに与
えられた信号は、トランジスタＴｒ５５をオンさせる。

したがってリレーコイルＡ２には、第３図に示すリレー
スイッチａ２をオフ駆動させる方向にコイル電流が流れ
る。

次に端子Ｓ　Ｍ　Ｆ　Ｋ与えられた信号は、抵抗Ｒ５５
を介してトランジスタＴｒ５３のベースに与えられ、ト
ランジスタＴｒ５３’ｒオンさせる。また端子ＳＭ’Ｆ
に与えられた信号は、抵抗Ｒ５８を介してトランジスタ
Ｔｒ、、５６のベースに与えられ、トランジスタＴ　ｒ
　５６　ｋオンさせる。トランジスタＴｒ５６がオンす
ると、トランジスタ゛Ｔｒ５４もオンする。トランジス
タＴｒ５３　、Ｔｒ５４　。

Ｔｒ５６がオンすることによって、リレーコイルＡ２に
はリレースイッチａ２をオフ駆動させる方向にコイル電
流が流れる。

次に端子ＳＳＨに与えられた信号は、抵抗Ｒ６２を介し
てトランジスタＴｒ６１のベースに与えられ、トランジ
スタＴｒ６１をオンさせ、続いてトランジス”ｌ　Ｔ　
ｒ　６２をオンさせる。また端子ＳＳ・Ｎに与えられた
イｄ号は、抵抗Ｒ６７を介してトランジスタＴｒ６５に
与えられ、トランジスタＴｒ６５をオンさせる。これに
よって、リレーコイルＡ１にはリレースイッチａ１をオ
ン座４）させる方Ｌｎノにコイル通流が流れる。

次に端子ＳＳＦに与えられた信ち・は、抵抗Ｒ６５を介
してトランジスタＴ　ｒ’６３のベースに与えられ、ト
ランジスタＴｒ６３をオンさせる。また端子ＳＳＦに与
えられた信号は、抵七ｔ、Ｒ６８を介してトランジスタ
Ｔｒ６６のベースに与、えられ、トランジスタＴ　ｒ　
６６をオンさせ、続いてトランジスタＴｒ６４をオンさ
せる。これによって、リレーコイルＡ１にはリレースイ
ッチａ１をオフ駆動させる方Ｉ′ＯＪにコイル電流が流
れる。

以上のように端子ＳＭＮに与えらｎた１ｄ号によって、
リレースイッチａ２をオフ駆動させる方向にリレーコイ
ルＡ２に電流が流ノＬ１　リレースイッチａ２がオンさ
れ、また端子ＳＭＦに与えられたイ目号によって、リレ
ースイッチａ２をオフ駆動させる方向にリレーコイルＡ
２に箪ひＬが充ｎ１　リレースイッチａ２がオンされる
。端子ＳＳＮに与えられた信号によって、リレースイッ
チａｌ（ｉ７オン駆動させる方向にリレーコイルＡＩに
′電流が流れ、リレースイッチａｌがオンされ、また端
子ＳＳＦに与えられた信号によって、リレースイッチａ
１をオフ駆動させる方向にリレーコイルＡＩに電流が流
れ、リレースイッチａｌがオフされる。

効　果 以上のように本発明によれば、第１のリレースイッチの
オン制作が児了し、第２のリレースイッチのオン１の作
が未完了であるとき入力信号がなくなっても、その入力
信号が与えられているときと１０ｊじ動作をする信号に
よって第２のリレースイッチのオン７１住を完了させる
ため、鶏１のリレースイッチに接続されているダイオー
ドの過電流や熱などによる仮壊を防止することができる
。また第１のリレースイッチおよび第２のリレースイッ
チは、予め設定されたタイミングにより、オン／オフ薊
作するため、誤動作によるアークの発生を防止すること
がセき、存命を伸延することができる。

【図面の簡単な説明】

ｆＪ１図は不完（７）の−夾弛しリの基本ｂＪＪ作を１
況例するたりの４’Ａ回譜図、第２丙は不元例の一医他
例の曾坏の・６叩コ溝説と示すグロンク図、躬３図は不
元例の一夫弛的の＠Ｌ気回−図、謁４凶ｅよシ１コ３１
、／、ｌ１７ｉ：不す１」始の動作ｔ１況（ト）するた
めのタイミングチャート、弔５ＡＵ４３図ノＡ−子Ｓ　
Ｍ　Ｎ　、ｓＭ　ＦｐＳ　Ｓ　Ｎ　、　Ｓ　Ｓ　Ｆ　ｆ
てそｎぞれ凌続されるリレー鉱ｉＪ回路の・ｄ気回路図
である。 ａｌ、Ａ２−リレースイッチ、０．Ｄｌ−Ｄ４・・・ダ
イオード、ＥＯ・・・父流゛−１！諷、Ｌ・・・貢１１
ｔＪ　、　Ｔ・・トランス、０１〜Ｃ４・・・コンデン
サ、ｉ＜　、　Ｒ１〜Ｒ７、Ｒ５１〜Ｒ５９、Ｒ６１〜
Ｒ６９−＜ｒ７＋：１Ｔ　Ｍ　１〜Ｔ　Ｍ　６・・・１
辰時回路、ＤＹＩ、Ｌ）Ｙ２・・・連延回１塔、Ｔｒ５
１〜Ｔｒ５６　、’ｒｒ６１〜′ｒｒ６６・・・トフン
ジスタ、Ｄ５１．１）５２　、Ｄ６１．１）６２・・・
ツェナダイオード、Ａｌ　、Ａ２・・・リレーコイル、
１−・・比較器、２，５，６，１（１，１４，１６，１
８，２３，２４，２５，２７，３１，３２゜３３　．３
４＝・ＡＮＤダート、４．６ａ、８．ｊ、　’１：（，
１７，２０，２２，２８・　ＮＯＴゲート、３．７，１
１，１２，２１，２６．３Ｏ−ＯＲゲート、１５，１９
．２９・・ＮＯＲゲート代理人　弁理士　西教圭一部 第１図 第２図 第５図 手　続　補　正　書 ｌ、事件の表示 特願昭５９’−２３５２１ 、発明の名称 交流スイッチ回路 ３、補正をする者 事件との関係　出願人 住所 名　称　（５８３）　松下電工株式会社代表者 ４、代理人 住　所　大阪市西区西本町１〒目１３番３８号新興産ビ
ル国際置ＥＸ　０５２５−５９８５　ＩＭＴＡＰＴ　Ｊ
自発補正 ６、補正の対象 明細書の発明の詳細な説明の欄および図面７、補正の内
容 ｆｌ＋明細書第６頁第９行目において「入力信号」とあ
るを、「信号」Ｋ訂正する。 （２）明細書第８頁第１行目〜第３行目を下記のとおル
に訂正する。 記 １の出力と限時回路ＴＭ２の出力とのＯＲ出力と同じ時
間幅の信号、すなわち、信号ｐＨのパルス幅Ｗ （３）明細書第８頁第４行目〜第５行目において「加え
たものである。」とあるを、「加えた時間幅と同じパル
ス幅を有する信号ｐ１４を送出する。」に訂正する。 （４）明細書第９頁第６行目〜第７行目において「ＡＮ
Ｄゲート２３・・・送出される。」とあるを、「限時回
路ＴＭＩ　、７Ｍ２．７Ｍ５が動作し、信号ｐ１５，１
６は繰シ返し送出される。」に訂正する。 （５）明細書第１１頁第１６行目においてＦＯＲ出力と
の」とあるを、「ＯＲ出力反転信号との」に訂正する。 （６）明細書第１３頁第９行目において「リレースイッ
チａ２Ｊとあるを、「リレースイッチａ１」に訂正する
。 （７）第１図ならびに第３図を別紙のとおりに訂正する
。 以上

Claims (1)

1. 【特許請求の範囲】 Ｉｌｊ父流醒諒と負荷との直列回路に挿入され、互に並
   列接続された負１′１ｌｌｉ′開閉用の２個の第１．第
   ２のリレースイッチであって、該第１のリレースイッチ
   はダイオードを直列に接続し、リレースイッチのオン前
   作は交流′１１！源の電圧波形がダイオードの逆方向の
   半周期に放てその第１のリレースイッチをオンし、遅れ
   て第２のリレースイッチをダイオードの順方向の半周期
   においてオンさせ、さらにリレースイッチのオフ動作は
   上記電圧波形がダイオードの順方向の半周期においてそ
   の第２のリレースイッチをオフーシ、遅れて第１のスイ
   ッチをダイオードの逆方向の半周期においてオフさせる
   交流スイッチ回路において、 萌呂己第１のリレースイッチをオンさせる第１リレーオ
   ン−前信号と前ε第２のリレースイッチをオンさせる第
   ２リレーオン駆動信号とは、外部から与えられる入力信
   号を受信している間それぞれ発生し、第１のリレースイ
   ッチのオン動作が完了し、第２のリレースイッチのオフ
   動作が未光了でるる際、前記入力信号がなくなると、そ
   の時点で入力信号を遅延させ、入力信号が与えられてい
   るときと同じ動作をする信号によって第２リレーオン駆
   ！ｖｌＩ信号を発生させ第２のリレースイッチのオン動
   作を完了させることを特徴とする又流スイッチ回路。