JPS60167037A - エミュレーション方法 - Google Patents

エミュレーション方法

Info

Publication number
JPS60167037A
JPS60167037A JP2168084A JP2168084A JPS60167037A JP S60167037 A JPS60167037 A JP S60167037A JP 2168084 A JP2168084 A JP 2168084A JP 2168084 A JP2168084 A JP 2168084A JP S60167037 A JPS60167037 A JP S60167037A
Authority
JP
Japan
Prior art keywords
input
output
old
emulator
control
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2168084A
Other languages
English (en)
Other versions
JPH0762828B2 (ja
Inventor
Yoshitake Nakaosa
中筬 恵丈
Shigemi Adachi
茂美 足立
Hitoshi Saito
仁 斉藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2168084A priority Critical patent/JPH0762828B2/ja
Publication of JPS60167037A publication Critical patent/JPS60167037A/ja
Publication of JPH0762828B2 publication Critical patent/JPH0762828B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は、コンピュータのエミュレーション方式に係り
、主としてインテグレーテッド型エミュレーションシス
テムにおける高性能な入出力制御エミュレーション方式
に関する。
〔発明の背景〕
従来エミュレーションは、日入出力命令を新入出力命令
に変換する過程と新入出力割込み要因を旧入出力割込み
要因に変換する過程に多大なソフトウェアオーバヘッド
が加わり入出力回数の多いジョブを新システムで実行さ
せると逆に性能が低下するという欠点があった。したが
って、適用範囲もバッチ処理業務だけで、近年普及して
いるリアルタイム性が要求され入出力頻度の多いオンラ
インシステムではエミュレーションが不可能であるとい
う問題点があった。
〔発明の目的〕
本発明の目的は、主としてインテグレーテッド型のエミ
ュレーショ゛ンシステムにおける高性能な入出力制御を
行うエミュレーション方式を提供することにある。
〔発明の概要〕
本発明はインテグレーテッドエミュレーション方式にお
いてオペレーティングシステムに対するタスクの入出力
要求を検出し、このタスクを制御するオペレーティング
システムとエミュレータとの間に連絡手段を設けること
によってエミュレータによりタスクを直接制御すること
を可能とするところに特徴を有するものである。
〔発明の実施例〕
一般にエミュレーションは、小型計算機をより高性能な
大型計算機に移行する場合に利用される技術であり、近
年インテグレーテッド型が採用される傾向にある。第1
図は、インテグレーテッド型エミュレーションシステム
のソフトウェア構成図を示す。図において、新オペレー
ティングシステム(以後、新O8と略する)と新ユーザ
タスクTll (i=1.2−、n)とエミュレータ制
御プログラム(以後、ECPと略す)は、ネーテイブモ
ードで実行される。一方、旧オペレーティングシステム
(以後、旧O8と略す)と旧ユーザタスクT21 (+
 ” 1 、2 =・g n )は、エミュレーション
モードで実行される。
新O8からは旧O8と旧ユーザタスク群は、単なるEC
Pのデータとしてしか見えないが、新O8のマルチタス
ク機能を利用して新ユーザタスク群とECPが同時に実
行可能である。すなわちネーテイブモードとエミュレー
ションモードの間でモードを切り換えながら新ユーザタ
スクと旧ユーザタスクの処理を同時に進めることが可能
なシステムをインテグレーテッド型エミュし/−シコン
システムと呼んでいる。
第2図は、インテグレーテッド型システムのブロック図
を示す。図において、1はcpuロジック部、2はネー
テイブモードマイクロプログラム用制御記憶装置、3は
エミュレーションモードマイクロプログラム(以後、エ
ミュレ・−夕と呼ぶ)用制御記憶装置、4はプログラム
の実行状態を表わすプログラムステータスワード(以後
、PSWと略す)、5はプログラムが利用する汎用レジ
スタ、6は主記憶装置、7はECPとエミュレータ3間
のインタフェース情報を記憶しておくローカル実行リス
ト、8はローカル実行リストアのアドレスを記憶してお
く主記憶固定アドレス、9は1台目の入出力装置、10
は2台目の入出力装置を示す。
ネーテイブモードからエミュレーションモードへの遷移
は、ECPがローカル実行リスト7のアドレスを指定し
エミュレータ3を起動する命令すなわちE X L (
Execute Local )命令を発行することに
より行なわれる。また、エミュレーションモードからネ
ーテイブモードへの遷移は、エミュレータ3が入出力割
込み等の非同期割込み要因を検出したとき、あるいはエ
ミュレータ3が実行不可能であると定義した命令が表わ
れたときに行なわれる。
本発明は、マルチタスク制御機能をもつ汎用的なO8が
一般に有する以下の3つのメカニズムを応用して入出力
制御エミュレーションを高性能に実現する方式である。
(1)入出カマクロ命令処理メカニズム(2)割込み制
御メカニズム (3)タスクの同期制御メカニズム 従来のエミュレーションは、入出力命令をエミュレータ
3が検出すると第1図のECPに割込み。
ECPが入出力命令を解釈して新O8に対して新入出力
マクロ命令を発行する。しかし、その方式はチャネル制
御までプログラムが関与する場合。
入出力命令の頻度が多くなる。それ故、ECPに割込み
、ECPの変換処理回数が増加するため、性能が低下し
た実用上問題があった。
本発明は、旧入出カマクロ命令を新入出力マクロ命令に
直接変換する方式とすることにより上記の問題点を解決
した。
通常ユーザタスクは、入出力装置に対して入出力を要求
する場合、O8に割込む入出カマクロ命令を発行し、O
5が入出力命令を発行して入出力装置を制御する。その
後ユーザタスクは、入出力動作の終了を確認するため、
再びO8に対して割込むWA T Tマクロ命令を発行
する。その時点で入出力動作が終了していない場合O8
は、そのユーザタスクを待ち状態にし入出力装置との同
期をとる。
本発明の入出力制御エミュレーション方式は、第1図の
旧ユーザタスクが旧オペレーティングシステムに対して
要求していた入出カマクロ命令を第2図のエミュレータ
3が検出すると、第1図の旧オペレーティングシステム
に制御を渡さず、直接ECPに制御を渡す。ECPが旧
入出カマクロ命令を解釈して新オペレーティングシステ
ムに対して新入出力マクロ命令を発行して入出力を要求
する。
そして、入出力終了割込みが発生すると新オペレーティ
ングシステムは、上記入出力の要求元であるECPに制
御を渡す。ECPは、第2図のエミュレータ3を介して
旧オペレーティングシステムのプログラム管理機能を利
用して要求元の旧ユーザタスクに対して入出力報告を行
なう。
本発明方式は、エミュレータに旧オペレーテーrングシ
ステムを起動する制御動作をもたせ、EGPが入出力報
告のために旧ユーザタスクを直接起動することができた
点に特徴がある。
本発明の一実施例の詳細を第3図以降の図に従って説明
する。第3図は、本発明の入出力制御で使制御テーブル
関連図を示す。図に従って、本発明の入出力制御のエミ
ュレーション方式を説明する。
一般にユーザタスクは、O8に対し°Cサービスを要求
するときはS V C(Supervisor Ca1
l )命令の様なO8に割込む命令を発行する。さらに
、SvC命令は、O8に対してサービス要求の種別を識
別するSvCコードを伴なっている。したがって、旧ユ
ーザタスクが旧O8に対してサービスを要求している時
点をエミュレータ3は、SvC命令を検出することによ
り知ることができる。
ECPは、エミュレータ3を起動する前に以下の様なデ
ータを用意する。
(1)ローカル実行リストアにエミュレーションモード
の状態を示す情報(入出力マスク等)とエミュレータ3
が最初に処理する命令のアドレスをローカルPSW7a
に格納する。
(2)旧ユーザタスクが入出力を要求するSVC命令を
エミュレータ3が検出したとき、ECPの入口をECP
割込みアドレス7bに格納する。
(3)入出力装置9からの入出力割込みをエミュレータ
3が検出したときは新O8に割込む。新O8が入出力割
込み処理を行なう。入出力割込み終了後、ECPに制御
を渡すが、ECPの入口アドレスを非同期割込みアドレ
ス7Cに格納する。
(4)Svc命令が入出力要求を意味する命令か否かを
エミュレータ3&;判定可能にさせるために、ECPは
SVCコード判定テーブル11を作成しておく。SvC
コード判定テーブル11にはSvCコード対応に入出力
要求を意味するSvC命令の場合には1が、それ以外の
要求を意味するSVC命令の場合には0が格納されてい
る。さらに、上記SvCコード判別テーブル11の位置
を指すアドレスをSvcコード判別テーブルアドレス7
dに格納する。
(5)入出力装置9が入出力割込みを発生させたとき、
ECPが旧O8に渡すタスク制御情報をバッファ12に
用意する。バッファ12には、旧ユーザタスクを制御す
る旧O8のプログラムの入口アドレスを含むローカルP
SWを新ローカルPSW12bに格納する。入出力装置
9を起動した旧ユーザタスクに関する制御情報をタスク
制御情報12cに格納する。さらに、バッファ12の位
置を指すアドレスをキューポインタ7Cに格納する。
また、旧O8は、複数の旧ユーザタスクを同時に実行さ
せているので複数の入出力割込みが同時に発生すること
がある。すなわち、タスク制御情報12cを旧O8に渡
す前に入出力装置10が入出力割込みを発生させること
がある。
そのとき、旧O8は、入出力装置9からの割込みと同様
に入出力装置10を起動した旧ユーザタスクに関してバ
ッファ13に新ローカルPSW13bとタスク制御情報
13cを格納する。そして、バッファ13の位置を指す
アドレスをキューポインタ12aに格納し、バッファの
キューを作成する。さらに、バッファ13が最後のバッ
ファならば、それをエミュレータ3に知らせたためにキ
ューポインタ13aの位置に0を格納する。
第3図は、入出力割込みの同時発生数が2個の場合を例
示しているが、本発明ではそれが2個に限定されるもの
ではない。
(6)割込みが発生したときにローカルPSW4と汎用
レジスタ5を退避する領域として旧O8が管理している
状態スタッフ15を本発明方式でも同様に利用する。状
態スタックポインタ14は、状態スタッフ15の空き領
域の先頭位置を指している。ECPは、状態スタックポ
インタ14が位置しているアドレスを状態スタックポイ
ンタアドレス7fに格納する。
ECPは以上の情報を用意してEXI、命令を発行しエ
ミュレータ3を起動する。
本発明の入出力起動方式のエミュレータ動作の一例を第
4図の流れ図によって説明する。
旧ユーザタスクは、旧O8に対して入出力を要求すると
きSvC命令を発行する。エミュレータ3がSvC命令
を検出すると、ステップ1で主記憶固定アドレス8から
ローカル実行リストアの位置を知る。ステップ2で、P
SW4をエミュレーションモードにおける形式に変換し
てローカルPSW7aに退避する。ステップ2の動作は
、中断される旧ユーザタスクの処理の流れを保証するた
めに行なわれる。すなわち、エミュレータ3がローカル
PSW7atI−PSW4に回復する動作により旧ユー
ザタスクの上記SvC命令の次の命令が実行される。
次にステップ3で、ローカル実行リストアがらSvCコ
ード判定コードテーブルアドレスをめ、ステップ4で、
上記SvC命令に伴なっているSvCコードの位置に相
当するSvCコード判定テーブルの内容を読出し、ステ
ップ5で、その内容を判定する。その内容が0であれば
ステップ8に進み870割込みが発生し、旧O8の87
0割込み処理ルーチンに制御が渡る。
また、ステップ5でSvCコード判定テーブルの内容が
1であればステップ6に進みECP割込みアドレス7b
ttPSW4に格納した後、ステップ7でネーティブモ
ード用マイクロプログラムを起動する。
以上のエミュレータ処理によりECPがあらかじめ選別
したSvCコードをもっSvc命令のみをECPに割込
ませることができ、EcPに割込む頻度が少なくなりオ
ーバヘッドが小さくなる。
ECPは1割込み要因であるSvC命令のSVCコード
から入出力要求を種類を識別し、汎用レジスタ5から入
出力制御の詳細情報が得えられる。E(1:Pは、その
2つの情報を使って新O8に対して入出力要求を発行す
る。
第5−1図から第5−4図までは、入出力終了に関する
エミュレータ3の動作を説明する。
入出力装置9また臣10から入出力割込みが発生すると
新O8に割込み、新O8が割込み処理を行なう。新O8
は、ECPに入出力終了を報告する。ECPは、バッフ
ァを確保し、上記入出力を要求した旧ユーザタスクに関
するタスク制御情報と旧タスクを制御する旧O8の新ロ
ーカルP S V/をバッファに格納し、そのバッファ
をキューポインタ7cにつなぐ、EC’:Pは、エミュ
レータ3を起動するEXt、命令を発行する。
第5−1図は、E X L命令による起動直後のエミュ
レータ3の動作を説明する流れ図である。エミュレータ
3は、ステップ1で主記憶固定アドレス8からローカル
実行リストアの位置を知り、ステップ2でローカルPS
W7aをPSW4に格納し、ステップ3でキューポイン
タ7cを判定する。
もしキューポインタ7cが0であればECPが旧O8に
連絡する情報がないことを意味しステップ5に進む。
もしキューポインタ7cが0でなければECPが旧O8
に連絡する情報があることを意味しステップ4に進みロ
ーカルPSW7a内の人出カマスフを判定する。入出力
マスクが割込み禁止状態にあればステップ5に進み入出
力割込み要因の有無を判定する。もし入出力割込み要因
がなければステップ6に進みPSW4が指示する命令を
フェッチし実行する。
ステップ5で入出力割込み要因があればステップ7に進
みPSW4をローカルPSW7aに退避し、ステップ8
で非同期割込みアドレス7cをPSW4に格納する。ス
テップ9でネーティブモード用マイクロプログラムが起
動され、人出カ割込み動作を行ない新O8に割込む。新
O5は、入出力割込み処理を行なった後、非同期割込み
アドレス7Cが指示するECPに制御を渡す。ECPが
EXL命令を発行しローカルPSW7aから中断された
エミュレーションモードのプログラムを再開することが
できる。入出力割込み要因の有無は、エミュレ−タ3が
エミュレーションモードの命令の切れ目で常に判定して
いるので入出力割込みに関して即時処理が可能である。
また、ステップ4でローカルPSW7aの入出力マスク
が割込み許可状態にあれば旧O8のタスク制御ルーチン
に割込む。その割込みを擬似SVC割込みと呼び、第5
−4図のステップ1しこ進む。
第5−1図でローカルP S W 7 aの入出力マス
クが割込み禁止状態であればエミュレーションモードの
命令がローカルPSW7aの入出力マスクを書換え割込
み許可にした時点でエミュレータ3が擬似s V C割
込み動作を行ない旧ユーザタスクに入出力の終了を報告
1.ないとタスクが一時的に沈み込む。そこで、ローカ
ルPSW7aの入出力マスクを書換える命令であるL 
P S W(Loacl PSI+l)命令またはS 
I OM (Set IOMask )命令をエミュレ
ータ3が検出した時点で擬似870割込みを常に判定す
る。
第5−2図は、ローカルPSW7a全体を書換える命令
であるLPSW命令を検出したときのエミュレータ3の
動作を説明する流れ図である。
第5−2図のステップ1で主記憶固定アドレス8からロ
ーカル実行リスト7の位置を知る。ステップ2でLPS
W命令のオペランドをローカルPSW7aに置換え、第
5−1図にステップ2に進む。
第5−3図は、ローカルPSW7aの入出力マスクのみ
を書換える命令であるSl0M命令を検出したときのエ
ミュレータ3の動作を説明する流れ図である。
第5−3図のステップlで主記憶固定アドレス8からロ
ーカル実行リストアの位置を知る。ステップ2でSl0
M命令のオペランドをローカルPSW7aの入出力マス
クに置換え、第5−1図のステップ3へ進む。
ローカルPSW7aの入出力マスクは、エミュレーショ
ンモードのプログラムに対する入出力割込みを制御する
マスクであり、旧O8が更新する。
その入出力マスクは、PSW4の入出力マスクと置換え
られないのでネーテイブモードの入出力割込みを制御不
可能である。しかし、入出力割込み要因が発生しても新
O8に刺して割込むものでエミュレーションモードのプ
ログラムの制御の流れは影響を受けない。本発明ではロ
ーカルP S W 7 aの入出力マスクは、擬似87
0割込みに対するマスクとして利用される。
第5−4図は、エミュレータ3の擬似SVC割込み動作
を説明する流れ図である。
第5−4図のステップ1でPSW4をローカルPSW7
aに退避し、ステップ2で状態スタックポインタアドレ
ス7fから状態スタック14を読み出す。ステップ3で
汎用レジスタ5とローカルPSW7aを状態スタック1
4が指している状態スタック15に退避し、ステップ4
で状態スタックポインタ14を状態スタック15の次の
空き領域を指す様に更新する。ステップ5でキューポイ
ンタ7cからバッファ12の位置を知りタスク制御情報
12cを汎用レジスタ5に格能し、さらにステップ6で
新ローカルPSW12bをローカルPSW7aに置換え
る。ステップ7でキューポインタ12aを読出し、キュ
ーポインタ7eに置換える。このステップの終了後キュ
ーポインタ7oは、バッファ13の位置を指す。ステッ
プ8でローカルPSW7aをPSW4に置換える。次に
、第5−1図のステップ5に進む。
以上の擬似870割込み動作の後入力割込み要因の有無
を判定して、もし割込み要因がなければ第5−1図のス
テップ6でPSW4が指示する命令から実行する。その
命令は、旧O8のタスク制御ルーチンは、汎用レジスタ
5にあるタスク制御情報12cを使って旧ユーザタスク
を起動する。
上記の旧OSタスク制御機能により、旧ユーザタスクは
、入出力終了の時機を知る。
また、長時間の入出力終了待ちになる旧ユーザタスクは
、一時凍結状態にされるのが望ましいが、本方式ではE
CPが旧O8のタスク凍結ルーチンの入口を指す。新ロ
ーカルPSW12aをバッファ12に格納するだけで制
御可能である。また入出力終了時、タスク凍結解除の条
件が成立したときECPが旧O8のタスク凍結解除ルー
チンの入口を指す新ローカルP SW 12 aをバッ
ファ12に格納することにより旧ユーザタスクは、タス
ク凍結解除状態になる。
〔発明の効果〕
本発明によれば主として以下の様な効果が得られる。
(1)入出力起動時あるいは入出力終了時、旧O8の入
出力制御処理が不要となり、処理時間が短縮される。
(2)従来、旧O8の入出力制御ルーチンの中で複数個
の入出力命令が発行される毎にECPに割込んでいたが
、本発明では旧O8の入出力制御ルーチンが実行されな
いためECPに対する割込み発生回数が減少し、割込み
によるオーバヘッドが削減される。
(3)Ecpは、旧ユーザタスクを制御する機能を必要
としないため簡単になる。
(4)エミュレータは、入出力装置の種類に拘わらず全
て同一・動作のためjii!単になる。
【図面の簡単な説明】
第1図は従来のインテグレーテッド型エミュレーション
システムのラフ1−ウェア構成図、第2図は従来のイン
テグレーテッド型エミュレーションシステムの構成の一
例を示すブロック図、第3図は本発明方式で使用する制
御テーブル関連図、第4図は本発明における入出力要求
を検出したときのエミュレータ動作を説明する流れ図、
第5−1図は本発明におけるEXL命令による起動直後
のエミュレータ動作を説明する流れ図、第5−2図は本
発明におけるLPSW命令を検出したときのエミュレ・
−夕動作を説明する流れ図、第5−3図は本発明におい
てSl0M命令を検出したときのエミュレータ動作を説
明する流れ図、第5−4図は本発明におけるエミュレー
タの擬似870割込み動作を説明する流れ図である。 1・・CPtJロジック部、2・・・ネーテイブモード
用マイクロプログラム用制御記憶装置、3・・・エミュ
レーションモード用マイクロプログラム(エミュレータ
)flllJ御記憶装置、4・・・プログラムステータ
スワード、5・・・汎用レジスタ、6・・・主記憶装置
、7・・・ローカル実行リスト、8・・・主記憶固定ア
ドレス、9・・・1台目の入出力装置、10・・・2台
目の入出力装置、11・・・S V Cコード判別テー
ブル、】2・・キューポインタ7eが指すバッファ、1
3・・・キューポインタ12aが指すバッファ、14・
・等 1 n ′t−2図 茅 3 口 ヰ斗口 を5−1呪 7ド[ス8カ゛う −カル家41り訃7釣4d% ローカルF S W7 r−−−シF S W 4””
1z−xご4>り7c=O? O ローカルrsw7gt>マス res !II1区み ゃ? I71餉込と要因カ゛′あ Yes O = 〉欠乃7!?分力寅村 → 宝 茅5−2目 ( 3/ 茅ター3n ] 」

Claims (1)

    【特許請求の範囲】
  1. エミュレーションを行なうデータ処理装置において、オ
    ペレーティングシステムに対するタスクの入出力要求を
    検出する手段と、該タスクを制御する該オペレーティン
    グシステムのタスク制御機能とエミュレータとの間に連
    絡手段を有し、もって、該エミュレータが該タスクを直
    接制御する機能を有することを特徴とす−るエミュレー
    ション方式。
JP2168084A 1984-02-10 1984-02-10 エミュレーション方法 Expired - Lifetime JPH0762828B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2168084A JPH0762828B2 (ja) 1984-02-10 1984-02-10 エミュレーション方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2168084A JPH0762828B2 (ja) 1984-02-10 1984-02-10 エミュレーション方法

Publications (2)

Publication Number Publication Date
JPS60167037A true JPS60167037A (ja) 1985-08-30
JPH0762828B2 JPH0762828B2 (ja) 1995-07-05

Family

ID=12061773

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2168084A Expired - Lifetime JPH0762828B2 (ja) 1984-02-10 1984-02-10 エミュレーション方法

Country Status (1)

Country Link
JP (1) JPH0762828B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62151938A (ja) * 1985-12-25 1987-07-06 Nec Corp 命令処理方式
JPH01161563A (ja) * 1987-11-17 1989-06-26 Internatl Business Mach Corp <Ibm> コンピユータ・システム及びオペレーテイング・システムへのコマンド適合方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62151938A (ja) * 1985-12-25 1987-07-06 Nec Corp 命令処理方式
JPH01161563A (ja) * 1987-11-17 1989-06-26 Internatl Business Mach Corp <Ibm> コンピユータ・システム及びオペレーテイング・システムへのコマンド適合方法

Also Published As

Publication number Publication date
JPH0762828B2 (ja) 1995-07-05

Similar Documents

Publication Publication Date Title
US5428779A (en) System and method for supporting context switching within a multiprocessor system having functional blocks that generate state programs with coded register load instructions
JP2692609B2 (ja) マルチタスクのプログラムデバッグ方法とその装置
JP2000330806A (ja) 計算機システム
US20110265093A1 (en) Computer System and Program Product
US20030014558A1 (en) Batch interrupts handling device, virtual shared memory and multiple concurrent processing device
JPS60167037A (ja) エミュレーション方法
JPH10326205A (ja) システムコール発行方法
JPH0564375B2 (ja)
JPS603229B2 (ja) 情報処理方式
JPH0895810A (ja) バッチジョブ実行方式
JPH0192843A (ja) データ処理装置
JP2866588B2 (ja) 処理プロセス間で制御の移転を行うシステムおよび方法
JPS6097440A (ja) 仮想多重プロセツサ装置
JP3022398B2 (ja) 仮想計算機方式
JPH0754469B2 (ja) 仮想計算機システムのための入出力命令実行装置
JPH06242975A (ja) 多重情報処理システムの仮想計算機ディスパッチ方式
JPH0421892B2 (ja)
JPH01222335A (ja) マルチタスク処理方式
JPH03268033A (ja) リモートデバッグ方式
JPH0447854B2 (ja)
JPS6212555B2 (ja)
JPH1021185A (ja) コンピュータ通信装置
JPS59163647A (ja) タスク管理方法
JP2000066905A (ja) リアルタイムosにおけるタスクの起床及び待ち処理方法並びにその装置
JPH05342021A (ja) マルチタスク計算機