JPS60163300A - 誤り訂正機能付半導体メモリ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は、ソフトエラ一対策として誤り訂正機能を設け
たメモリに係り、特にｌメモリセルに多値情報を記憶す
るメモリに関する。

〔発明の背景〕

キャパシタンスに蓄積する電荷量によって情報を記憶す
るメモリセルには、１トランジスタ形メモリセルやＣＯ
Ｄがある。このキャパシタンスに蓄積する電荷量を３通
り以上にすることによって１メモリセルに３値以上の情
報を記憶する方式にライては１例えば文献１．ｅｗｉ　
Ｓ　Ｍ、　Ｔｅｒｍａｎ　ｅ　ｔ　、　ａ　ｌ、　。

＠ＣＣＤ　Ｍｅｍｏｒｙ　ｕｓｉｎｇ　Ｍｕｌｔｉｌｅ
ｖｅｌ　Ｓｔｏｒａｇｅ”。

Ｉ　５ＳＣＣＴｅｃｈ、　Ｄｉｇ、　ｐａｐｅｒＳ、　
Ｆｅｄ、　１９８１゜ｐｐ、１５４−１５５に述べられ
ている。このような多値記憶を実現する際に問題になる
のは、α線等によって生ずるソフトエラーである。２値
情報の誤り対策としては・例えば文献’１”　ｓ　ｕ　
ｎ　ｅ　ｏへ４ａｎ。

ｅｔ、　ａｌ、、　′３ｕｂｍｉｃｒｏｎ　Ｖ　ＬＳ　
Ｉ　ＮｌｅｍｏｒｙＣｉｒｃｕｉｔｓ　’、　ｌ５ＳＣ
ＣＴｅｃｈ、ｌ）ｉｇ、ｐａｐｅｒｓ。

）’ｅｂ、　１９８３．　ｐＩ）　２３４−２３５　に
述べられているように検査ピットを設けて誤り訂正を行
う方式がある。しかし、多値記憶の場合は・１飼のメモ
リセルにソフトエラーが生じるとそれに記憶されている
多値情報がすべて失われる（例えば８値記憶の場合は３
ピツトが同時に失われる）ため１通常の誤り訂正方式で
は訂正できない。このような誤りをも訂正できるように
する一つの方法は、多重誤り訂正符号を用いることであ
る。例えば８値記憶の場合は三重誤り訂正符号を用いれ
ばよい。

しかし、一般に多重誤りを訂正できるようにするために
は・多数の検査ピットを必要とし、符号化・復号の手間
も太きいという欠点がある。

〔発明の目的〕

本発明の目的は、１メモリセルに記憶されている多値情
報がソフトエラーによって一度に失われても、誤り訂正
が容易な多値メモリを提供することにある。

〔発明の概要〕

上記のようなソフトエラーを効率よく訂正するためには
、１メモリセルに記憶されている多値情報ヲまとめて１
つのシンボルとみなし、そのシンボルを単位とした符号
、すなわち多元符号を用いればよい。

〔発明の実施例〕

第１図に本発明の一実施例を示す。本実施例は。

１トランジスタ形メモリセルに４値（２ビツト）の情報
を記憶させ、誤り訂正符号として４元符号を用いたメモ
リである。以下、本実施例の動作を説明する。

まず、メモリＶこデータを叶き込む際の動作を説明する
。データ入力端子Ｄ　ｉｎｏ　”’−Ｄ　ｌｎ５　から
入って来た６ピツトのデータ”２０　ｒ　”２１　＋　
”３０　＋　ａｌｌ　＊”４０　＊　”４１　を符号化
回路１を通して４ビツトの検査ビットａＧｏ　＊　ａｏ
ｌ　＋　ａｔｏ　ｌ　ａ、、を付加し・計１０ピットの
符号とする。一方、ワード線選択回路３お工びデータ線
選択回路４によって・データを臀き込むべきアドレスに
対応したワード線を１本（〜ＶＬｉ）とデータ線を５本
（Ｄ　Ｌ　）　−ＤＬ　Ｊ　＋４　）選択し・５　ｆｔ
、！ｉｌのメモリセルＭＣ１ｊ〜ＭＣ１ｊや４を選択す
る。書き込むべきデータは２ビツトずつ組にして・ａｏ
ｏとａｏＩ　とをメモリセルＭＣ１ｊに・”ｔｏとａｌ
ｌとｋ　Ｍ　Ｃ＋　）　＋　ｒに、””・・−”４０と
”４１とをＭＣ１ｊや４ＴＩＣ４Ｆき込む。そのために
は・各データ線毎に設けられたＤＡ変換器ＤＡｊ−ＤＡ
ｊ＋４で２ビツトの情報をアナログ電圧に変換し、その
電圧をデータ線Ｄ　Ｌ　ｊ　＝　Ｄ　Ｌ　Ｊ＋４　ｋ介
してメモリセルＭＣｊ　−ＭＣｊや４のキャパシタンス
に蓄積すればよいＯ 次に、メモリからデータを読み出す際の動作を説明する
。データ書き込み時と同様に・読み出すべきアドレスに
対応したワード線を１本（ＷＬｉ）とデータ線を５本（
ＤＬｊ〜ＤＬｊや４）を選択し、５個のメモリセルＭＣ
１ｊ〜ＭＣ１３，４を選択する。

各メモリセルから読み出されたアナログ信号は、各デー
タ線毎に設けられたＡＤ変換器ＡＤＪ〜ＡＩＪｊや４に
よって２ビツトのディジタル信号に変換さｔしる。メモ
リセル５個から読み出された計１０ビットのデーター’
００　＊　”０１　＋　”””＋　”４０　ｈ　”４１
を復号回路２に入れて誤り訂正を行う。訂正されたデー
タ”ＧＯ’＋　”０１’＋　”””ｒ　”４０′、”４
１’　ｌ’ｊ、ＤＡ変換器を通してもとのメモリセルに
書き込むと同時に・６ビツトのデータ”２Ｇ’　＊　”
２１’　＋　”３０’　＊　”３□′。

”４０’　＊　３４１′はデータ出力端子Ｄｏｕｔｏ　
−Ｄ　ｏｕｔｓに出すＯ メモリセルのリフレッシュは、ワード線を１本選択し、
各メモリセルから読み出されたアナログ信号を一旦ＡＤ
変換器でディジタル信号に変換しＤＡ変換器で再びアナ
ログ信号に戻してメモリセルに再書き込みすればよい。

また・督き込み時・もしくは読出し時においても、節択
されたワード線上にあって選択されないデータ線上にあ
るメモリセルについては・上記リフレッシュ動作を行う
必要がある。

次に、この実施ｆＰＩＪに用いている符号北回ｌｌ５１
゜お↓び復号回路２について詳細に説明する。第２肉に
杓号化回路の回路図を、絹３図に復号回路の回路図を示
す。

まず、ここで用いている誤り訂正符号について述べる。

符号化および復号の際には、同一のメモリセルに記憶す
る２ビツト”ｔｏトａｔ＋　（ｊ＝０〜４）とをまとめ
て１つの４元のシンボルとして扱う。すなわち４元符号
を用いる。したがって・α線によって１個のメモリセル
がソフトエラーを起こして２ビツトの情報が同時に失わ
れたとしても、他の４個のメモリセルがエラーを起こさ
なければ訂正することができる。

４元符号の４つのシンボルとしては・Ｇ　Ｆ　（４）Ｇ
Ｆ（（支）は位数ｑの有限体）の４個の元、０．１゜ｒ
、ｒ２　（ただしｒ”＋ｒ＋１＝Ｏｍｏｄ２）を用いる
。２ビツトのデータ（ｂｏ、ｂ、）をこの４つのシンボ
ルで表す際は、１とｒとの線形結合ｂＯ°１＋ｂ！・γ
で表す。すなわち。

０・１＋０・γ＝　０　（１） １−１＋０−ｒ＝１　（２） ０・１＋１・γ＝γ　（３） １−１＋１−ｒ＝１＋ｒ＝ｒ”　ｆ４）であるから、（
０，０）は０で、（１，０１は１でｉｏ、１）はγで、
（１，１１は１２で表す。

ここで用いている符号は４元）・ミンク（５，３１符号
であり、そのパリティ検査行列Ｈｆｌ、である。したが
って・符号語をａ”　（ａＯ＋　ａＩ　＊８２　ｈ　ａ
Ｉ　ｍ　”４　）と−ｔ−ると、ＨｒＴ＝ｏ、−ｔｈｂ
ち・ ａ６−１−ａ２−１−ａ３＋ａ４　＝０　（６）ａ、−
１−ａ２−１−ａ３γ十ａ４ｒ’ｍＯ（７）である。

次に、第２図の符号化回路について説明する。

符号化回路では、データ入力端子から入って来た６ピツ
ト８２Ｇ　＋　、”２１　＋　”３０　＋　ａ３１１ａ
４０１ａ４１を同一のメモリセルに記憶するもの同±２
ピットずつまとめて、前述のようにａ２＝ａ２ｏ＋ａ２
□ｒ、ａ３＝”ｓｏ　＋　ａｓｘ　ｒ　＋　ａ＜　＝　
”４Ｇ　＋　”４１　’ｒの３個の４元シンボルとみな
す。この３個を情報点として、ａｏ＝ａＯｎ　＋　ａ０
１γ、　”ｌ　＝ａｌＯ−１−ａ、、ｒ　の２個の検査
点を・式（６１，（力を満たすようにイ」加して・符号
語とする。そのためにＣユ、 ａ０＝　ａ２＋　ａ３＋　ａ＜　（８）ａ、　＝ａ２＋
ａ、ｒ＋ａ４ｒ２（９１を計算すればよい。４元シンボ
ル同士の加ｔＵ・排他的論理和（ｅｘｃｌｕｓｉｕｅ　
ＯＲ、以下ＥＯＲと略す）ゲート２蘭で実現できる。ま
た・ａＩとγの積は、 ａ３°ｒ＝（ａ３０＋ａ３１ｒ）　ｒ＝ａ３ｏｒ＋ａ３
１ｒ’’＝ａｓｏｒ＋ａｓｔ　（ｒ　＋　１　）＝　ａ
３１＋　（ａ３ｏ　＋　ａｇ＋　）　ｒ　Ｈであるから
、２１に示すようにＥＯ几ゲート１１固で実現できる。

ａ４とγ２の積についても同様に２２に示すようにＥＯ
几ゲート１個で実現できる。

次に、第３図の復号回路について説明する。復号回路は
、シンドロームを計算する回路２３と・誤り訂正を行う
回路２４から成る。

メモリから読み出された１０ビツト”Ｇｏ　＋　”０１
　＋・・・・・・＊　”４０＋　ａ４１　を、同一のメ
モリセルに記憶されていたもの同±２ビットずつまとめ
て・ａｏ＝ａＯＯ−４−ａＯ，γ、ａＩ＝”ＩＯ＋”１
１γ＋ａ２＝”２ｏ＋ａ２１Ｔ。

ａＩ　＝　”ｉｏ　＋　”ｓＩｒ　＋　ａＯ＝　ａ＜ｏ
＋ａａ＋　１の５個の４元シンボルとみなす。この受信
系列ａ−（”Ｏ＊　”Ｉｎ”２　＊　”３　＊　３４　
）から次の式に従ってシンドロー丁＝貰？・　。

すなわち。

８ｏ＝’ａ６−１−ａ２＋”３　＋ａ４　（１′ＪＳＩ
＝ａｔ　＋ａ２　＋ａｓｒ＋ａ４ｒ”　（［３）である
。これを計算する回路は、符号化回路と同様に作ること
ができる。

次に、このシンドロームを用いて誤りの生じた位置と誤
りの大きさとを決定し２訂正を行う。シンドローム茗が
・Ｍ＝　（ｈＯ＋　ｈｌ　＊　ｈ２　＊　ｈ３　＋ｈ４
　）のある列ベクトルｈ、の８倍に等しいとき、ａｊに
大きさｅの誤りが生じたと判断しａ’１＝ａｊ−１−ｅ
　Ｑ優 によって訂正された信号ａ；を作る。例えばａＩが誤っ
ているかどうかを調べるには２ ｓ＝（Ｓｏ）＝ｅ　（１）　＝＜　ｅ）ｕｓ＋ＳＩ　γ
　ｅγ を満たすｅが存在するかどうか・すなわち、８、＝ｅｒ
＝Ｓｏγ　（Ｉ６） が成シ立つかどうかを調べればよい。成り立つ場合は、 ａ３＝８３＋ｅ＝ａ３＋Ｓｏ　（１７）によって訂正を
行い、成り立たない場合はａＩには誤りが生じなかった
と判断してａＩをそのままａ；とすればよい。

第４図に本発明の他の実施例を示す。第１図との相違点
は、データ入出力端子が各２ビツトしかないことである
。第１図では誤り訂正を行う１つのブロックに含まれる
情報量とデータ入出力端子の級とはともに６ビツトで等
しいが、本実施例では異なるため、その動作は第１図の
場合とはやや異なる。以下・本実施例の動作を説明する
。

メモリからデータを読み出す際の動作は・第１図の場合
とほとんど同じである。ただ、復号回路（復号回路は第
３図と同じでよい）で誤りを訂正されたデータ６ビツト
のうち、２ビツトを選択回路６で選択してデータ山留端
子ｐｏｕｔｏｊ　ＤＯｕｔ＋に出すだけである。

これに対して、メモリにデータを書き込む際は。

選択されたメモリセルだけでなく・検査ビットが記憶さ
れているメモリセルの内容をも書き替える必要があるた
め・その動作は第１図の場合とかなり異なる。まず・デ
ータ読み出し時と同様に、５個のメモリセルＭＣＩ」〜
ＭＣ＋１や４かう計１０−ヒツトのデータａＧｏ　＋　
ａｏｌ　＋・・・・・・、ａ４゜、８４ｍを読み出して
・復号回路で誤り訂正を行う。この１０ビツトから検査
ビットを除いた６ビツトａ２０　＋　ａ２１　＊ａ３゜
＊　ａ３１’　＊　”４０’　＊　ａ４１′　をデータ
置換回路５に入れる。ここでは、６ビツトのうち２ビツ
トをデータ入力端子Ｄ　１ｌｌｏ　＋　Ｄｉｎｌから入
って来たデータで置換する（例えば図の状態では８２ｏ
′がＤｉｎｏで、８２１′がＤｉｒＢでそれぞれ置換さ
れる）。この６ビツトを符号化回路（符号化回路は第２
スと同じでよい）に入れて検査ビットを付加し、もとの
メモリセルＭＣ１〜ＭＣＢや４　に２ビツトずつ書キ込
めはよい。

第５図に本発明の他の実施例を示す。ｉ１図との相違点
は、データ入出力端子が各１個しかなく、入出力をシリ
アルに行うことである。そのためにシフトレジスタ７お
よび８を設けてシリアル・パラレル変換を行っている。

すなわち、メモリにデータを書き込む際は、データ入力
端子Ｄｉｎから入つ１来たデータをＩ［ｉｔにシフトレ
ジスタ７に入れ、６ビツト入れ終わった後に符号化を行
う。メモリからデータを読み出す際は、誤りを訂正され
たデータを一旦シフトレジスタ８に入れ、順にデータ出
力端子Ｄｏｕｔ　に出す。その他の動作はｉ１図の場合
と同様である。

第６図に本発明の他の実施例を示す。第１図との相違点
は・第１図の場合はデータ線を５本同時に選択するが、
本実施例では１本ずつ順次に選択し・メモリセルのデー
タ読み出し・書き込みを７リアルに行うことである。そ
のために２列５段の双方向シフトレジスタ９を用いてシ
リアル・パラレル変換を行っている。メモリにデータを
書き込む際は、勾号化回路１の出力音一旦シフトレジス
タ９に入れ、９を右方向にシフトしながら５本のデータ
２線ＤＬＩ＋＜、ＤＬ４や１．・・・・・・、ＤＬｊ　
を順に選択し・メモリセルＭＣｉｊ＋４１　ＭＣ＋４　
＋３１・・・・・・。

Ｍ　Ｃｉ　ｊの順に２ビツトずつデータｔ　Ｉｆき込む
。メモリからデータを読み出す際は・まずシフトレジス
タ９を左方向にシフトしながらデータＭＡ　Ｄ　Ｌ　ｊ
。

ＤＬｊ＋＋＋・・・・・・ｌ　ＤＬｊや４を順に選択し
、メモリセルＭＣｉｊ　＋　ＭＣ１ｊ＋＋ｌ　＋＋＋＋
＋、　ＭＣ１ｊ＋＋（’）順にデータを読み出す。次に
・復号回路２ｔ−動作させて誤りを訂正し、訂正したデ
ータは再びシフトレジスタ９に書き込むと同時に６ビツ
トはデータ出方端子Ｄｏｕｔ＋１−　Ｄｏｕｔ５に出す
。最後に、シフトレジスタ９を右方向にシフトしながら
データＭ　Ｄ　Ｌ　ｊや４゜ＤＬｊや３．・・・・・・
、ＤＬｊ′に順に選択し、メモリセルＭＣｔ１，４１　
ＭＣ１＋３　＋・・・・・・、ＭＣ１ｊの順にデータの
再書き込み金行う〇 なお１本実施例では、データ線（ｆ−１本ずつ順次に選
択するが・第７図に示すようにデータ線は５本１とめて
（ＤＬｊ−ＤＬｊ＋４）選択し、そのかわりにソフトレ
ジスタｌＯを設は又もよい。

第６図および第７図に示した実施例では、データの入出
力は粥１図と同様に６ピツト並列に行っているが、絹４
図もしくは第５図に示しだようなデータ入出力の方法を
採用し゛〔もよい。

第８図に本発明の他の実施例を示す。本実施例はいわゆ
るブロックオリエンテント’ＲＡＭ（以下ＢＯ几ＡＭと
略す）であり、１本のフード線に接続されているすべて
のメモリセルを１つのブロックとして・ブロック単位に
絖み出し・瞥＠込みを行うメモリである。図の例では、
１本のフード線［５ｄ　個のメモリセルが接続され、１
メモリセルにｔｉ４値の情報が記憶されているので、１
ブロツクの大きさは検査ビットを含めて１０ｄビツト。

検査ビットを除くと６ｄビツトである。以下、本実施例
の動作を説明する。

メモリセルのデータ読み出し・書き込みは、リンク状に
接続されたシフトレジスタ１１および１２を介して行う
。２列５ｄ段のシフトレジスタ１１はデータ線とのデー
タの授受に使用し、２列５段のシフトレジスタ１２は符
号化回路１および復号回路２とのデータの授受に使用す
る。

メモリにデータを１き込む際は・筐ずデータ入力端子か
ら入って来たデータをシリアルにシフトレジスタ７に入
れる。データが６ビツト入って来るごとに符号化回路１
（符号化回路は徂２図と同じでよい）全動作させ、検査
ビット４ビツトを付加してシフトレジスタ１２に入れる
。次にシフトレジスタ１１および１２をシフトして１２
の中に入っているデータを１１に移す（これはＤｉｎが
ら次のデータを入れるのと同時に行ってよい）。すべて
のデータ（ｆｉｌｌｏｄビット）をシフトレジスタ１１
に移し終わったところでメモリセルＭ　Ｃｉ　。

〜ＭＣ１ｓａ−＋　に２ビツトずつデータを書き込む。

メモリからデータを読み出す際は、壕ず各データ線から
読み出された計１０ｄピットのデータをシフトレジスタ
１１に入れる。次に、シフトレジスタ１１および１２を
シフトして１１に入っているデータ′ｆ！：１２に移す
。データを１０ビット移すごとに（５仙シフトするごと
に）復号回路２（復号回路は第３図と同じでよい）を動
作させて誤り訂正を行う。訂正されたデータは再びシフ
トレジスタ１２に入れると同時に、６ビツトはシフトレ
ジスタ８に入れる。次に、シフトレジスタ１１および１
２をシフトして次のデータを１２に移すと同時に、訂正
の終わったデータを１１に戻す。同時にシフトレジスタ
８をシフトしてデータを出力端子Ｄｏｕｔ　に出す。す
べてのデータ（計１０ｄビット）を訂正してシフトレジ
スタ１ｉｃｐし終ワったところでメモリセルＭＣｌｏ−
ＭＣ１ｓｄ−＋　ＶＣ−ｆ−タの再書き込みを行う。

第９図に本発明の他の実施例を示す。本実施例も第８図
と同様ａＯ几ＡＭであるが、相違点はＡＤ変換器および
ＤＡ変換器を各データ線毎に設けずに、シフトレジスタ
１２０前後に設けたことである。各データ線とＡＤ変換
器・ＤＡ変換器との間のデータの転送は、ＣＣＤＩ　３
Ｖｃよってアナログデータのままで行う。その他の動作
は第８図と同様である。

第１０図に本発明の他の実施例を示す。第９図の実施例
はアナログ情報の転送にＣＣＤを用いた例であるが・本
実施例はＣＣＤ自体をメモリセルとして用い、これに多
値情報を記憶させる方式のメモリである。本実施例の動
作は、第９図の場合における１トランジスタ形メモリセ
ルとＣＯＤとの間のデータ転送が不要なだけで、その他
は第９図と同様である。

以上の実施例はいずれも符号化回路および復号回路とし
てそれぞれ第２図および第３図の回路を使用していたが
、符号化回路、復号回路はこれに限らない◎第１１図お
よび第１２図にそれぞれ符号化回路、復号回路の他の実
施例を示す。第２図および第３図の実施例では並列に符
号化および復号を行うのに対し、本実施例では符号とし
て巡回符号を用い、その性質を利用してシリアルに符号
化および復号を行う。

まず、ここで用いている誤り訂正符号について述べる。

この符号でも、第２図および第３図の場合ト同様に、同
一のメモリセルに記（１ハする２ビツトａｉ０とａｉ、
（ｉ＝ｏ　〜４）とをまと、１１’）でｌ；’１７）４
元シンボルａ＋＝ａ；４＋ａＩＩｒとみなす。この符号
は４元ハミング（５，３）符号であり、そのパリティ検
査行列ＩＩは、 ０１　γ　γ　ｌ である。これは Ｇ（ｘ）＝　ｘ２＋ｒ　ｘ＋ｔ　Ｈ を生成多項式とする巡回符号である。すなわち、符号語
（ａＯｒ　”Ｉ　＋　ａ２　＋　ａ３　＋　ａ４　）を
係数とするＧＦ（４）上の多項式 ％式％（２１ はＧ　（Ｘ）で割り切れるという性質がある。

この性質を利用して３個の情報点”２　＃　ａｌ　ｍ　
”４に検査点ａＯ＊　”１を付加するには次のようにす
ればよい。まず、３２　＋　８３　＋　”４を係数とす
る多項式 ％式％） を作る。Ａ（Ｘ）をＧ（Ｘ）で割った剰余をＲ（Ｘ）＝
　ａ（１＋ａ＋　ｘｅＪ とすると、Ａ（Ｘ）十几（Ｘ）はＧ（Ｘ）で割り切れる
から２几（Ｘ）の係数ａＯ＋　”Ｉを検査点とすればよ
い。

第１１図は以上述べた演算を行う回路である。

４個のＤフリッグフロツプＦＦｏｏ、ＦＦｏｌ、ＦＦ１
ｏｌＦＦＩＩは共通のクロックによって駆動され、２個
の４元シンボルｂＱ　＋　ｂｌを記憶する役割を果たす
。

すなわち、ＦＦ１ｊの出力をｂｉｊとすると・ｂｏ　”
　Ｉ）ｏｏ＋　ｔ）ｏｌγ　に）ｂ＋　＝ｂｌＯ＋　ｂ
ｌｌ　ｒ　Ｑ４ である。スイッチ用信号８Ｗ＋　ｋ　”　１　’にして
入力端子Ｉ。＋１１にそれぞれＣｏ　、　Ｃｓ　（４元
シンボルＣ−Ｃｏ　＋　Ｃ＋γとみなす）を入れてクロ
ックを印加すると、回路の状態は次のように変化する・
（ｎ＋１） ｂ。　＝ｂ１（″）十〇　（ト） （ｎ＋１）　（ｎ） ｂ１＝ｌ）、＋γ（１）＋“ゝ＋Ｃ）　（１）ただし２
上ツキの添字幹）はクロックｆｎ回印加した後の状態で
あることを示す＠したがって・ｂｏ。

ｂ、を係数とする多項式１３（ｘ）＝ｂ（、−１−ｂｌ
ｘは次のように変化する。

（ｎ＋１）　（ｎ） Ｂ（Ｘ）　＝ｂ＋　＋Ｃ＋（１）０”）＋γｂｌ”）＋
γ１：）ｘ（ｎ） ＝　（Ｂ　（Ｘ）　＋ＣＸ）Ｘ＋Ｇ（Ｘ）（ｂ＋”　）
＋Ｃ）（イ） 結局、Ｂ　（Ｘ）にＣｘ’ｌ加えてｘｆ乗じ２生成多項
弐〇（Ｘ）で割った剰余が新しいＢ　（Ｘ）となる。

符号化は次のような手順で行う。壕ず、すべてのフリッ
プフロップを“０”にリセットする。次に、スイッチ用
信号Ｓ　Ｗ＋　ｋ　−１°にしてスイッチＳＷｆを下に
倒し２クロツクを印加しながら入力端子Ｉ。、　Ｉ＋か
らａａ　＊　”３１　ａ２　’ｃ順に入れる。

このとき出力端子には’　”４　＋　”３　＊　ａ２が
そのまま出て来る。回路の中では上に述べた演算が３回
行われ・その結果Ａ（Ｘ）−ａ２ｘ”−４−ａ３ｘ”−
＋−ａ４）Ｃ４をＧ　（Ｘ）で割った剰余Ｒ（ｘ）−ａ
ｏ＋ａｔχがめられる。最後に、スイッチ用信号８Ｗ１
を°０″にしてスイッチＳＷ２を上に倒し、クロックを
２回印加して（このとき入力端子は“０”にしておく）
回路の中に記憶されているａｌ　＋　”０をシフトして
出力端子に取り出せばよい。

この符号の復号は次のようにして行えばよい。

捷ず、メモリから読み出されたデータｔ＝（ａ、。

ａＩ　＊　ａ２　＊　ａｌ　ｒ　”４）からシンドロー
ムをめる。

Ｓｏ　＝ａｏ＋ａ２＋ａ３ｒ＋ａ４　’ｒ　＠Ｓｒ　＝
ａ＋　４−ａｚｒ＋ａ３　ｒ＋３４　％であるから。

５（Ｘ）−５゜＋５１ｘ ＋−ａ。−１−ａ、　Ｘ−１−ａ２ｘ”−１−ａ３ｘ３
−１−ａ４ｘ’＋　Ｇ（ｘ）　（ａｚ＋　（Ｘ＋ｒ）ａ
３＋　（ｘ２＋ｒ　ｘ−１−γ）ａ４（ｊｌ） となる。したがって・ａの要素を係数とする多項式 ％式％（３２） を生成多項式〇　（Ｘ）で割った剰余をめれば、その係
数がシンドロームとなる。

次に、このシンドロームを用いて誤りの生じた位置と誤
りの大きさを決足し、訂正を行う。メモリからんｔみ田
さｔ′したデータのうち、ａｊＶｃ大きさｅの誤りが生
じているとすると・ Ｓ　（ｘ）　＝　ｅ　ｘ　Ｉ　＋　Ｑ（ｘ）　Ｇ（ｘ）
　（３３）と表される（Ｑ（Ｘ）ｔ−ｊ：多項式）。し
たがって、Ｓ　（Ｘ）　ｘ５−ｊ＝　ｅ　ｘ５−１−　
Ｑ（ｘ）　Ｑ（ｘ）　ｘ’−Ｊ＝　ｅ　−４−ＩＱ（ｘ
）ｘ５−ｊ−１−ｘ３−１−γｘ２＋ｒ　ｘ＋１　）　
Ｇ（ｘ）（３４） であるから、５（Ｘ）Ｋ　［５−ｊ　）回ｘ’６乗じて
Ｇ　（Ｘ）で割った剰余が定数項ｅのみになったとき−
８４に大きさｅの誤りが生じていると判断して。

ａ　ｊ＝　ａ　ｊ−４−ｅ　（３５） によって訂正された信号ａ：を作れはよい。

第１２図はこの演Ｘを行う回路である。第１１図の場合
と同様にＸを乗じてＧ（Ｘ）で割った剰余をめる回路音
用いている。

復号は次のような手順で行う。まず・すべての７リツプ
７０ツグをＯ＠にリセットする。次に。

クロック金印加しながら入力端子Ｉ。、ＩＩからａ４　
＋　”３　＊　”２　＊　”Ｉ　ｒ　ａＯを順に入れる
。同時に８４〜ａｏ　はシフトレジスタ２５（フリップ
フロップＦＦｏｏ’＝ＦＦｔｔと同じクロックで駆動さ
れる）に蓄えておく。このとき回路の中では、ａ４ｘ’
−４−８３Ｘ’　＋ａ２　Ｘ２＋ａｓ　Ｘ　＋　ａｏ　
ｋ　Ｇ（Ｘ）で割った剰余５Ｏ−１−Ｓｌｘがめられる
。次に−Ｉｏ、Ｉ＋ｅ°０゛にしてさらにクロックを印
加し、Ｘを乗じてＧ　（Ｘ）で割った剰余をめる演算を
繰り返す。この演算を（５＝）回行ったとき、結果が定
数項のみになったとすると、ＮＯＲゲート２６の出力が
°１゛になり・そのときシフトレジスタ２５から出て来
た信号ａｊ　が訂正される。

なお、符号化回路と復号回路とは共通部分が多いので第
１３図に示すように一つにまとめることも可能である。

第１１図の符号化回路、第１２図の復号回路。

および第１３図の符号化・復号回路では、データの入出
力を２ビツトずつシリアル罠行うため、これらを用いる
場合はメモリの構成を多少変更する必要がある。例えば
、第１図に示すメモリに第１１図の符号化回路および第
１２図の復号回路を用いる場合は、第１４図に示すよう
に、シリアル・パラレル変換のためにシフトレジスタ１
５，１６゜１７を付加する必要がある。また・第８図に
示すメモリに適用する場合は、第１５図に示すようにシ
フトレジスタ１２を除去し、シフトレジスタ７゜８をそ
れぞれ１８．１９で置き換えればよい。

以上の実施例はいずれも式（５）もしくは０樽をパリテ
ィ検査行列とする４元（５，３）符号を用いた例であっ
たが他の符号でもよいことはもちろんである。例えば、 （３６） をパリティ検査行列とする４元（２１，１８）符号でも
よい。また、メモリセル１ｌｌｉ！ｉｌに記憶する情”
報量は４値に限らない。一般に、ｑ値（ｌｏｇｘ　ｑビ
ット）の情報を記憶する方式では、誤り訂正符号として
ｑ元符号を用いる。−例としてｑ＝ｓの場合について述
べる。

８元シンボルとしてはＧ　Ｆ　（８１の８個の元、０゜
１、β、β”　、　＋＋＋＋＋＋、β６（β３＋β＋１
＝ＯｍＯｄ２）を用いる。誤り訂正符号としては・例え
ばをパリティ検査行列とする８元（９，７）符号がある
。これは、 Ｇ（Ｘ）＝Ｘ２＋βｘ−４−１　（３８）を生成多項式
とする巡回符号である。この符号による誤り訂正機能を
設けた実施例を第１６図に示す（これは第１５図と同様
な構成のＢＯ几ＡＭである〕。この実施例に用いている
符号化回路および復号回路の回路図をそれぞれ第１７図
および第１８図に示す（これらはそれぞれ第１１図およ
び第１２図と同様、巡回符号の性質を利用した回路であ
る）。

以上の例はいずれも２誤り訂正符号としては単−誤力訂
正符号を用いているが、単−誤り訂正二重誤り検出符号
、あるいは多重誤り訂正符号を用いてもよいことはもち
ろんである。

〔発明の効果〕

以上説明したように、本発明によるメモリでは１個のメ
モリセルに記憶されるｑ値（ｑ≧３）の情報をまとめて
１つのｑ元シンボルとみなし、このシシボルを単位とし
て符号化、復号を行う。したがって、α線によって１個
のメモリセルに記憶されているｑ値の情報がすべて失わ
れるという型のソフトエラーの修正を容易に行うことが
できる。

【図面の簡単な説明】

第１図、第４図〜第１０図、第１４図〜第１６図は、本
発明による誤り訂正櫨能付メモリの構成図、第２図、第
１１図、第１７図は上記メモリに用いる符号化回路の回
路図、第３１Ｎ＋、第１２図。 第１８図は上記メモリに用いる復号回路の回路図、第１
３図は上記メモリに用いる符号化・復号回路の回路図で
ある。 １・・・符号化回路、２・・・復号回路、３・・・ワー
ド線選１６．１７．１８，１９．２５・・・シフトレジ
スタ。 ９．１０・・・双方向シフトレジスタ、１３．１４・・
・ＣＣＤ、２１・・・γを乗する回路、２２・・・γ２
を乗する回路、２３・・・シンドローム計算回路、２４
・・・訂正回路、２６・・・ＮＯＲゲート、２７・・・
βを乗する回路・ＭＣ１ｊ　・・・メモリセル、ＷＬ＋
・・・ワード線、ＤＬｊ・・・データ線−ＡＤｊ・・・
ＡＤ変換器。 ＤＡｊ・・・ＤＡ変換器−ＦＦＩｊ・・・Ｄフリップフ
ロップ。 又− 第　１　図 第　Ｚ　口 Ｌρ０　ａρＩ　必１６　Ｌｒｒ 第３図 １ｚｌ　ｃ−’ む０ｏ−ｉ ハＩ０： η４゜１ １Ｌｔ＋Ｑ−ｊ 曝 （ ■ 「 冨４図 茅　５　図 に 第　６　図 ′Ｋ　７　図 Ｚ　ｇ　図 第　ｑ　図 第　７θ　図 γ　１１　図 ′￥Ｊ！４図 第　１５　図 Ｑ ￥Ｊ　／乙　口 ’Ｒ／１　ロ 第１頁の続き ■Ｉｎｔ、ＣＩ、’　識別記号　庁内整理番号Ｇ　１１
　Ｃ１１１５６８２１９−５ＢＯ発　明　者　池　永　
伸　−国分寺市東恋ケ央研究所内 窪１丁目２８＠地　株式会社日立製作所中手続補正書 事件の表示 誤り訂正機能付半導体メモリ 補正をする者 １１件との関係　特許出願人 名　称　）５１０１林式会ン１１」　立　装　イ乍　所
代　理　人 Ｉｔｉｉ　＋Ｆ　〒１００東京都千代田区丸の内−丁目
５番１号株式会Ｈ日立製作所内　Ｘ託ス　φ♀２１２−
１１１１Ｌ大代ｋ）補ｊＥ　（Ｄ　対象明細書の「発明
の詳細な説明」の欄補正の内容 “　１面第１図、第４図から第７図と第１４図］り紙の
とおりに抽圧する。 明細書について下記の補正をする。 第２頁第６行のｒｌ’ｅｄ−ＪをｒＦｅｂ、Ｊと訂正す
る。 （２）第６頁第３行の「節σシされた」を「；九択され
た」に訂正する。 （３）第８頁第１５行のｒｅｘｃｌｕｓｊ、ｕｅＪをｒ
ｅｘｃｌｕｓｉｖｅＪに訂正する。 （４）第１１頁第１．０行の「出留規ＩＴ−」を「１１
３力Ｚ１シＪ’Ｊに言」正する。 第１図 第４　目 第　５　図 第　６　図 第　７　図 芋　１４　図

Claims (1)

1. 【特許請求の範囲】 １、ｑ通り（ｑ≧３）の互いに異なる量の電荷を蓄積す
   ることによってｑ値の情報を記憶するメモリセルを用い
   、誤り訂正符号としてｑ元符号を用いることを特徴とす
   る。誤り訂正機能付半導体メモリ。 ２、　上記ｑ元符号として、ｑ元巡回符号もしくはｑ元
   短縮化巡回符号を用いることを特徴とする特許請求の範
   囲第１項記載の誤り訂正機能付半導体メモリ。