JPS60158623A - フオトリソグラフイpqc法 - Google Patents

フオトリソグラフイpqc法

Info

Publication number
JPS60158623A
JPS60158623A JP59011911A JP1191184A JPS60158623A JP S60158623 A JPS60158623 A JP S60158623A JP 59011911 A JP59011911 A JP 59011911A JP 1191184 A JP1191184 A JP 1191184A JP S60158623 A JPS60158623 A JP S60158623A
Authority
JP
Japan
Prior art keywords
pqc
film
photoresist
light
exposure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP59011911A
Other languages
English (en)
Inventor
Toshihiko Tanaka
稔彦 田中
Nobuo Hasegawa
昇雄 長谷川
Tetsuya Hayashida
哲哉 林田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP59011911A priority Critical patent/JPS60158623A/ja
Publication of JPS60158623A publication Critical patent/JPS60158623A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は半導体素子・磁気バブル素子。ジョセフソン素
子などの作製における微細加工法に係り、フォトリング
ラフィにおけるPQC法に関する。
〔発明の背景〕
ステッパーのような単色光を用いたフォトリソグラフィ
ではフォトレジスト膜内e露光光が多重干渉を起こし、
それが原因となっCフォトレジスト膜厚の変化とともに
第1図に示すようにパターン寸法が変動する。
フォトレジストの膜厚により最適な露光条件が異なるた
めP Q C((Process Quality C
ontrol)を行なう場合、フォトレジストの膜厚を
正確に把握、制御する必要がある。しかし塗布膜である
フォトレジストの膜厚を正確に制御するのは困難であり
、精度よ<PQCを行なうためには、フオトレジストの
膜厚をふって測定を行なう必要がある。
そのため効率が悪く、また多くの労力を必要とした。
なお、多重干渉の効果を低減させてフォトレジスト膜厚
の変化による影響を低減させる方法として、低反射率の
基板を用いてPQCを行なう方法や多層レジストを用い
てPQCを行なう方法があるが、これらの方法では基板
面反射による影響も変化するので、高精度なPQC法で
はない。
〔発明の目的〕
本発明の目的は上記従来の問題点を解決し、簡便な方法
で精度の高いPQC法を提供することにある。
〔発明の概要〕
上記目的を達成するため、本発明はフォトレジスト膜上
に光透過型の反射防止膜を形成するものである。反射防
止膜によりレジスト膜内での光多重干渉は低減し、また
光透過型の膜なのでフォトレジストへの露光量はほとん
ど変化しない。よって良好なPQCが可能となる。
第1図に示すように、フォトレジスト膜内で露光光が多
重干渉を起こすことによりパターン寸法に変動が生ずる
。PQCを行なうためにはある寸法基準、例えば寸法変
動の中心、すなわち第1図の場合でいえばAの寸法が設
計寸法になるようにPQCによって露光量および現像条
件を定める必要がある。しかしながら第1図から明らか
なように、この条件に露光・現像条件を定めるにはレジ
スト膜厚を正確に制御する必要が生ずる。しかもパター
ン寸法変動の位相は基板椿造および基板材質に依存する
。そのため精度よ<PQCを行なうにはレジスト膜厚を
変化させてそのおのおのの膜厚に対するパターン寸法あ
るいはパターン寸法に相当する量を測定・評価する必要
が生ずる。このような方法でPQCを行なうと、多くの
労力と時間を費やすばかりでなく、インライン化し評価
結果をすぐフィードバックするのに不適当である。
PQCがこのように煩雑になるのは、レジスト膜内で同
方向に進行する光が多重干渉を起こすことによって起こ
る寸法変動に起因している。よって、この寸法変動量を
低減すればレジスト膜厚を正確に把握および変化させる
ことなしにPQCを行なうことが可能となる。そこでフ
ォトレジスト上面からの反射光を低減することにより入
射光と同方向に進行する反射光を低減し、この多重干渉
による寸法変動を低減する。フ第1・レジストへの露光
量変化を低減するためにフォトレジスト膜上に形成する
反射防止膜は露光光を十分透過する吸収係数の小さい膜
とし、干渉効果を利用して低反射化する。すなわち第2
図に示すように、基板21からの反射光24のフォトレ
ジスト/反射防止膜面23aからの反射光25と反射防
止膜/大気面23bからの反射光26を干渉させてその
合成光を十分小さくする。フォトレジストの屈折率をn
、l]先光光波長をλとすると反射防止膜の屈折率n′
を Jn、その膜厚をλ/ 4 n ’の奇数倍に近づ
けるほどこの反射防止膜の反射率(振幅比)は第3図に
示すように低減する。あるいはフォトレジスト(屈折率
n)上に反射防止膜1 (屈折率rz)、さらにその上
に反射防止膜2(屈折率n2)を形成するという反射防
止膜二層構造で低反射化する。屈折率がn孟=nn?に
近づくほど、またおのおのの反射防止膜膜厚がλ/4n
l、λ/4n2に近づくほど反射率は下がる。
このようにして低反射化することによりレジストパター
ンの寸法変動量は低減する。またこの反射防止条件は光
を透過する条件なので、この反射防止膜を形成すること
によりフォトレジストへの露光光が弱まることはない。
むしろ反射防止膜により透過光量は増大するがその量は
レジストと反射防止膜の光学定数(屈折率、吸収係数と
反射防止膜膜厚)からめることができる。またその量は
基板や露光および現像条件に依存しないのでPQCを行
なう上で妨げにならない。本方法により寸法変動量が低
減するので、レジスト膜厚を正確に制御することなく適
格なPQCを行なうことが可能となる。 。
反射防止を行なうことによって寸法変動量を低減する方
法としては低反射の基板を用いた評価法あるいは多層レ
ジストを用いた評価法など基板面からの反射光を低減す
る方法があるが、この方法では基板面からの反射光がな
いためにパターン寸法の露光量依存性などが本体とは異
なるので適格なPQC法ではない。本方法では基板の反
射率は変わらないので基板の状態を正確に反映した状態
でPQCを行なうことができる。
またフォトレジスト/基板面での反射率は精度の高いパ
ターンを安定して形成するために重要なPQC量である
。基板上にフォトレジストを形成しその反射率を測定す
るだけでは、レジスト膜内多重干渉によりフォトレジス
ト/基板界面での反射率を正確にめることは非常に困難
であるが、本方法を用いることによりフォトレジスト/
基板面での反射率を精度よくめることが可能である。
C発明の実施例〕 以下、本発明を実施例を用いて説明する。
まず第4図(a)に示すようにPQCを行なう基板41
上に通常の方法でフォトレジスト42を形成した。基板
利料はいかなる材料でもかまわないが本実施例ではSi
を用いた。フォトレジストには5hip1.ey社のΔ
7.1350.Tを用いたが、これに限らず東京応化社
の0FRR800,0NPR830,0MR85,Hu
nt社のH[’R20/I 、 Kodak809など
いかなる)第1・レジストでもよい。次の第4(b)に
示すようにフォトレジスト上に反射防止膜43としてポ
リシロキサン(屈折率約1.4)を約80 n rnの
膜厚で塗布形成した。ポリシロキサンの吸収係数は露光
光の波長436 n mに対して10−2以下であり光
を十分透過する。その後、第4図(c)に示すようにマ
スク44を介して波長436 n mの光を用いて露光
を行なった。PQC’i行なうために、ショット毎に露
光量を変えた。その後第4図(d)に示すようにキシレ
ンを用いてポリシロキサン43を除去した。ここで上記
溶剤としてはキシレンに限らすクロルベンゼンなどのよ
うに、ホトレジストを変質させずにこの反射防止膜を除
去できる溶剤であればよい。その後、現像を行ない第4
図(θ)に示すように基板上にフォトレジストパターン
42′を形成した。そして、フォトレジストパターン寸
法の測定、あるいはレジストパターンが解像する最小の
露光量などを測定することによりPQCを行なった。
このPQC法の効果を調べるために露光量一定の条件で
、フォトレジスト膜厚に対する寸法変動量の関係をめ、
通常のフォトレジスト工程、つまり基板上にフオトレジ
スj〜を形成し、露光、現像を行なう方法と比較した。
その結果第5図に示す。図から明らかなように、反射防
止膜を形成することによりパターン寸法変動量を大幅に
低減することが可能であり、その結果フォトレジスト膜
厚変動に影響されにくいPQCが可能なことがわかる。
なお、本実施例においては反射防止膜にポリシロキサン
を用いているがこれに限らず例えばポリビニルアルコー
ル、ポリメチルビニルエーテルなどのように上記反射防
止の原理に基づいて反射を低減し、かつ露光光を十分透
過し、さらにフォトレジストを変質させない材料であれ
ばなんでもかまわない。
〔発明の効果〕
以上述べたように本発明によれば簡便な方法でフォトレ
ジスト膜厚の変化に影響されにくいフォトリングラフィ
PQCを行なうことができる。
また、本方法は基板材料に無関係に適用可能であり、ま
た基板面反射の影響をそこなうことのないPQCが可能
である。
【図面の簡単な説明】
第1図はレジスト膜内多重干渉による寸法変動を示す図
、第2図は反射防止膜の原理を図解的に示す図、第3図
は反射防止膜の効果を表わす図。 第4図は本発明の一実施例を示す工程図、第5図は本発
明の効果を表わす図。 21・・・基板、22・・・フォトレジスト、23・・
・反射防止膜、23a・・・反射防止膜/フォトレジス
ト界面、23b・・・大気/反射防止膜界面、24・・
・基板から反射防止膜へ向かう反射光、25・・・反射
防止膜/フ第1・レジスト界面から基板へ向かう反射光
、26・・・大気/反射防止膜界面から基板へ向がう反
射光、41・・・St基板、42・・・フォトレジスト
142′・・・フォトレジストパターン、43・・・ポ
リシ1j―、ノ 〔ン〕 蛤 第 2 日 lj、射キ(俵幅) パターン1法 (A4rL)

Claims (1)

    【特許請求の範囲】
  1. 単色光を用いてフォトレジストを露光・現像するフォト
    リソグラフィにおけるP Q C(ProcessQu
    ality Control )法において、前記露光
    前に前記フォトレジスト上に露光用光線に対する透過型
    反射防止層を形成する工程を含むことを特徴とするフォ
    トリングラフィpQc@。
JP59011911A 1984-01-27 1984-01-27 フオトリソグラフイpqc法 Pending JPS60158623A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59011911A JPS60158623A (ja) 1984-01-27 1984-01-27 フオトリソグラフイpqc法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59011911A JPS60158623A (ja) 1984-01-27 1984-01-27 フオトリソグラフイpqc法

Publications (1)

Publication Number Publication Date
JPS60158623A true JPS60158623A (ja) 1985-08-20

Family

ID=11790894

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59011911A Pending JPS60158623A (ja) 1984-01-27 1984-01-27 フオトリソグラフイpqc法

Country Status (1)

Country Link
JP (1) JPS60158623A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5514526A (en) * 1992-06-02 1996-05-07 Mitsubishi Chemical Corporation Fluorine-containing composition for forming anti-reflection film on resist surface and pattern formation method
CN100343759C (zh) * 2003-01-31 2007-10-17 佳能株式会社 投影曝光用掩模、投影曝光装置、及投影曝光方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5514526A (en) * 1992-06-02 1996-05-07 Mitsubishi Chemical Corporation Fluorine-containing composition for forming anti-reflection film on resist surface and pattern formation method
CN100343759C (zh) * 2003-01-31 2007-10-17 佳能株式会社 投影曝光用掩模、投影曝光装置、及投影曝光方法

Similar Documents

Publication Publication Date Title
JPS6038821A (ja) エッチング方法
JPH0799730B2 (ja) パターン形成方法
JPS60149130A (ja) パターン検出方法およびそれに用いる反射防止膜用材料
JPH11260686A (ja) 露光方法
US5902493A (en) Method for forming micro patterns of semiconductor devices
US5556726A (en) Photolithographic dose determination by diffraction of latent image grating
US5916717A (en) Process utilizing relationship between reflectivity and resist thickness for inhibition of side effect caused by halftone phase shift masks
JPH05127361A (ja) ハーフトーン位相シフトフオトマスク
JPH10186632A (ja) ハーフトーン型位相シフトマスク用ブランク及びハーフトーン型位相シフトマスク
US6627356B2 (en) Photomask used in manufacturing of semiconductor device, photomask blank, and method of applying light exposure to semiconductor wafer by using said photomask
JPS60158623A (ja) フオトリソグラフイpqc法
KR0184277B1 (ko) 위상시프터를 갖는 마스크와 그 제조방법 및 그 마스크를 사용한 패턴형성방법
JPH07110571A (ja) 光学マスクおよびマスクブランク
JPH0792655A (ja) 光学マスクとマスクブランクおよびそれらの製造方法
US5547813A (en) Method of forming a fine resist pattern of high resolution using a contrast enhancement layer
JP3110245B2 (ja) 反射型露光用マスクとパターン形成方法
JPH08123007A (ja) 位相シフトレチクル
JPH09293764A (ja) 半導体素子の工程欠陥検査方法
JP2796404B2 (ja) 露光方法及びその装置並びにそれを用いた薄膜生産制御方法及びその装置
JPH1026820A (ja) ハーフトーン型位相シフトマスク用ブランク及びハーフトーン型位相シフトマスク
JPH1172924A (ja) パターン形成方法
CA2008132A1 (en) Method for reducing reflection-induced fluctuations of structure size in a cover layer in the optical lithography used in the manufacture of integrated circuits in a substrate
JPH0381769A (ja) 位相差レチクルを用いた露光及び検査方法
JP3582028B2 (ja) ハーフトーン位相シフトマスクの形成方法
JPH11143048A (ja) 位相シフトマスク