JPS60154686A

JPS60154686A - ジヨゼフソン線路デバイス

Info

Publication number: JPS60154686A
Application number: JP59011147A
Authority: JP
Inventors: Shigeki Sakai; 滋樹酒井; Hiroshi Akaho; 博司赤穂; Hisao Hayakawa; 早川　尚夫
Original assignee: Agency of Industrial Science and Technology
Current assignee: National Institute of Advanced Industrial Science and Technology AIST
Priority date: 1984-01-25
Filing date: 1984-01-25
Publication date: 1985-08-14
Also published as: JPH0145993B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】本発明は、ジョゼフソン接合デバイスに関し、殊に、ジ
ョゼフソン線路中を走行するフラクソンをｐめ定めた個
所にて停止させる機能を持ち、使用に際して各種電流源
や出力回路と組合せることにより各種のデジタル機能を
営むことのできるジョセフソン線路デバイスに関する。

近年、極低温エレクトロニクスの発展が目覚ましく、特
にジョゼフソン接合デバイスはその高速性、低消費電力
の故に将来的なデジタル機能デバイスとして大いに期待
されている。

然し、これまで開発されてきたジョゼフソン・デフへイ
スは、接合両端に゛電圧の発生する電圧状！Ｅ、即ち接
合を形成する超伝導体間にあって巨視的な波動関数の位
相差が回り続けている状ｙハ；を論理゛０′″または“
Ｉ°′のいづれか一方に対応付け、そうでない状態、ｔ
ｉｌｌち零電圧状態を他方の論理値に対応付けていた。

そのため、半導体デバイスに比べれば確かに消費電力は
小さいものの、究極的な所まで低消費電力化に成功して
いるとは必ずしも言えなかった。

本発明はこの点に鑑みて成されたもので、従来のジョセ
フソン・デバイスとは異なる１またな動ｆｔ原理により
、極限的なまでの低消費電力化の可能性ヲ有し、１１つ
、記憶機能、シフト・レジスタ機能、論理積、論理和機
能等々、多くのデジタル機能を実現するデバイスを組む
のに最適なジョセフソン・デバイス基本構造体を提供せ
んとするものである。

ジョゼフソン接合は、その−辺の長さがジョセフソン侵
入長λ１より長い場合、一定の条件ドで当該接合を流れ
る渦状の電流状態が発生、存在し、然もその電流状態部
分が高速で移動＋ＩＩ能になることが知られている。

即ぢ、第１図（Ａ）に示すように、一対の超伝導体２．
３と接合部４とから成り、−辺の長さ文がジョセフソン
侵入長λｙより四倍程度以上長く、月つ、他の一辺の長
さく線路幅）ＷがλＪより小さくて、全体として見ると
一次元方向に長いジョセフソン接合においては、内部に
渦゛准流状態部分ａがイｆ在でき、この部分ａに局在し
た磁場Ｈが存在し得る。こうしたジョセフソン接合は、
特にジョゼフソン線路と呼ばれている。

第１図（Ｂ）はこうしたジョゼフソン線路の長さ方向を
横軸に採り、磁場Ｈの局在する様子を丞したものである
。渦電流の空間菌床がりも磁場の広がりと同程度であり
、その大きさは入１〜４八１程度である。

第１図（Ａ）において、渦電流がそのループ」二では十
分に減衰したようなループｂを採ると、このループを通
過する全磁束は酸子化され、−磁束量ｒ−＋ｏ（２，０
？Ｘ　１０−′Ｗｂ）　＋、ｍ等シくナル。ソシテ、こ
のに子化された渦電流状態は、ジョゼフソン線路中にあ
って一個の粒子のように挙動するので、フラクソンと呼
ばれる。

また、１．記のように、全磁束が気に等しいということ
は、フラクソンの存在する部分での位相差のひねりが■
゛度２πになっていることに対応する。従って、このよ
うに位相差が２πと究極的に小さい星であるフラクソン
を情報の１１１体として利用すれば、消費電力の極めて
小さいデバイスが構成できることが示唆される。

先にも述べたように、フラクソンはジョセフソン線路中
を移動することができ、その移動にイ′ｒっで生じる電
圧により準粒子電流が流れ、漸次エネルギを失って移動
速度が低下して行くが、第１図（Ａ）中に併示のように
、矢印Ｃ方向に沿う適当なバイアス電流をＩｊ、えると
、当該フラクンンにエネルギを与えることができ、移動
速度を、ａ、目的に増すことができる。また、磁束とバ
イアス電流との間に生ずるローレンッカにより、矢印Ｃ
とは逆方向の電流をケ−えると、これは制動電流となり
、フラクソンの移動速度を意図的に低ドさせることがで
きる。

・方、こうしたフラクソンの移動速度の上限ごは１　／
（ＬＣ）／、でＩｊえられる。ここでＬはジョゼフソン
線路の中位長当たりのインダクタンスであり、Ｃは同じ
くジョゼフソン線路の単位長当たりの電ダ℃容１，１で
ある。第１図（Ａ）の構成で接合部４が絶縁膜で構成さ
れているジョセフソン線路においては、フラクソンの移
動速度−に限ごは少なくとも真空中の光速　（約３．Ｏ
Ｘ　１０’　ｍ／ｓｅｃ　）　ノ数十分ノー・程度は確
保でき、極めて高速である。

尚、こうしたジョゼフソン線路の性質は、第１図（Ｃ）
に示すように−・力の超伝導体３が他方よりも大きな面
積を有していても、また第１図（Ｄ）に示すように全体
的に湾曲乃至変形していても、共に変わることなく発現
する。

本発明は、こうしたジョゼフソン線路の改良に係るもの
で、既述した目的を達成するため、Ｌ記のように一対の
超伝導体とその間の接合部とがら成るジョゼフソン線路
の長さ方向の少なくとも　一部位に、該一対の超伝導体
をｌＬいに抵抗部材で接続した抵抗体部分を形成し、も
って各種テパイス形成のだめの基本構造体を構成したも
のである。

本発明によるジョゼフソン線路基本構造体の最も原理的
な構成は第２図（Ａ）にて示すことができる。

ジョセフソン線路５として、一対のＬド超伝導体６．７
の間に接合部８を挟んだ構成をイ１することは既述して
きた従来構成のジョゼフソン線路と１ｉ’ｊｌじて良い
。本発明において特徴的なのは、こうしたジョセフソン
線路５の長さ方向の少なくとも一部位に、間の接合層８
を挾んでＩ−ド乃至一対の超伝導体６．７に渡る抵抗体
部分９を形成したことである。

この場合の抵抗体部分９は、各超伝導体の１−面に載る
部分９ａ、９ｃと、線路側壁に沿って設けられた部分９
ｂとから全体としてコの字型の形態に形成されている。

そして、同じくこの場合、両川伝導体間を渡し越す部分
８ｂは各超伝導体６，７の側面に直かに接しており、そ
のため、当該抵抗体部分９における両川伝導体間の等両
画な抵抗値は、抵抗部分９ｂ中にあっても、略（接合層
８を渡し越す部分にてのみ）ｊ：′まっている。従って
、抵抗体部分９は、図示の抵抗部材中、部分９ａ、９ｃ
を除いて部分９ｂのみにても構成できる。尚、抵抗部材
の伺し力に就いては後に再度、検３・１する。

このような基本的実施例の動作を第３図に即して考えて
みる。

先に述べたようしこ、成る条件下では、線路中に形成さ
れたフラクソンが走行する状態が具現する。そこで先づ
、第３図（Ａ）に示すように１本実施例のジョゼフソン
線路の一端に適当なフラクソン発生源から矢印の向きの
フラクソンａが生成され、これが矢印ｆの方向に走行し
始めたと考えてみる。

フラクソンａか抵抗部材の付されている抵抗体部分９に
入ると、当該フラクソンの移動中に生じる電圧がジョゼ
フソン接合の他にこの抵抗体部分９を形成している抵抗
にも加わり、この抵抗でエネルギを消費するため、フラ
クソンはその運動エネルギが低減し、それ以−に先には
進むことができなくなる。

イ１３シ、既述したように、フラクソンは一磁束１１１
子に対応する磁束を固有のものとして有し、消滅はしな
いため、第３図（Ｂ）に示すように、抵抗体部分９に停
止した以後もそのまま渦電流状態を保持している。

−Ｉ」停止１−シているフラクソンも、当該停止り部分
にバイアス電流乃至駆動電流を供給することによ１す、
再び走行状態に移すことができる。即ち乙のの磁束がこ
の電流ｒｂから受けるローレンツ力により、同図中、矢
印ｆの方向にＭひ動き出すのである。

また、第３図（Ｄ）に示すように、第３図（Ｃ）の場合
とは逆向きの駆動゛電流１ｂを与えると、矢印−丁で示
すように、フラクソンａは逆方向に進行し始める。

勿１倫、今まで説１３１１　してきたのとは逆の方向の
渦電流のフラクソン五にあっては、第３図（Ｃ）、（Ｄ
）に示す方向の駆動電流Ｉｂをゲえた時の動きの方向は
１．記とは逆になる。

第２図（Ａ）に示すこのような基本構造体を同様に最も
基本的なデバイスとして応用しようとすると、第２図（
Ｂ）に示すような使い方乃至応用例的、実施例となる。

線路５の一端側にあって各超伝導体６，７の端末Ｉｆ、
１２間にはフラクソン発生用の電流ＩＰを発生する電流
源（フラクソン発生源）　１３を４＝ｊＬ　、抵抗体部
分９にはバイアス電流乃至駆動電流１ｂの発生源（フラ
クソン駆動源）　ｉｏを４＝Ｊすと共に、線路他端側の
各Ｂ伝導体端末１４．１５間には抵抗体部分９を越えて
他端側にまで走行してきたフラクソンの一部乃至全部を
外部回路に取出すかまたはフラクンンの到達を検出する
出力回路１Ｂを設ける。

フラクソン発生源１３は特にこれを本発明が規定するも
のではないが、例えば第４図に示すように、予め直流バ
イアス成分Ｉｅを流しておいた上で、時刻ｔ１で示す必
要時にフラクソン生成のための電流パルス■Ｐ′を生起
できるようなものであると効率的である・このようにした場合は直流成分Ｉｅが次式を満足するよ
うに図ることが望ましい。

Ｉｅ＜２人、ｗｉｎ λ１：ジゴゼフソン侵入長Ｖ：線路５の幅寸法ＩＯ＝線路５の最大ジョゼフソン電流密度、、、、、、
、、、、、（＋）もっとも、電流パルスＩＰ’を十分大きく採ることがで
きる場合は直流バイアス成分１ｅは不要である。

出力回路１Ｂは、到達したフラクソンを検出し、電流乃
至電圧等の電５．醗に変換して外部回路に出力できるよ
うなインピータンス・マツチング回路であっても良いし
、後述のように一部のみを採り出すようにインピーダン
ス設定されたものでも良い。

到達したフラクソンに対応する電流を線路端での当該フ
ラクソンの反射なしにできるだけ全部、外部回路に供給
したい場合にぼ、出力回路１６の抵抗分を線路５の特性
インピータンス（Ｌ　／　Ｃ）ＳＳ程度のイ〆１にし、
リアクタンス成分をできるだけ小さく設、−１すれば良
い。

出力回路１８は、筒中には第５図（Ａ）に示すように１
等価的に線路インピーダンス程度の大きさの抵抗１７で
表すことができるが、同図（Ｂ）に示すように、後続の
ジョゼフソン線路５′の人力に結合、してその出力を与
えるようにすることもできる。

Ｌの場合、後続の線路５′は本発明による第２図１１ｒ
Ａ）乃至（Ｂ）図示の構成のものに限らず、従来構Ｊ成
のままのものであっても良い。

例えば、同じく第５図（Ｂ）に示すように、Ｌ述の抵抗
１７と同様の大きさの抵抗１８の他端を後続のジョゼフ
ソン線路５′の人力一端に結合し、入力両端間にはそれ
自体だけではフラクソンを発生することのできない大き
さの電流を発生する補助電流源１３′を付すと１本発明
によるジョゼフソン線路５の出力端にフラクソンが走行
してきた場合に限り、抵抗１８を介して出力電流が当該
補助電流に屯畳することによって後続の線路５′中にフ
ラクソンを選択的に発生させることができる。

以ｔを勘案すると、第２図（８）に丞す応用例乃至本発
明基本構造体を利用したデフへイスは、論理情報に対す
るプログラマブル・タイマとして用いることができる。

即ち、フラクソン発生源１３を前段の回路の電流出力と
考えれば、当該前段の回路出力として電流に化体された
論理情報が線路・端、側に入力してから任意所望の時間
近れでワラクン１ン駆動源１０を稼動させるシーケンス
を組むことに１より、線路他端に接続された次段へこの
論理情報′が出力されるまでに所定の時間どれを持たせ
ることができるのである。

また、この第２図（Ｂ）に示すデバイスは、破壊読出し
型メモリとしても利用できることが分かる。Ｉｌｌち、抵抗体部分９呻情報記憶部フラクンン発生源１３→情報書込み部フラクソン駆動源ｌＯ呻情報読出し命令部出力回路ｌ６
−６情報読出し部というように各対応させ、抵抗体部分９に選択的に停ｊ
−させるフラクソンを論理情報゛１　”または°“０″
のいづれか電力に対応させれば良いのである。

このようにして構成された破壊読出しメモリは、既述し
た所から顕かなように原理的に消費電力が極めて小さく
、スペース・ファクタも極めて良好であるため、高密度
集積化に最適である。

ここで、更に各種の機能のデバイスへの応用例・）こ就
き説明する前に、線路途中でフラクソンを停止１トさせ
る抵抗体部分９における実際的な抵抗部材１一ヵ月し方に就き説明する。

第２図（Ａ）乃至（Ｂ）に示すように、両川伝導体の一
側に直接に抵抗部材を付したのでは、両川伝導体間に跨
る抵抗値は抵抗部材の当該部分９ｂが接合層８を渡し越
す部分にてのみしか定まらない。

一方、接合層８は極めて薄いため、設計的に成る程度以
上の大きな抵抗値を要する場合、不都合が生じることが
ある。［ｉｌｌち、極めて薄い接合層を渡し越す長さ分
しか抵抗部材の抵抗性を利用できないため、場合によっ
て大きな抵抗値を稼ぐ必要に駆られた時には幅を狭めな
ければならず、かと汀って無制限に幅を狭めることはで
きないため、要求に応じられないことが考えられるので
ある。

そのような場合には、第６図（Ａ）に示すように、抵抗
部材の部分９ｂが渡し越す方の線路側壁に沿って適当な
材質の絶縁層２０を形成すると良い。

このようにすれば、当該抵抗部材は絶縁層２０の周ヤに
沿う相当な長さ部分に渡°て抵抗性を“・′す６・−Ｆ
とができ、極端に幅を狭めなくとも］］的を達す企こと
ができるため、抵抗値の設ａ１性や１１１現性を一艮く
することができる。第６図（Ｂ）は第１図（Ｃ）図示の
ような従来例構成に本発明を適用する場合に同様に絶縁
層２０を利用する際の構成例を示している。

尚、いづれの場合にも示されているように、４１Ｌ抗体
部分９にフラクソン駆動電流をゲえる電流源１３は、抵
抗部材を介して与えられなければならない必要はなく、
抵抗部材が設けられている部分であれば直接に超伝導体
に対して接続されてｌ、Ｎて良い。

このような配慮は以Ｆ述べる各実用的応用例においても
同様であるが、簡単のため、絶縁層２０は設けるにして
も図中では省略して置く。

第７図の実施例においては、第２図（Ｂ）図示の構成に
加え、−１氏抗体部分９から線路５の出力端に至る途中
に第二の補助電流源２１が付されている。

このようにすると、走行するフラクソンの速度を、調整
することができ、例えば微細時間範囲内においての時間
近れ調整や微妙な同期調整等を図るこ１とができる。勿
論、必要に応じては入力側と抵抗一体部分９との間に同
様の補助電流源を設けても良い。

第８図示の実施例は、線路出力端に至る途中部分に既述
した出力回路１６と同様の第二出力回路２２を設けたも
ので、走行するフラクソンの渦電流の一部を採り出すこ
とを図ったものである。

但し、走行するフラクソン自体に著しい変化を及ぼさな
いためには、インピーダンス上で工夫をする必要があり
、当該分岐的出力回路２２のインピーダンスの抵抗分を
線路５の特性インピータンス（Ｌ／Ｇ声の二乃至三倍程
度以りに採るのが望ましい。

第９図の実施例乃至応用例は、第２図（Ｂ）に示す基本
構造体を利用し、但し抵抗体部分９を複数（９１，９２
，、、、，９ｒ＋：図示の場合はｎ＝４）としたもので
、機能的には直列人力−直列出力型シフト・レジスタを
構成するものである。

このデバイスでは、これまでフラクソン発生源・・１ｉ
ｉ）３として一般的に説明してきた電流源を論理信号名
発生源３０として考える。つまり、フラクソン発ｊ用の
電流ＩＰは電流に化体した論理信号ｆｉｎと名える。そ
して、筒中のため、正論理、即ち人力論理信号が電流と
して流れている時を論理“ｌ“°に対応させ、逆に電流
として流れていない時を論理“Ｏパに対応させる。

また、各抵抗体部分！Ｉｌｌ、９２，９３．９４の各々
に接続されている先のフラクソン駆動電流源ｌＯに各対
応する電流源１０１，１０２，１０３，１０４は、この
デバイス構成においてはシフト動作のためのクロック電
流源として利用される。

ｆｆｓ　１０図に動作のための一例のタイム・チャー］
・を挙げて説明すると、線路の入力端側から見て偶数番
１１、即ちこの実施例では二番目と四番目の抵抗体部分
９２．９４には各対応する電流源ＩＱ２．１０４から第
−相のクロックφ１としてのクロック電流！１０２，１
１０４が与えられ、奇数番目、即ち一番目と五番１１の
抵抗体部分９１．９３には各対応する電流源Ｊｏｔ、１
０３から第二相のクロックφ２としてのクシツク電流１
１０１．１１０３が与えられる。そして、第・　１″相
のり０′・り電流と第二相のり０・り電流とは−ＩＬい
に　１８０°の位相差を置いている。

今、論理信号発生源３０から論理１パの電流信号が発せ
られたとし、少なくとも略Ｃ同時に、一般にはその発生
と回期して、第−相クロック電流が各対応する抵抗体部
分８２．９４に与えられたとすると、線路入力端に発生
したフラクソンはクロック電流が与えられていない第一
番目の抵抗体部分８１に至って停＋Ｉ−する。

この状態に置いて第−相クロックが立ち下がり、第二相
クロックが立ち」−がったとすると、抵抗体部分９１に
与えられる電流１１０１により、停止していたフラクソ
ンは再度、走行を開始し、クロ・ツク電流のケえられて
いない二番目の抵抗体部分９２に至って停止にする・再び第二相クロックが立ち下がり第一・相クロックが立
ち−１−がると、同様のメカニズムにより、抵抗体部分
８２に停止していたフラクソンは三番１１の、抵抗体部
分９３に向かって進み、そこで停止１−する。

同様にして次のクロック反転でフラクソンは四１費目の
抵抗体部分９４に移り、更に次のクロ・ンク反二転で既
述した出力回路１６と同様で良（・検出器３１４こ送り
出され、その論理値が検出されていく。

このように、この第９図示のデバイスは一般的に計って
ｎビットのシフト・レジスタ機能を′）；（んでいるこ
とが分かる。

上記では二相クロック動作として説明したが、クシツク
電流の波形乃至継続時間を含めた形ｙｌ′、の如何によ
っては単相クロックでの動作も可能である。

例えば、第１１図に、１ζすように、クロック電流の波
形をかなりインパルス的なものにすれば、全ての１１（
抗体部分９１，９２．、、、、、．９４に同時に当該ク
ロック電流を加えるようにしても、［」的は達すること
ができる。即ち、クロック電流の立ち−１−かりにより
動き始めたフラクソンが隣の抵抗体部分に至る以前にψ
Ｉ該ツクロック電流立ち下がっているようにすれば良い
のである。また、このように極めて急峻、高速な電流パ
ルスは既に研究されてい、るジョセフソン・パルス発生
器等によって得ることができる。

第９図示のデバイス構成に加え、第７図示の実施例の占
え方に即した分岐的出力回路の構成を取入れると、第１
２図示のように直列入力−直並列出力型のシフト・レジ
スタを構成することができる。

第１２図示の場合は５ビツトとなっているが、夫々の抵
抗体部分９１，９２．、、、、、．９５の各背後に分岐
的出力回路２２１．２２２．、、、、、、．２２５を各
段ければ、その時々のクロック・タイミングにおいて各
ビット位置の論理情報内容を並列に読出すことができる
。

第１３図示のデバイス構成例は、並列人カー白列出力型
シフト・レジスタを構成した場合であって、図示の場合
、四つの抵抗体部分付きジョゼフソン線路５１，４２，
５３．５４を第５図示のような方法により抵抗１８１，
１８２，１８３で直列に接続し、夫々の部分線路５１，
５２，５３．５４の各入力端に並列入力用論理信号発生
源３０１，３０２，３０３，３０４を伺している。この
劣うにすれば成るタイミングで一括的に並列人力１９せ
た論理信号群を山統〈クロック・シーケンスＪ従ってシ
フトしていくことができる。

この構成に先の第１２図示の構成を組合せれば並直列人
力−並直列出力型のシフト・レジスタを構成することが
できる。

次に、第２図（Ａ）乃至（Ｂ）に示す基本構造体を利用
して論理積ゲートを構成する場合に就き考える。簡単の
ため、二人カアンド・ゲートの構成例を第１４図に挙げ
て説明すると、先づ、このデバイス構成では三つの基本
構造体５１，５２．５３を用いており、その中の二つは
入力側ジョゼフソン線路５１．５２としてその入力端が
各論理信号源３０１，３０２に接続し、残りの一つは出
力側ジョゼフソン線路としてその出力端に論理信号検出
器３１が接続されている。各線路には第２図（Ｂ）図示
の構成と同様に、−・つづつの抵抗体部分９１，９２，
１１３が設けられ。

夫々にフラクソンの選択的駆動用電流Ｉｔｏｔ、ｔｒｏ
２゜■１０３を発生する電流源１０１．１０２，１０３
が接続されている。

、ｙ：、：また、入力端線路５１．５２の出力端には成
端抵抗ｉ：４７１，１７２が接続され、両電流出力の一
部をここで」自費するように図る一方、残りを加算して
出力側線路５３の人力にり−、えるための加算抵抗１８
１，１８２が、役けられている。

こうした構成の木デバイスの論理積動作を第１５図示の
タイム・チャートに即して説明する。

ここでも各入力電流ＩＡｊＢが流れている状態を夫々、
論理”　１　”であるとするが、先づ、所期の演算機能
である°“１−１＝１”が満足されるか否かに就き検討
する。

時刻ｔ１において、入力論理信号−が共に１′°であれ
ば、これに対応して各入力側ジョゼフソン線路５１．５
２にフラクンンが発生し、両フラクソンは共に各抵抗体
部分９１，９２のある所まで進んでそこで停止する。

次に時刻ｔ２において示されるように、各入力端線路の
抵抗体部分に゛＠流源１０１，１０２からパルス状のフ
ラクンン駆動用電流１１０１，１１０２を供給する諸１
．停止していたフラクンンは同時に進行を＋１間・ｑ、
略Ｃ同時に各入力側線路出力端に至ってその、２１部が
加算抵抗１８１，１８２を介し出力側線路５３の人：ｊ
）ｊに加算的乃至重畳的に印加される。

これにより、当該出力線路５３の入力端にはフラクンン
が生起し、走行して抵抗体部分８３で停止１する。

次の時刻ｔ３で対応する電流源１０３から駆動用゛―Ｌ
流パルス１１０３を抵抗体部分９３に供給すると、停ｆ
１−していた論理積情報を担うフラクソンは線路出力端
に向かって動き出し、やがて演初結果としての論理積°
°１°°を表す出力型ｆＪｉＮｏｕｔとして検出器３１
により検出される。

然して、本デバイスを論理積ゲートとして利用するには
、Ｌ記のように内入力論理が共に“′１′′の場合の論
理Ｘｔｌが満足されることはもとより、人力論理信シ）
の−・力のみが“ｌ°゛であるだけでは出力’Ｉｔ　Ｉ
ＲＩ　ｏ　ｕｔが流れない、即ち、”　ｌ　−０＝　Ｏ
”なる演算も保証されなければならない。

然しこれは、１−記動作の説明から直ぐに分かる孕うに
、成端抵抗１７１，１７２と加算抵抗１８１，１８２の
１１（抗値の設定如何、換計すれば各入力側線踏出カフ
Ｔｉ：流の分流比の設定如何により、一方の入力側線路
出力の電流値分のみでは出力側線路５３の入力にフラク
ンンが発生しないようにすることによって容易に満たす
ことができる。尚、先に第５図（Ｂ）に即して説明した
ように、必要に応じては、出力側線路入力端に予め適当
な直流バイアス電流を与えて置く補助電流源１３′を設
けて置いても良い。

また勿論、」−記のように適当に設計することにより、
論理積“０−０＝０°゛が満足されることは顕かである
。

本デバイスは、図示した一人力型を発ＩＪ（させて一般
的にｎ入力型とすることかり能である。史にまた、成端
抵抗１７１，１７２を省略し、加算抵抗１８１゜１８２
にてインピーダンス・マチツクを採るか、或いは分流比
を適当に定めることにより、　・つの入力端線路出力電
流のみでも出力側線路入力端にフラクソンを発生できる
ように設定すれば、論理和（ＯＲ）ゲートとじても利用
できるものである。

対して、ｊ７Ｉ川の論理和ゲートとして構成したも□°
′オが、第１６図示の応用例である。このデバイス、で
は、やはり筒中のために人力数は一゛、つとしてあ−る
が、出力も二つ採れるように構成しである。

図示の場合の論理和ゲートデバイスでは、ジョセフソン
線路５の長さ方向に適当な均等間隔でうつの抵抗体部分
９１，９２．９３があり、夫々に選択的なフラクソン駆
動用のパルス性電流Ｒ’Ａ　１０１．１ｏ２．＋ｏ３が
備えられていると共に、線路５の両端末に論理和結果出
力を検出する検出器３１１，３１２が接続されている。

入力電流信号をＩＸ、ＩＹで表し、先と同様にこれらが
流れている時を論理”　ｔ　”に対応させるが、これら
人力論理信号電流ＩＸｊＹは、夫々信号発生源３０１，
３０２から抵抗体部分９１と９２の間、及び抵抗体部分
９２と９３の間に与えられるようになっている。

こうした構成において、第１７図（Ａ）に示すように、
先づ、時刻ｔｌにおいて各信号源３０１，３０２からＩ
Ｘ＝　”　１　”　、　ＩＹ＝　”　０°゛なる論理入
力が与えられた場合に就き考えてみる。

この場合、ジョゼフソン線路５の長さ方向にお１（いて
、抵抗体部分９１と８２の間のみに信号ｉ＜　３０１か
１！らフラクソン発生用電流が与えられることになるか
ら、フラクソンはこの部分にてのみ発生するが、線路５
の途中にて発生するため、尾いに逆向きの渦電流を持っ
たフラクソンが必ず二つ、対になって発生し、夫々、逆
方向に進行する。

即ち、第１７図（Ｂ）に示すように、互いに逆向きの渦
電流状態として規定できるフラクソンａと五が発生し、
フラクソンａは矢印ｆで示す方向に進んで中央の抵抗体
部分９２で停止１−するが、フラクソン五は矢印−ｆで
示す方向に進んで図中、左端側の抵抗体部分９１にて停
止１−する。

次に時刻ｔ２において、中央の抵抗体部分９２に接続し
ている電流源１０２からのみフラクソン選４；Ｒ駆動用
の電流パルス１１０２が供給されると、当該抵抗体部分
９２に停止していたフラクソンａのみが、第１７図（Ｃ
）にて示すように更に矢印ｆで示す方向に動き出し、図
中、右端側の抵抗体部分９３に至ってそこで停止する。

’：ｊｊｌこのような状態ドにあって、次の時刻ｔ３で
線路−ｐの端部側の両紙抗体部分９１．９３に対応する
電流波１０１，１０３から駆動電流パルスｌｌ０Ｉ、＋
１０３が供給ソされると、夫々停止していたフラクソンａ、ａは当該各
対応する抵抗体部分中から動き出し、Ｉ！いに逆向きに
進んで各対応する出力部３１１，３１２に対する論理”
　１　”の出力電流１ｏｕｔｌ、Ｉｏｕｔ２　となり、
夫々対応する検出器３１１，３１２にて検出される。

このことから、先づ、ｌ　＋　Ｏ＝　１　”のＯＲ論押
が満足されていることが分かる。

同様に、第１７図（Ｄ）〜（Ｆ）に示すように、駆動゛
上流パルスのシーケンスを同じとして入力信号論理が入
力端子ＩＸ、ＩＹに化体して共にｌ″であった場合に就
き説明する。

中間の抵抗体部分８２を挟んでその両側に両人力信号−
源３０１，３０２から共に入力電流が与えられると、先
に述べたように夫々、互いに逆向きのフラクソンが発生
して互いに逆向きに進行するが、入力信号源３０１によ
る図中、右側に進むフラクソンａと人力４Ａ’ｔ　源３
０２による図中、左側に進むフラクソン五とは中間の抵
抗体部分８２にて！１いに打消重合って消滅し、結果と
して第１７図（Ｅ）に示すように、大々、残ったフラク
ソン五とフラクソンａとが大々対応する線路５の各端部
側の抵抗体部分９１．９３にまで進んでそこで停止する
。

この状態トーにおいては、時刻ｔ２で示すように、中間
の抵抗体部分８２に駆動電流パルス■１０２が印加され
ても何の変化もない。

次の時刻ｔ３において、各フラクソンが停止している各
抵抗体部分９１．９３に対応する各駆動電流源１０１．
１０３から駆動電流パルスｌｌ０Ｉ、１１０３が供給さ
れると、第１７図（Ｆ）中、抵抗体部分９１中のフラク
ンン五は矢印−ｆで示すように線路左側の出力回路乃至
検出器３１１に向けて出力すべく移動を開始し、抵抗体
部分９３中のフラクソンａは矢印ｆで、Ｉζすように線
路右側の検出器３１２に向けて出力すべく移動を開始す
る。

その結果、線路両端部の各検出器乃全出力回路３１１．
３１２には、“ｔ　＋　ｔ　＝　ｔ　”のＯＲ１偏理が
満足されたことの表徴として出力電流Ｉｏｕｔｌ、Ｉｏ
ｕｔ２が流）社出る。

１、人力信号論理が共に“０″の場合、即ち両人カー信
号電流ＩＸ、ＩＹが共に°“Ｏ″の場合には、出力゛上
流論理も共に“０゛′であって電流として流れることの
ないこと、即ち、Ｏ＋　Ｏ＝　Ｏ”のＯＲ論理か満足さ
れることは顕かである。

次に第１８図示の実施例乃至更に別のデジタル機能素子
としての分周器への応用例に就き説明する。

この応用例においては、静的な構成自体は第２図（Ａ）
に示すノル木構造に第２図（Ｂ）に示すような各電流源
、出力回路乃至検出器を伺したものと同じになっている
が、当該出力回路とジゴゼフソン線路との間の整合性に
係る設計的なインピーダンス関係の如何により、−１−
記したような分周機能を満足させるようにしたものであ
る。

分周すべき入力デジタル周波数信号Ｉｉｎは、先の各実
施例において抵抗体部分９に停止していたフラクンンを
選択的に駆動するための駆動電流源ｌＯかものＭｔ流１
１０に対応して表すことができる。

−・そして、ジョゼフンン線路５の一端に備えられたフ
ラクソン発生源１３の発生する電流ＩＰは、第２図シｔ
りの場合の最も基本的な実施例におけると同様。

本デバイスの動作の当初において線路５中に一つのフラ
クソンを載せるためだけに使用される。

然し、線路他端に備えられた出力回路１６乃至分周信号
検出器３１は、先とは異なり、当該線路他端を略ぜ開放
状態に保つことのできる高入力インピーダンスに設定さ
れている。換言すれば、当該検出器３１のλカインピー
ダンスの抵抗成分は、線路インピーダンス（Ｌ／Ｃ：％
に比し、十分大きくなるように設定されている。

第１９図示のタイム・チャートをも参照して本デバイス
の一動作例を説明すると、先づ、同図（＾）中に時刻ｔ
ｏで示すように、動作の当初において、フラクソン発生
源１３よりフラクソン発生用電流ＩＰをり−え、線路５
Φにフラクソンを一つ、載せてやる。

このフラクソンは、先に説明した通り、線路中を走行し
て抵抗体部分９に至り、そこで停止１−１し、’、’、
ｆｆｊ機する。今、このフラクソンは、同図（Ｂ）に示
に干ように、図中、右回りの渦電流状態ａにあるもミ、
：おとする。

ここで、時刻Ｌ１にて示されるように、人力デジタル電
流周波数信号Ｉｉｎの一発］Ｊが当該抵抗体部分９にｑ
−えられたとすると、停止していたフラクソンは同図（
Ｂ）中に矢印ｆで示すように線路５の他端に向かって走
行を開始する。

然して、先に少し述べた央ように、当該ＩＩｉ回路５の
他端が仮に開放状態であったならば、この端部に走１１
シて来たフラクソンはここで反射し、渦電流の向きを変
えて逆方向に進行し始める。本デバイスはこの現象を利
用しており、検出器３１乃至出力回路１６は、その人力
インピーダンスが上述したように高く選ばれているから
、当該線路他端に走ｔ１シてきたフラクソンはその極〈
一部が出力電流１ｏｕｔとして検出器３１に流れ出てい
き、残りの大部分は反射して逆方向に走行し、逆向きの
渦電流状７Ｅｆ、　ｌとなってＦＴｉび線路途中に設け
られている抵抗体部分９にて停止に、待機する。この状
態が第１９１図（Ｇ）に示されている。

１、記のように、第−売口の人力信号パルスはその一部
か検出器３１にて検出されて出力電流パルス１ｏｕｔと
なるが、当該人力信号周波数に対応したパルス幅ΔＥ後
の第−発１１の入力信号電流パルスが抵抗体部分９に加
わると、第１９図（Ｃ）に示すように、その抵抗体部分
９にて停市しているフラクンンは今度は逆向きの渦電流
状態ｉとなっているから、走行を開始するにしても出力
端部には向かわず、フラクソン発生源１３の有る方の端
部に向かって矢印−ｆで示す方向に走行し、そこで反射
して戻り、＋ＩＪひ抵抗体部分９に至って停止１−する
。即ち、゛この第二売口の入力信号パルスは検出器３１
にて検出されることがない。

然し、第二発１」の大力パルスに伴って１−記のように
フラクソン発生源側の端部で反射して戻ってきたフラク
ンンは、ｉｌＴひその渦電流の向きが変わっているため
、結局、第１９図（Ｂ）図示の状態が再現することにな
る。そのため、更に時間Δを後の第三発１１の入力信号
パルスによってはｆｉｒび線路Ｉ：）の出力端に向かっ
て走行し、検出器３１にて検出σれ、出力電流パルスｒ
ｏｕｔとなる。

１以降、同様のメカニズムにより、第１９図（Ｂ）と（
Ｃ）の各状態間を繰返し、従って、出力電流信壮の周波
数はこの場合、周期が２・Δｔとなり、人力信号周波数
が部分の−に分周されていることが分かる。尚、抵抗体
部分９を適宜間隔で複数個にし、インパルス状の入力周
波数電流信号で各抵抗体部分を駆動するようにすると、
更に大きな分周比を得ることもできる。

また、この第１８図示のデバイスは、非破壊的読出し型
のメモリ・デバイスとしても機能させ得る。

即ち、抵抗体部分９に伺されているフラクソン選択駆動
用電流源ｌＯをメモリ読出し命令用の電流源ｌＯとして
考え、フラクソン発生源１３を入力論理信号源と考えれ
ば良い。第２０図示のタイム・チャートを動作の一例と
して挙げて説明すると、今、フラクソン発生源１３から
論理“１°°を表すフラクソンが線路５中に載せられて
いれば、このフラクソンは読出し命令をＩｊ、えない限
り、抵抗体部分９にて停止１−シている。この状態は、
丁度、先の第１９図（Ｂ）の状態に対応する。

ここで第２０図（Ａ）に示すように、読出し命令用電流
源ＩＯから所望の時間幅に亘る続出し命令電流１１０を
ｑ−えると、この電流が与えられ続けている限り、フラ
クソンは先に述べたように第１９図（Ｂ）　と（Ｃ）の
状態間を繰返し、第２０図（Ｂ）に示すように、検出器
には一定周期の周波数信号Ｉｏｕｔが現れる。

一方、論理“１　”に対応するフラクソンが線路に載せ
られていない場合、即ち論理°“Ｏ″が線路、に載せら
れている場合には、読出し命令電流＋１０が与えられて
も線路中には走行するフラクソンがないから、当然、出
力電流１ｏｕｔは生じない。

即ち、このような使い方をすると、第１８図示のデバイ
スは、論理”　ｉ　”を一定周波数の信−Ｊの検出とい
う形で捕え、論理“Ｏ゛は出力電流零の状態として弁別
的に捕えることができるだけでなく、論理“°ｌ″を検
出した場合の読出し動作終ｒ・１後（読出し電流１１０
の立ち下がり後）も、先の原理から顕かなように、線路
中のフラクンンは消滅：することがないため、非破壊的
読出しメモリとし′て機能することが分かる。

更に、全く同様の構成により、オン・オフ制御人力伺き
のパルス発振器としても第１８図示のデバイスは機能さ
せることができる。即ち、抵抗体部分９に付されている
電流源１０を発振稼動命令源と考え、フラクソン発生１
；ｔ１３により予め線路５中に載せておいたフラクソン
を利用して、パルス発振させたい時には当該命仝ｖ、１
０から発振命令電流＋１０をＩｊえ、出力に第２０図（
Ｂ）図示のような特定の周波数出力を生じさせる一方で
、発振を停止さぜたい場合には電流１１０の供給を止め
るようにすれば良いのである。

以に、各種の応用例にまで及んで本発明のデバイスノ、
（本構造体を説明したが、本発明によれば、フラクソン
を線路の指定個所にて止めることができるので、クロッ
クに基いた論理動作が簡単に組め、極めて広い範囲に１
って各種のデジタル機能力応用デバイスを組むことがで
きる外、従来のジョゼフソン素子に比して高速性、低消
費電力性の点でも勝れたデジタル機能デバイスが提供で
きるものである。

【図面の簡単な説明】

第１図はジョゼフソン線路の説明図、第２図は本発明に
よるデバイス基本構造体及びその基本的実施例の概略構
成図、第３図及び第４図は第２図７１（デバイスの動作
に係る説明図、第５図はジョゼフソン線路出力部分の説
明図、第６図は抵抗体部分を作るための抵抗部材の付し
方の説明図、第７図及び第８図は本発明のデバイスノル
木構造体を用いた基本的な応用例の説明図、第９図から
第２０図までの各図は夫々、更に別の応用例の構成及び
動作の説明図、である。図中、５はジョゼフソン線路、６，７は超伝導体、８は
接合部、９は抵抗体部分、１０はフラクソン選択駆動用
電流源、１３はフラクソン発生用電流源、１６は出力回
路、である。指定代理人　］二二接技術院電子技術総合研究所長２１等　々　力　達１１一］ニー１．ｒ、、、−、−、、ｉ

Claims

【特許請求の範囲】

一対の超伝導体とその間の接合部とから成るジョゼフソ
ン線路の長さ方向の少なくとも一部位に、該一対の超伝
導体を互いに抵抗部材で接続した抵抗体部分を形成して
成る基本構造体を有することを＋、ｙ　ｅとするジョゼ
フソン線路デバイス。