JPS60154687A - ジヨゼフソン線路デバイス - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、ンヨゼフソン接合デバイスに関し、殊に、ジ
ョセフソン線路中を走１ｊするフラクソンをｒ・め疋め
た個＋９ｉにて停止させる機能を持ち、使用に際して各
種ｌｌｆ流に；（や出力回路と組合せることにより各種
のデジタル機能を為むことのできるジョゼフソン線路デ
バイスに関する。

近イ１、極低温エレクトロニクスの発１ｊ４が１１覚ま
しく、特にジョセフソン接合デバイスはその高速性、低
消費電力の故に将来的なデジタル機能デバイスとして大
いに期待されている。

然し、これまで開発されてきたジョゼフソン・デバイス
は、接合両端に゛屯Ｊ１：の発生する主１状態、即ち接
合を形成する超伝導体間にあってＩＩ視的な波動関数の
位相差が回り続けている状ｙハ；を論理“０゛°または
°°１パのいづれか一方に対応伺け、そうでない状態、
即ち零屯月：状Ｒ；を他方の論理イ１へに対応伺けてい
た。そのため、半導体デバイスに比べれば確かに消費電
力は小さいものの、究極的な所まで低消費電力化に成功
しているとは必ずしも菖えなかった。

本発明はこの点に２にみて成されたもので、従来のジョ
ゼフソン・デバイスとは異なる新たな動作原理により、
極限的なまでの低消費′−Ｅ力化のり能性を有し、１１
つ、記憶機能、シフト・レジスタ機能、論理積、論理和
機能等々、多くのテンタル機能を実現するデバイスを組
むのに最適なジョセフソン・デバイスノ、（本構造体を
提供せんとするものである。

ンヨゼフソン接合は、その−辺の長さがショゼフソン侵
入長λＪより長い場合、一定の条件下で当該接合を流れ
る渦状の電流状態が発生、存在し、然もその゛ｌＬ流状
ｙハ８部分が高速で移動＋１ｆ能になることか知られて
いる。

即ち、第１図（Ａ）に示すように、−・対の超伝導体２
．３と接合部４とから成り、−辺の長さ文がジョゼフソ
ン侵入長心より四倍程度以上長く、且つ、他の一辺の長
さく線路幅）ＷがλＪより小さくて、全体として見ると
一次元方向に長いジョセフソン接合においては、内部に
渦電流状態部分ａがメｆイ１でき、この部分ａに局在し
た磁場Ｈが存在しＪ′する。こうしたジョゼフソン接合
は、特にジョゼフソン線路と呼ばれている。

第１図（Ｂ）はこうしたジョゼフソン線路の長さ方向を
横軸に採り、磁場Ｈの局在する様子を示したものである
。渦’ｉ’［！：　％ｔの空間泊込がりも磁場の広がり
と回稈）負であり、その大きさはへｙ〜４人Ｊ程１負で
ある。

第１図（Ａ）において、渦電流がそのループ」二では１
−分に減衰したようなループｂを採ると、このループを
通過する全磁束は星イ化され、−・磁束ｊＩ；了Φ。（
２，０７Ｘ　１０−”′讐ｂ）に等しくなる。そして、
この星子化された渦電流状態は、ジョゼフソン線路中に
あって一個の１ｉ＋子のように挙動するので、フラクソ
ンと呼ばれる。

また、」−記のように、全磁束がΦ。に等しいと０うこ
とは、フラクンンのイア存する部分での位相差のひねり
が丁度２πになっていることに対応する。従って、この
ように位相差が２πと究極的に小ざい闇であるフラクン
ンを情報の１１ｊ体として利用すれば、消費電力の極め
て小さいデ、＜イスか構、Ｊ＆できることが示唆される
。

先にも述べたように、フラクソンはジョゼフソン線路中
を移動することができ、その移動にイ゛ｒつで生じる電
月二により／ｌｌ；　＄：／了電流が流れ、漸次エネル
ギを失って移動速度が低下して行くか、第１図（Ａ）中
に（Ｊｌ示のように、矢印Ｃ方向に沿う適当なバイアス
電流を′Ｊえると、当該フラクソンにエネルギをｑ、え
ることができ、移動速度を意図的に増すことができる。

また、磁束とバイアス電流との間に生ずるローレンツ力
により、矢印Ｃとは逆方向の゛電流を与えると、これは
制動電流となり、゛フラクソンの移動速度を意図的に低
下させることができる。

・方、こうしたフラクソンの移動速度の１−限Ｃハｌ　
／（ＬＣ声で！ｊ−えられる。ここでＬはジョセフソン
線路のＱｊ−位長当たりのインダクタンスであり、Ｃは
回しぐジョゼフソン線路の単位長当たりの°屯気容早で
ある。第１図（Ａ）の構成で接合８１１４が絶１縁膜で
構成されているジョゼフソン線路において１は、フラク
ソンの移動速度」二階Ｃは少なくとも真」窯中の光速（
約３．ＯＸ　１０°ｍ／ｓｅｅ　）の数十分の一程度は
確保でき、極めて高速である。

尚、こうしたジョゼフソン線路の性質は、第１図（Ｃ）
に示すように一方の超伝導体３が他力よりも大きな面積
を有していても、また第１図（Ｄ）に示すように全体的
に湾曲乃至変形していても、共に変わることなく発現す
る。

本発明は、こうしたジョゼフソン線路の改良に係るもの
で、既述した目的を、達成するため、上記のように・対
の超伝導体とその間の接合１）８とから成るジョゼフソ
ン線路の長さ方向の少なくとも　一部位において、］、
、記一対の超伝導体の中、少なく共一方の超伝導体に・
ｌＬ気的に並列に抵抗部材を伺し、もって各種デバイス
形成のための基本構造体を構成するものである。

本発明によるジョゼフソン線路ノ、（本構造体の最も原
理的な物理的構成は第２図（Ａ）にてｊｌ＜すことがで
きる。

ジョゼフソン線路５として、　・対の１．ド超伝導体６
．７の間に接合部８を挟んだ構成をイｊすることは既述
してきた従来構成のジョセフソン線路と回しで良い。本
発明において特徴的なのは、こうしたジョゼフソン線路
５の長さ方向の少なくとも一部位において、少なくノ（
一方の超伝導体、（この場合は」−側の超伝導体６）に
抵抗部材９を（Ｊしたことである。

このようなデバイス基本構造体の等価回路は第２図（Ｂ
）に示すようなものとなる。即ち、コードの両用伝導体
６，７間の複数のジョゼフソン接合ＪＪと直列のインタ
フタンス成分ＬＯの分７１」に対し、抵抗部＋Ａ　９は
インタフタンスに並列に抵抗成分ｔｏを抱かセｊ〕形で
表されるものとなる。

このようなノ、（末的実施例の動作を第３図に即して考
えてみる。

先に述へたように、成る条件下では、線路中に形成され
たフラクソンか走イエする状態が其現する。そこで先つ
、第３図（Ａ）に／Ｊ＜すように、本実施例のンヨセフ
ソン線路の一端に適当なフラクンン発生源から矢印の向
きのフラクソンａが生成さ１れ、これか矢印ｆの方向に
走１１シ始めたと考えてＪみる・ フラクソンａが抵抗部材９の伺されている抵抗体部分９
０に入ると、当該抵抗体部分９０に跨るインタフタンス
に加わる電圧か既述の抵抗成分子ｏにも加わる。そのた
めこのｔｔｔ抗成分成分り、エネルギか消費されて、当
該フラクソンはその連動エネルギが低減し、この抵抗体
部分９ｏを越えてそれ以」−九には進むことができなく
なる。

但し、既述したように、フラクソンは一磁束量子に対応
する磁束を固イ１のものとしてイ１し、消滅はしないた
め、第３図（Ｂ）に小才ように、抵抗体部分９０に停止
１−シた以後もそのまま渦屯流状ｊｕｌを保１１１シて
いる。

尚また。効率良くフラクソンを停＋ｌさせるためには、
線路長さ方向に見て抵抗３ｉＩｉ材９の両端に■リイー
１効に′■Ｅ圧が掛かる心安かあり、従って抵抗部材９
を伺した抵抗体部分９０における超仏・９体６の膜厚は
、厚くともロンドンのＩｅ場侵入距閃１のせい：ぜい−
ｌ、：ｒ、程度までに抑えるのか望ましい。

然して、　・Ｉ」停止１シているフラクソンも、”Ｉ　
＋！Ａ１停］１停会１部分アス゛１Ｌ流乃至駆動Ｉｋ流
を供飴することにより、再び走イＪ状１島に移すことか
できる。

即ちこの場合、第３図（Ｃ）に小ずように、図中、矢印
の向きの駆動電流１ｂを印加すると、フラクソンａはそ
の磁束かこの電流１ｂから受けるローレノツカにより、
同図）１腰矢印ｆの方向にｔｌ■ひ動き出すのである。

また、第３図（Ｄ）に小すように、第３図（Ｃ，）の場
合とは逆向きの駆動′直流１ｂをり−えると、矢印−ｆ
で示すように、フラクソンａは逆方向に進行し始める。

勿論、今まで説明してきたのとは逆の方向の渦電流のフ
ラクソン五にあっては、第３図（Ｃ：）　、　（Ｄ）に
示す方向の駆動電流１ｂを与えた時の動きの方向は」−
記とは逆になる。尚、いづれの場合も、バイアス°ｉｌ
Ｅ流乃至選択的駆動電流の大きさの如何により、１１）
Ｕ走行し始めるフラクソンの速度を調整することができ
る。

第２図（Ａ）、（Ｂ）にボしたこのような基本構造体を
同様に最もノ、（末的なデバイスとして応用しようとす
ると、第２図（Ｃ）に示すような使い方乃至応用例的実
施例となる。

線路５の一端側にあって各超伝導体６．７の端末ＩＩ、
１２間にはフラクソン発生用の屯が口Ｐを発生する電流
源（フラクソン発生Ｘ１）１３を伺し、抵抗部材９の伺
されている抵抗体部分９ｏにはバイアス電流乃〒駆動電
流１ｂの発生源（フラクソン駆動源）　１０を伺すと共
に、線路他端側の各超伝導体端末１４．１５間には抵抗
体部分９ｏを越えて他端側にまで走行してきたフラクソ
ンの一部乃至全部を外）゛１ｂ回路に取出すかまたはフ
ラクソンの到達を検出する出力回路１６を設ける。

フラクンン発生源１３は特にこれを本発明が規定するも
のではないか、例えば第４図に小才ように、予め直流バ
イアス成分１ｅを流しておいた１゜で、時刻ｔｌで示す
惑星時にフラクソン生成のだめの電流パルスＩＰ′を生
起できるようなものであると効率的である。

このようにした場合は直流成分Ｉｅが次式を満足するよ
うに図ることがｑノましい。

ｌｅ＜２λｙｗｌ。

へｙ：ショセフンン侵入長 Ｗ：線路５の幅スＪ沃 Ｉｏ：線路５の最大ジョゼフソン市流富瓜、、、、、、
、、、、（１） もっとも、電流パルスＩＰ’をト分人きく採ることがで
きる場合は直流バイアス成分１ｅは不黄である。

出力回路１６は、到達したフラクソンを検出し、゛電流
乃至電圧等の電気！−に変換して外部回路に出力できる
ようなインピータンス・マンチング回路であっても良い
し、後述のように一部のみを採り出すようにインピーダ
ンス設定されたものでも良い。

到達したフラクソンに対応する電流を線路端での゛！１
該フラクソンの反則なしにできるだけ全部、外部回路に
供給したい場合には、出力回路１６の抵抗分を線路５の
４ろ性インピーダンス（Ｌ／Ｇ）ｋ程度の＋１ｆｌＣ口
こし、リアクタンス成分をできるだけ小さく設置ト１す
れば良い。

出力回路１６は、筒中には第５図（Ａ）に示すように、
等内的に線路インピーダンス程度の大きさの１１を抗１
７で表すことができるが、同図（Ｂ）に示すように、後
続のジョゼフソン線路５′の入力に結合してその出力を
与えるようにすることもできる。

この場合、後続の線路５′は本発明による第２図（Ａ）
乃至（Ｂ）図示の構成のものに限らず、従来構成のまま
のものであっても良い。

例えば、同じく第５図（Ｂ）に示すように、」二連の抵
抗１７と同様の大きさの抵抗１８の他端を後続のジョゼ
フソン線路５′の入力一端に結合し、人力両端間にはそ
れ自体だけではフラクンンを発イ１．することのできな
い大きさの電流を発生する補助゛ｉＬ流源＋３’　をイ
・ｊすと、本発明によるジョゼフソン線路５の出力端に
フラクソンが走行してきた場合に限り、抵抗１８を介し
て出力電流が当該補助電流に重畳することによって後続
の線路５′中にフラクソンを選択的に発生させることが
できる。

以１−を勘案すると、第２図（Ｃ）に示す応用例乃ｊ１
至本発明基本構造体を利用り、、デフ、イ□よ、＋ｉＱ
　Ｊ’ｌ、イリ報に対するプログラマブル・タイマとし
て用いることができる。即ち、フラクソン発生源１３を
前段の回路の電流出力と考えれば、当該前段の回路出力
として゛電流に化体された論理情報が線路一端側に入力
してから任意所望の時間遅れでフラクソン駆動源ＩＯを
稼動させるシーケンスを組むことにより、線路他端に接
続された次段へこの論理情報が出力されるまでに所定の
時間遅れを持たせることができるのである。また、先に
も述べたように、駆動電流パルスの大きさの如何によっ
ても、抵抗体部分９０から出力端に至るまでのフラクソ
ン到達時間を調整することもできる。

更に、この第２図（Ｃ）に示すデバイスは、破壊読出し
型メモリとしても利用できることが分かる。即ち、 抵抗体部分９０＃情報記憶部 フラクソン発生源１３＝６情報書込み部フラクソン駆動
源り０＃情報読出し命令部出力回路１６−９情報読出し
部 というように各対応させ、抵抗体部分８０に選択的“°
０°゛のいづれか一方に対応させれば良いのである。

このようにして構成された破壊読出しメモリは、既述し
た所から顕かなように原理的に消費電力が極めて小さく
、スペース・ファクタも極めて良好であるため、高密度
集積化に最適である。

ここで、更に各種の機能のデバイスへの応用例に就き説
明する前に、線路途中でフラクソンを停止させる抵抗体
部分８０を作るための抵抗部材９の上記とは異なる伺し
方に就き説明する。

第２図（Ａ）乃至（Ｃ）に示すように、−力の超伝導体
の一主面に直接に抵抗部材９を伺したのでは、当該超伝
導体の膜厚にはロンドンの磁場侵入距離に基く成る程度
の限定が生じてくる場合がある。

そこで、このような限定を受けたくない場合には、例え
ば第６図（Ａ）に示すように、抵抗部材９、を超伝導体
の内部に埋設することが老えられ。

する。逆に看えば、特に膜厚には限定がない場合にＪめ
っても、このようにして抵抗部材９の位置を、低量的に
接合部８に近ずけると、フラクソンを停止させる機能を
増すことができる。

また、１５６図（Ｂ）に示すように、抵抗部材９は双方
の超伝導体６，７に沿って設けられていても良い。この
場合にも、一方或いは双方の抵抗部材に対し、」二記第
６図（Ａ）の構成を採り入れて良い。

尚、いづれの場合にも、抵抗体部分９０にフラグソン駆
動電流を与える既述の電流Ｘ１１３は、必ず抵抗部材９
に接続されていなければならないものではなく、抵抗部
材９が設けられている抵抗体部分８０中であれは面接に
超伝導体に対して接続されていて良い。

このような配ＩＭは以下述べる各実用的応用例において
も同様であり、１１一つ、いづれの応用例においてもそ
の抵抗体部分８０は］二記したいづれの方法により抵抗
部材９が（・１されているものでも良い。

そこで、筒中のため、以下述べる各応用例にあって、そ
のデバイス概略構成を示す図面中では抵抗１部材９１．
１体は省略し、抵抗部材９が伺されることによって形成
される抵抗体部分９０を肩線を伺して小すに留める。ま
た、抵抗体部分９０が各応用例の必凹ト、複数となる場
合は適宜に符号８１〜９５を用いて各個を表す。

以１−に鑑みた−１−で更に本発明基本構造体の応用例
に就き説明を続けると、先づ第７図の応用例では、第２
図（Ｃ）図示の構成に加え、抵抗体部分９０から線路５
の出力端に至る途中に第二の補助電流源２１が伺されて
いる。このようにすると、走１】するフラクソンの速度
を調整することができ、例えば微細時間範囲内において
の１１ｊＩ間遅れ調整や微妙な同期調整等を図ることか
できる。勿論、８黄に応じては入力側と抵抗体部分９０
との間に同様の補助電流源を設けても良い。

第８図示の応用例は、線路出力端に至る途中部分に既述
した出力回路１６と同様の第二出力回路２２を設けたも
ので、走行するフラクソンの渦゛−Ｅ流の一部を採り出
すことを図ったものである。

但し、走行するフラクソン自体に茗しい変化を及ぼさな
いためには、インピーダンス１−で１−大をする８星か
あり、当該分岐的出力回路２２のインピーダンスの抵抗
性を線路５の特ヤ１インピーダンス（Ｌ／Ｃ声の二乃至
王倍程度以Ｉ−に採るのが望ましい。

第９図の実施例乃至応用例は、第２図（Ｃ）に、バす基
本構造体を利用し、但し抵抗体部分９０を複数（９１，
９２，、、、，９ｎ：図示の場合はｎ＝４）としたもの
で、機能的には直列入力−直列出力型シフト・レジスタ
を構成するものである。

このデバイスでは、これまでフラクソン発生源１３とし
て一般的に説明してきた電流源を論理信号の発生源３０
として考える。つまり、フラクンン発生用の電流ＩＰは
電流に化体した論理信号Ｉｉｎと考える。そして、簡？
ｌｊ、のため、正論理、即ち入力論理信号がｉｌｉ流と
して流れている時を論理“ｌ゛′に対応させ、逆に電流
として流れていない時を論理”　ｏ　”に対応させる。

また、各抵抗体部分９１，９２，９３．９４の各々に接
続さ、れている先のフラクソン駆動電流源１ｏに各対応
する電流源１０１，１０２，１０３，１０４は１．この
デバイス構成においてはシフト動作のためのクロック電
流源として利用される。

第１Ｏ図に動作のだめの一例のタイム・チャートを挙げ
て説明すると、線路の入力端側がら見て偶数番ＩＬ１１
１１ちこの実施例では二番ｌ」と四番目の抵抗体部分９
２．９４には各対応する電流源１０２，１０４から第−
相のクロックφ１としてのクロツク電流１１ｉ１２．ｌ
１０４が与えられ　奇数番目、即ち一番目と三番１」の
抵抗体部分９１．９３には各対応する゛上流源１０１．
１０３から第二相のクロックφ２としてのクロック電Ｘ
ｔ１１０１．１１０３が与えられる。そして、第−相の
クロック電流と第二相のクロ・ツク電流とは互いに　１
８０°の位相差を置いている。

今、論理信号発生源３０から論理“１゛の電流４、−３
−づ−が発せられたとし、少なくとも略（同時に、一般
にはその発生と同期して、第−相りロツク電流が各対応
する抵抗体部分９２．９４に′Ｊ−えられたとすると、
線路入力端に発生したフラクンンはクロツク電流がり−
１えられていない第一・番１１の抵抗体部分９１に至っ
て停止する。

この状態に；ξいて第−相クロックがＳ′ｆちドがり、
第二相クロックか立ち上がったとすると、抵抗体部分９
１に与えられる電流１１０１により、停止にしていたフ
ラクソンは＋１度、走行を開始し、クロツク電流の与え
られていない二番１」の抵抗体部分９２に至って停止す
る。

再び第二相クロックか立ち下がり第−相りロツクが立ち
上がると、同様のメカニズムにより、抵抗体部分８２に
停止していたフラクソンは三番目の抵抗体部分８３に向
かって進み、そこで停止する。

同様にして次のクロック反転でフラクンンは四番１，１
の抵抗体部分９４に移り、更に次のクロック反転で既述
した出力回路１６と同様で良い検出器３１に送り出され
、その論理値が検出されていく。

このように、この第９図示のデバイスは一般的に、：；
ってｎビン）のシフト・レジスタ機能を営んでいること
が分かる。

１−、記では二相クロン、り動作として説明したが、ｊ
クロンク゛１Ｅ流の波形乃至継続時間を含めた形態の」
セ１何によっては中和クロックでの動作も可能である。

例えば、第１１図に示すように、クロック°ＩＦ流の波
形をかなりインパルス的なものにすれば、全ての抵抗体
部分９１，９２．、、、、、．９４に同時に当該クロッ
ク電流を加えるようにしても、目的は達することができ
る。即ち、クロック電流の立ち」−かりにより動き始め
たフラクソンが隣の抵抗体部分に至る以前に当該クロッ
ク電流が立ち下がっているようにすれば良いのである。

また、このように極めて急峻、高速な電流パルスは既に
研究されているジョゼフソン・パルス発生器等によって
イｉＩることができる。

第９図示のデバイス構成に加え、第７図示の実施例の考
え方に即した分岐的出力回路の構成を取入れると、第１
２図示のように直列入力−直並列出力型のシフト・レジ
スタを構成することができる。

第１２図示の場合は５ビットとなっているが。

イト々の抵抗体部分９１，９２．、、、、、．９５の各
背後に分岐元←出力回路２２ｘ、２２２．．、、、、、
．２２５を６設ければ、その時々のクロック・タイミン
グにおいて各ビット位差の論理情報内容を並列に読出す
ことができる。

第１３図示のデバイス構成例は、並列人力−直列出力型
シフｉ・・レジスタを構成した場合であって、図示の場
合、四つの抵抗体部公刊きジョセフソン線路５１　、４
２．５３．５４を第５図示のような方法に。

より抵抗１８１，１８２，１８３で直列に接続し、夫々
の部分線路５１．５２，５３．５４の各入力端に並列入
力用論理信号発生源３０１，３０２，３０３，３０４を
伺している。このようにすれば成るタイミングで一括的
に並列入力させた論理信号群を引続くクロック・シーケ
ンスに従ってシフトしていくことができる。

どの構成に先の第１２図示の構成を組合せれば並直列人
力−並直列出力型のシフト・レジスタを構成することが
できる。

次に、第２図（Ａ）乃至（Ｂ）に示す基本構造体を［り
川して論理積ゲートを構成する場合に就き考える。簡単
のため、二人カアント・ゲートの構成例と第１４図に挙
げて説明すると、先づ、このデバイス構成では三つの基
本構造体５１，５２．５３を用いており、その中の二つ
は入力側ジョゼフソン線路５１、．５２としてその入力
端が各論理信号源３０１．３０２に接続し、残りの一つ
は出力側ジョゼフソン線路としてその出力端に論理信号
検出器３１が接続されている。各線路には第２図（Ｃ）
図示の構成と同様に、−つづつの抵抗体部分９１，９２
．９３が設けられ、夫々にフラクソンの選択的駆動用電
流１１０１，１＋０２゜１１０３を発生する電流源１０
１，１０２，１０３が接続されている。

また、入力端線路５１．５２の出力端には成端抵抗１７
１．１７２が接続され、両電流出力の一部をここで消費
するように図る一方、残りを加算して出力側線路５３の
人力にり−えるだめの加ｑ抵抗１８１，１８２が、ｉｄ
−けられている。

こうした構成の木デバイスの論理Ｘｔ’ｉ動ｆ１を第１
５図示のタイト・チャー１・に即して説明する。

ここでも各入力端子ＩＡ、ＩＢが流れている状Ｆ；を夫
々、論理”ｌ”であるとするが、先づ、所期の演１′１
機能である１・１　＝　１　”か満足されるか台かに就
き検１１・１する。

時刻ｔ１において、入力論理信号が共にｌ″であれば、
これに対応して各入力端ジョゼフソン線路５１．５２に
フラクソンが発生し、ｌｉｌ＋ｌフラクソンは共に各抵
抗体部分９１．９２のある所まで進んでそこで停止する
。

次に時刻ｔ２において示されるように、各入力側線路の
抵抗体部分に電流源１０１ｊ０２からパルス状のフラク
ソン駆動用電流１１０１．１１０２を供給すると、停止
していたフラクンンは同時に進行を再開し、略ゾ同時に
各入力側線路出力端に至ってその一部が加９抵抗１８１
，１８２を介し出力側線路５３の入力に加算的乃至重畳
的に印加される。

これにより、当該出力線路５３の入力端にはフラクソン
が生起し、走行して抵抗体部分８３で停止する。

次の時刻ｔ３で対応する電流源１０３から駆動用型〜之
パルスｌＩＯ３を抵抗体部分８３に供給すると、停止相
していた論理積情報を担うフラクソンは線路出力ＪＦに
向かって動き出し、やがて演算結果としての論理積“１
′を表す出力電流１ｏｕｔとして検出器３】により検出
される。

然して、本デバイスを論理積ゲートとして利用するには
、上記のように内入力論理が共に”　ｉ　”の場合の論
理積が満足されることはもとより、入力論理信号の一方
のみが“ｔ　”であるだけでは出力電流Ｉｏｕｔが流れ
ない、即ち、ｌ・ｏ　＝　ｏ　”なる演算も保証されな
ければならない。

然しこれは、−上記動作の説明から直ぐに分かるように
、成端抵抗１７１，１７２と加算抵抗１８１，１８２の
抵抗値の設定如何、換言すれば各入力側線路出力電流の
分流比の設定如何により、−力の入力側線路出力の電流
値分のみでは出力側線路５３の入力にフラクソンが発生
しないようにすることによって８易に満たすことができ
る。尚、先に第５図（Ｂ）に即して説明したように、必
要に応しては、出力側線路入力端に予め適当な直流バイ
アス電流をケ・えて置く補助電流源１３’を設けて置い
ても良い。

また勿論、」−記のように適当に設計することにより、
論理積゛０・ｏ　＝　ｏ　”が満足されることは′顕か
である。

本デバイスは、図示した二人山型を発Ｊｊ（させて一般
的にｎ入力型とすることが可能である。更にまた、成端
抵抗１７１，１７２を省略し、加算抵抗１８１゜１８２
にてインピーダンス・マチングを採るか、或いは分流比
を適当に定めることにより、−・つの入力端線路出力電
流のみでも出力側線路入力端にフラクソンを発生できる
ように設定すれば、論理和（ＯＲ）ゲートとしても利用
できるものである。

対して、専用の論理和ゲートとして構成したものが、第
１６　図示の応用例である。このデバイスでは、やはり
簡単のために入力数は二つとしテするが、出力も二つ採
れるように構成しである。

図示の場合の論理和ゲートデバイスでは、ジョゼフソン
線路５の長さ方向に適当な均等間隔で三つの抵抗体部分
９１，９２．９３があり、夫々に選択的なフラクソン駆
動用のパルス性電流ａ　１０１，１０２，１０３ｙ）＜
備えられていると共に、線路５の両端末に論理子１結果
出力を検出する検出器３１１，３１２が接続されｉてい
る。

入力端子信号をＩＸ、ｒＹで表し、先と同様にこれらが
流れている時を論理”　ｉ　”に対応させるが、これら
入力論理信号電流ＩＸｊＹは、夫々信号発生源３０１，
３０２から抵抗体部分９１と９２の間、及び抵抗体部分
８２と９３の間に与えられるようになっている。

こうした構成において、第１７図（Ａ）に示すように、
先づ、時刻ｔｌにおいて各信号源３０１．３０２か１１
）ＩＸ＝　”　１　”　、　ＩＹ＝　”Ｏ”なる論理入
力が与えられた場合に就き考えてみる。

この場合、ジョゼフソン線路５の長さ方向において、抵
抗体部分９１と８２の間のみに信号源３０１からフラク
ソン発生用電流が与えられることになるから、フラクソ
ンはこの部分にてのみ発生するが、線路５の途中にて発
生するため、１ノ、いに逆向きの渦電流を持ったフラク
ソンが必ず一つ、対になって発生し、夫々、逆方向に進
行する。

即ち、第１７図（Ｂ）に示すように、互いに逆向きの渦
電流状態として規定できるフラクソンａと凧が発生し、
フラクソンａは矢印ｆで示す方向に進んで中央の抵抗体
部分９２で停止するが、フラクンン５は契印−ｆで示す
方向に進んで図中、左端側の抵抗体部分９１にて停止す
る。

次に時刻ｔ２において、中央の抵抗体部分９２に接続し
ている電流源１０２からのみフラクソン選択駆動用の電
流パルス１１０２が供給されると、当該抵抗体部分９２
に停止していたフラクンンａのみが、第ｔ７１Ｎ（Ｃ）
にて示すように更に矢印ｆで示す方向に動き出し、図中
、右端側の抵抗体部分８３に至ってそこで停止１−する
。

このような状態ドにあって、次の時刻ｔ３で線路５の端
部側の両４ｊＥ抗体部分９１．９３に対応する電流源１
０１，１０３から駆動電流パルス１１０１　、１１０３
が供給されると、夫々停止していたフラクソンａ、ａは
当該各対応する抵抗体部分中から動き出し、互いに逆向
きに進んで各対応する出力部３１１，３１２に対する論
理”　ｌ　”　ノ出力電流１ｏｕｔｌ、Ｉｏｕｔ２とな
り１、大々対応する検出器３１１，３１２にて検出され
る。

このことから、先づ、ｌ　＋　Ｏ＝　１　”のＯＲ論Ｊ
！Ｐト満足されていることが分かる。

同様に、第１７図（Ｄ）〜（Ｆ）に示すように、駆動電
流パルスのシーケンスを同じとして入力信号論理が入力
電流ＩＸ、ＩＹに化体して共に“′工″であった場合に
就き説明する。

中間の抵抗体部分８２を挟んでその両側に両入力信号源
３０１，３０２から共に入力電流が与えられると、先に
述べたように夫々、互いに逆向きのフラクソンが発生し
て互いに逆向きに進行するが、入力信号源３０１による
図中、右側に進むフラクソンａと入力信壮源３０２によ
る図中、左側に進むフラクソン江とは中間の抵抗体部分
９２にて〆１．いに打消し合って消滅し、結果として第
１７図（Ｅ）に小才ように、大々、残ったフラクソン五
とフラクソンａとが夫々対応する線路５の各端部側の抵
抗体ｊＨＲ分９１．！１１３にまで進んでそこで停止す
る。

この状ｙル下においては、時刻ｔ２で示すように、中間
の抵抗体部分８２に駆動電流パルス１１０２が印加、さ
れても何の変化もない。

１次の時刻ｔ３において、各フラクンンが停止１．シて
１いる各抵抗体部分９１．９３に対応する各駆動電流源
ノ＋ｕｌ、＋０３から駆動電流パルスｌｌ０Ｉ、１１０
３か供給されると、第１７図（Ｆ）中、ＪＩＥ抗体部分
９１中のフラクソン５は矢印−ｆで示すように線路左側
の出力回路乃至検出器３１１に向けて出力すべく移動を
開始し、抵抗体部分９３中のフラクンンａは矢印ｆで小
すように線路右側の検出器３１２に向けて出力すへく移
動を開始する。

その結果、線路両端部の各検出器乃至出力回路３１１．
３１２には、１　＋　１　＝　１　”のＯＲ論理が満足
されたことの表徴として出力電流１ｏｕｔｌ、Ｉｏｕｔ
２が流れ出る。

入力信号論理が共に“０″の場合、即ち内入力信号電流
ＩＸ、ＩＹが共に０゛の場合には、出力電流論理も共に
“０゛であって電流として流れることのないこと、即ち
、“’ｏ＋ｏ＝ｏ”のＯＲ論理が満足されることは顕か
である。

次に第１８図示の実施例乃至更に別のデジタル準能素子
としての分周器への応用例に就き説明すす。

この応用例においては、静的な構成自体は第２′　図（
Ａ）に示す基本構造に第２図（Ｃ）に示すような各電流
源、出力回路乃至検出器を付したものと同じになってい
るが、当該出力回路とジョゼフソン線路との間の整合性
に係る設工１的なインピーダンス関係の如何により、」
二記したような分周機能を満足させるようにしたもので
ある。

分周すべき入力デジタル周波数信号１ｉｎは、先の各実
施例において抵抗体部分に停止していたフラクソンを選
択的に駆動するための駆動電流源１０からの電流１１０
に対応して表すことができる。そして、ジョゼフソン線
路５の一端に備えられたフラクソン発生源１３の発生す
る電流ＩＰは、第２図示の場合の最も基本的な実施例に
おけると同様、本デバイスの動作の当初において線路５
中に−・つの７ラクソンを載せるためだけに使用される
。

然し、線路他端に備えられた出力回路１６乃至分周信号
検出器３１は、先とは異なり、当該線路他端を略ζ開放
状態に保つことのできる高入力インピーダンスに設定さ
れている。換言すれば、当該！検出器３１の人力インピ
ーダンスの抵抗成分は、線路インピータンス（Ｌ／Ｃ）
８に比し、十分大きくなるように設定されている。

第１９図示のタイム・チャーＩ・をも参照して本デ／へ
イスの一動作例を説明すると、九つ、同図（Ａ）中に時
刻ｔｏで示すように、動作の当初において、フラクソン
発生源１３よりフラクソン発生用電流ＩＰを与え、線路
５中にフラクソンを−・つ、載せてやる。

このフラクソンは、先に説明した通り、線路中を走行し
て抵抗体部分３０に至り、そこで停止し、待機する。今
、このフラクソンは、同図（Ｂ）に示すように、図中、
右回りの渦電流状態ａにあるものとする。

ここで１時刻ｔ１にて示されるように、入力デジタル電
流周波数信号１ｉｎの一売口が当該抵抗体部分９０にり
−えられたとすると、停止していたフラクソンは同図（
Ｂ）中に矢印ｆで示すように線路５の他端に向かって走
行を開始する。

然して、先に少し述べた令ように、当該線ｍ−、５−ｉ
；ｉＩＰ他端が仮に開放状態であったならば、こ＠；端
１．ｙ１゜に走行して来たフラクソンはここで反射し、
１渦専流の向きを変えて逆方向に進行し始める。本旨−
ｍ−イスはこの現象を利用しており、検出器３１乃至出
力回路１６は、その入力インピーダンスが上述したよう
に高く選ばれているから、当該線路他端に走行してきた
フラクンンはその極く一部が出力電流１ｏｕｔとして検
出器３１に流れ出ていき、残りの大部分は反射して逆方
向に走行し、逆向きの渦電流状ｆｍ　Ｋとなって再び線
路途中に設けられている抵抗体部分８０にて停止、待機
する。この状態が第１９図（Ｃ）に示されている。

−１−記のように、第−発１」の入力信号パルスはその
一部が検出器３１にて検出されて出力電流パルス１ｏｕ
ｔとなるが、当該入力信号周波数に対応したパルス幅Ａ
ｔ後の第二発Ｉ」の入力信号電流パルスが抵抗体部分８
０に加わると、第１９図（Ｃ）に示すように、その抵抗
体部分９０にて停止しているフラツフ）ンは今度は逆向
きの渦電流状ｊＥ五となっているかシら、走行を開始す
るにしても出力端部には向かわ旨１ず、フラクソン発生
源１３の有る方の端部に向かって矢印−ｆで示す方向に
走行し、そこで反則して戻り、再び抵抗体部分９０に至
って停止する。即ち、この第二発ｌ」の入力信号パルス
は検出器３１にて検出されることがない。

然し、第二発１」の入力パルスに伴ってＪ−記のように
フラクソン発生源側の端部で反射して戻ってきたフラク
ソンは、再びその渦７し流の向きが変わっているため、
結局、第１９図（Ｂ）図示の状態が再現することになる
。そのため、更に時間Ａｔ後の第三発１」の入力信号パ
ルスによっては再び線路５の出力端に向かって走行し、
検出器３１にて検出され、出力電流パルスＩｏｕｔとな
る。

以降、同様のメカニズムにより、第１９図（Ｂ）と（Ｃ
）の各状態間を繰返し、従って、出力電流信号の周波数
はこの場合、周期が２・Ａｔとなり、入力信号周波数が
部分の−に分周されていることが分かる。尚、抵抗体部
分８ｏを適宜間隔で複数個にラシ、インパルス状の人力
周波数電流信号で各抵抗体部分を駆動するようにすると
、更に大きな分周比を得ることもできる。

、） また、この第１８図示のデバイスは、非破壊的読出し型
のメモリ・デバイスとしても機能させ得る。

即ち、抵抗体部分８ｏにイリされているフラクンン選択
駆動用電流源ＩＯをメモリ読出し命令用の電流源１０と
して考え、フラクソン発生源１３を入力論理信号源と考
えれば良い。第２０図示のタイム・チャートを動作の一
例として挙げて説明すると、今、フラクソン発生源１３
から論理“ｌ“を表すフラクソンが線路５中に載せられ
ていれば、このフラクソンは読出し命令を与えない限り
、抵抗体部分９０にて停止１ｘしている。この状ｙ！ｌ
は、１″度、先の第１９図（Ｂ）の状態に対応する。

ここで第２０図（Ａ）に示すように、読出し命令用電流
源ＩＯから所望の時間幅に亘る読出し命令電流１１０を
与えると、この電流がり′・えられ続けている限り、フ
ラクソンは先に述べたように第１９図（Ｂ）と（Ｃ）の
状態間を繰返し、第２０図（Ｂ）にツバすように、検出
器には一定周期の周波数倍３　ｒｏｕｔが現れる。

一方、論理″“１“に対応するフラクンンが線路に載せ
られていない場合、即ち論理“０゛′が線路に載せられ
ている場合には、読出し命令電流１１０が与えられても
線路中には走行するフラクソンかないから、当然、出力
電流１ｏｕｔは生じない。

即ち、このような使い方をすると、第１８図示のデバイ
スは、論理１パを一定周波数の信すの検出という形で捕
え、論理“０″は出力電流零の状ｙｎ；として弁別的に
捕えることができるだけでなく、論理“ｌ°′を検出し
た場合の読出し動作終了後（読出し電流１１ｏの立ちド
がり後）も、先の原理から顕かなように、線路中のフラ
クソンは消滅することがないため、非破壊的読出しメモ
リとして機能することが分かる。

更に、全く同様の構成により、オン・オフ制御人力伺き
のパルス発振器としても第１８図示のデバイスは機能さ
せることができる。即ち、抵抗体］偏分９０に伺されて
いる電流源１ｏを発振稼動命令源５′と考え、フラクソ
ン発生源１３により予め線路５中・、、−ｔせておいた
フラクソンを利用して、パルス発＝− 振させたい時には当該命令源１ｏがら発振命令電流１１
０を与え、出力に第２０図（Ｂ）図示のような特定の周
波数出力を生しさせる一方で、発振を停止させたい場合
には電流ｉｌｏの供給を止めるようにすれば良いのであ
る。

また、抵抗部材９を線路の全面乃至成る程度以１−の長
さに渡って連続的に刺すと、その抵抗値の如何によ−リ
ー１−フラクンンの走行速度を調整することもできる。

従ってそうしたデバイスは受動的な遅延信号線路として
利用することもできる。

以上、各種の応用例にまで及んで本発明のデバイス基本
構造体を説明したが、本発明によれは、フラクソンを線
路の指定個所にて止めることができるので、クロックに
基いた論理動作が簡単に組め、極めて広い範囲にほっで
各種のデジタル機能の応用デバイスを組むことができる
外、従来のジョセフソン素子に比して高速性、低消費７
ｑ力性の点でも勝れたデジタル機能デバイスが提供でき
るものである。

【図面の簡単な説明】

第１図はジョセフソン線路の説明図、第２図は本発明に
よるデバイス基本構造体及びその基本的実施例の概略構
成図、第３図及び第４図は第２図示デバイスの動作に係
る説明図、第５図はジョセフソン線路出力部分の説明図
、第６図は抵抗体部分を作るための抵抗部材の付し方の
説明図、第７図及び第８図は本発明のデバイス基本構造
体を用いた基本的な応用例の説明図、ｆｉｒ、ｇ図から
ｆ５２０図までの各図は夫々、更に別の応用例の構成及
び動作の説明図、である。 図中、５はジョゼフソン線路、６，７は超伝導体、８は
接合部、９は抵抗部材、１ｏはフラクンン選択駆動用電
流源、１３はフラクソン発生用電流源、１６は出力回路
、９０は抵抗体部分である。 ′第２図

Claims (1)

【特許請求の範囲】
1. 一・対の超伝導体とその間の接合部とから成るジョセフ
   ソン線路の長さノＪ向の少なくとも一部位において、Ｌ
   記−・対の超伝導体の中、少なくノ（−力の超伝導体に
   電気的に並列に抵抗部材を伺して成る基本構造体を右す
   ることを４）徴とするジョゼフソン線路デバイス。