JPS60136442A - パケツト交換デ−タ伝送システム - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は、パケット交換データ伝送システムに係り、特
にパケット交換機相互間の超高速なデータ伝送に好適な
パケット交換データ伝送システムに関する。

〔発明の背景〕

従来のパケット交換データ伝送システムにおけるパケッ
ト交換機相互間のデータ伝送は、加入者回線を介するパ
ケット端末とパケット交換機間との伝送と同様に、ＣＣ
Ｉ　ＴＴにおいて標準比されたプロトコル階層に従って
、ハイレベルデータ制御（ＨＤＬＣ）手順、及びパケッ
トレベル制御手順を採用し、通常プログラマプルト交換
網の構成を示し、第２図は回線を通じて伝送されるデー
タパケットの基本的なデータフォーマットを示す。

第１図は、３台のパケット交換機、より成るパケット交
換網の構成を示す。パケット順序１は第２図に示す形式
のデータを加入者線２を通してパケット交換機３に送信
する端末装置、パケット交換機３はこのパケットを中継
回線４または中継回線８を介してパケット交換機５また
はパケット交換機９に送信する装置、パケット交換機５
は中継回線４または中継回線１０を介して受信したパケ
ットを第２図に示す形式で加入者線６を通してパケット
端末７に送信する装置、パケット端末７はパケット端末
１と同じくパケット端末装置である。このようにして、
パケット端末１で発生したパケットは、宛先のパケット
端末７に送り届けられる。

加入者線２，６を介して伝送されるパケットのデータフ
ォーマットは、第２図に示すように、ユーザデータ２４
、このユーザデータ２４に対しパケットレベル制御手順
で使用するパケットヘッダ２５、）ＩＤＬｃ手順で使用
するＤＬＣへラダ２１およびＤＬＣトレイラ２２の４つ
のフィールドで構成される。またＨＤＬＣ手順において
、ＤＬＣヘッダ２１はフレームの開始を示すフラグ（Ｆ
）とフレームの送信方向を示すアドレス（Ａ）およびフ
レームの種別、順序等を示すコントロール（Ｃ）より成
る。ＤＬＣ）レイ２２２はデータ誤りチェックコードＦ
Ｃ８（Ｆｒａｍｅ　Ｃｈｅｃｋ　５ｅｑｕｅｎｃｅ　）
とフレームの終了を示すフラグ（Ｆ）より成る。ＦＣ８
は、フレームの開始と終了を示すフラグＦおよびＦＣ８
を除いた残りの情報について特定の論理によって生成さ
れた誤り検出情報である。

パケット交換機６は、パケット端末１から受領したデー
タパケットを含むフレームのＦＣ８をチェックし、パケ
ット端末１とパケット交換機３との間のデータ誤りの検
出を行う。またコントロールに含まれる順序情報をチェ
ックし、フレーム抜けの検出を行う。データ誤りゃ抜け
を検出すると、ＨＤＬＣ手順に従って否定応答をパケッ
ト端末１に送信し、データの再送を促す。正常にフレー
ムを受信した場合は、パケットヘッダ２３に格納された
宛先情報により径路を選択し、パケット端末７の接続さ
れているパケット交換機５にデータパケットをフレーム
の形式にして送信する。このとき、パケット交換機３は
アドレス等フレームの一部を変更するためＦＣ８を再作
成し中継回線４にデータパケットを送出する。パケット
交換機５は受信したフレームについてＦＣ８およびコン
トロールの順序情報をチェックし、更にパケットヘッダ
の宛先情報によりパケット端末７を知り、アドレス（Ａ
）を変更しＦＣ８を再作成してデータパケットをパケッ
ト端末７に渡す。

また中継回線４が障害等により使用できないとき、中継
回線８、パケット交換機９および中継回線１０の径路を
迂回してデータパケットが送信されることがある。従っ
てパケット交換機５には必ずしもパケット端末１が送信
した順序通りにデータパケットが到着するとは限らない
ため、パケットへラダ２３にはパケットの順序情報が格
納されており、パケット交換機５はこの情報を基にして
、パケット順序を整える処理も行う。

上記のパケット交換機は、従来より羊−のプログマプル
な処理装置にエリ実現されていたがマイクロプロセッサ
の発展に伴い、複数の処理装置を接続して構成されるこ
とが多くなった。

第６図にパケット交換機３とパケット交換機５より成る
従来のパケット交換網の構成を示す。

第３図において、パケット交換機３は、複数の主制御部
５２．５４を共通の伝送路である高速インタフェース３
３により接続し、加入者回線２や中継回線４は通信制御
部５１．３５を介してそれぞれ主制御部５２と主制御部
５４に接続し、構成されていることが示されている。主
制御部３２は加入者線２側の処理装置であり、主制御部
６４は中継回線４側の処理装置である。

ＨＤＬＣ手順に基づ＜Ｆｅ２の作成およびチェックは通
信制御部３１．３５が分担するが、順序制御、誤り検出
時の回復手順は主制御部５２゜６４が行う。またパケッ
トレベル手順の制御はすべて主制御部５２．３４が行う
。パケット交換機５についても全く同様である。主制御
部５２゜３４は、一般にマイクロプロセッサが使用され
処理ステップは平均１００バイトのパケット１個当り少
なくとも２キロないし５キロステップ程度であると一般
に云われている。マイクロプロセッサの能力を１ステツ
プ処理するのに１マイクロ秒とし、利用率１００パーセ
ントで動作したとしでも、毎秒１６０キロないし４００
キロビット程度の伝送速度が最大である。実際には、高
速インタフェース６３を使用するときの競合および主制
御部の利用率等を考慮すると、現在の技術ではマイクロ
プロセッサの飛躍的な性能向上がない限り、最大でも毎
秒６４キロビット程度の伝送速度が限度と云われている
。

しかし、通信技術の進歩に伴って、毎秒数メガビットか
ら光フアイバ回線では数１００メガビツトの伝送速度の
回線サービスが予定されており、これら超高速の回線は
中継回線としてパケット交換網で使用されると考えられ
る。

中継回線４の伝送速度を上げる方法として、第４図に示
すように、従来より多重化装置を使用する方式が考えら
れていた。第４図に示す方式は、第６図における中継回
線４の代りに複数の低速回線４５．４４上のデータを高
速な中継回線４′上に多重化して伝送する多重化装置４
１゜４２を含む構成となっている。またこの方式は複数
の低速回線４３．４４を使用するため、主制御部６４の
代りに主制御部５４−１．・・３４−ｎおよび主制御部
５４−１．・・５４−ｎのようにｎ台の主制御部を用い
る構成となっている。主制御部の台数は、低速回線４３
または４４の通信速度と数および主制御部の処理能力に
応じて決められる。なお第４図は、加入者線２および加
入者線６が接続される加入者線側の主制御部５２゜５２
が省略しであるが、第６図に示す通り、存在するものと
する０この方式は、次のような欠点がある。

（１）主制御部の台数が多くなり、パケット交換機の大
形化およびコストアップを招く。たとえば主制御部１台
が達成できるデータ伝送速度を６４にビット／秒とし、
第６図に示す中継回線４の伝送速度を６４にビット／秒
、低速回線４５．４４の伝送速度を６４にビット／秒、
中継回線４′の伝送速度を３８４にビット／秒とすると
、中継回線４′の伝送速度を維持するために６台の主制
御部が必要となる。

（２）　中継回線４′の伝送速度は高速ｒヒされ、スル
ープットは上がるが、中継回線４′がタイムスロット割
り当て式の時分割で使用される場合、パケット端末１と
パケット端末７間の通信に着目すると、中継回線４′の
通信速度は実質的に６４にビット／秒程度までしか上が
らず、第３図に示す中継回線４の通信速度と変らない。

従ってパケット端末１とパケット端末７間の応答時間は
、第３図に示す方式に比べて大幅な改善が望めない。

（３）　多重化装置４１における時分割方式が各低速回
線４３に周期的にタイム・スロットを割り当てるような
方式であると、主制御部３４−１、・・３４−ｎで扱う
パケットのトラフィックに応じて利用されないタイム・
スロットが生じ中継回線４′の利用率が充分に向上させ
られない。

なお第６図に示す方式において、中継回線４の数を増し
、それに応じて主制御部６４の台数を増しても、上記（
１）および（２）の問題が解決されないことは明らかで
ある。

〔発明の目的〕

本発明の目的は、パケット交換機相互間において超高速
のデータ伝送を可能にするパケット交換データ伝送シス
テムを提供することにある。

〔発明の概賛〕

本発明は、その末端にパケット端末が接続されている加
入者回線の他端に接続され、該パケット端末から送られ
てくるデータパケットについてそのデータリンク・レベ
ルの処理およびパケットレベルの処理を行う主制御部と
、内部伝送路を介して該主制御部に接続され、該主制御
部から送られてくるデータパケットを一旦蓄積した後外
部伝送路に送出するとともに当該外部伝送路を介して送
られてくるデータパケットを一旦蓄積した後前記内部伝
送路を前記主制御部に向けて送出する接続装置とを含む
パケット交換機を少なくとも２台設け、前記外部伝送路
によって相互に接続された２つの前記パケット交換機に
ついて、一方の主制御部と他方の主制御部との間でデー
タリンクが確立され、一対の前内部伝送路、一対の前記
接続装置および前記外部伝送路を透過的な一つの伝送路
として、前記データパケットが伝送されるパケット交換
データ伝送システムを特徴とする。

〔発明の実施例〕

以下本発明の一実施例について図面を用いて説明する。

第５図は、本発明を適用したパケット交換機６およびパ
ケット交換機５の概略構成図である。

通信制御部３１および主制御部６２は、加入者線２側に
ついてＨＤＬＣ手順およびパケットレベルの制御を行う
とともに、他の主制御部５２に対してまたはトークンリ
ング５０、接続装置５８、中継回線４′接続装置５Ｂお
よびトークンリング５０を通じて相手パケット交換機５
の主制御部５２に対して通信を行うためにＨＤＬＣ手順
による制御を行う部分であり、はぼ第３図に示す従来の
通信制御部３１およ□び主制御部３２に相当する。

通信制御部５１および主制御部５２は加入者１ 線６側について上記通信制御部５１および主制御部６２
と同様の処理を行う部分である。トークンリング３０．
５０は、たとえば光ファイバを使用し、これをループ状
に接続したパケット交換機内の内部伝送路である。情報
はこの伝送路をトークン・アクセス法に基づいて伝送さ
れる。トークン・アクセス法とは、よく知られているよ
うに、このトークンリング３０．５０に接続されたステ
ーションのうちトークンをつかんだステーションが送信
権を得る方式である。１本実施例においては、各主制御
部５２．５２がこのステージ環ンに相当する。インタフ
ェース回路５６．５６は、主制御部５２．５２をそれぞ
れトークンリング３０．５０に接続するためのインタフ
ェース部分であり、主制御部３２゜５２が送受信するパ
ケットについてＦｅ２の付加およびチェックをするとと
もに、トークンリング５０．５０を通じて上流から伝送
されてきた自分のステージ璽ン宛のフレームはとり込み
、自分のステーション宛でないフレームはりピートして
その″！！マ下流に伝送し、トークンを検出したとき自
分のステーションに送信すべきフレームがあればこれを
１パケット分だけ下流に伝送する機構である。接続装置
５８．５９はトークンリング３０に接続され、接続装置
５８．５９はトークンリング５０に接続されている０接
続装置３８等は、それが接続されているトークンリング
について、上流から伝送されてきた相手トークンリング
宛のフレームはとり込み、相手トークンリング宛でない
フレームはリピートしてそのまま下流に伝送し、トーク
ンを検出したとき送出すべきフレームがあればこれを下
流に伝送する機構である。相手トークンリングとは、た
とえば接続装置３Ｂであればトークンリング５０、接続
装置５８であればトークンリング３０゜である。接続装
置３８等は、また記憶装置を備え、とり込んだフレーム
は一旦この記憶装置に蓄積した後中継回線４′等に向け
てこのフレームを送出するとともに中継回線４′等から
受信したフレームを一旦この記憶装置に蓄積した後、と
テーシ目ン・アドレスをもっていないので、その意味で
主制御部３２．５２とは異なり、ステーションではない
。なおトークンリング３０゜５０にトークンを送出する
ステーシロンが必要であるが、これについては、主制御
部５２．５２とは別に管理ステーシロンをそれぞれトー
クンリング３０．５０に接続し、この管理ステーション
がトークンを送出してもよいし、主制御部５２のいずれ
か１台がトークンを送出するステーションとなってもよ
い。主制御部５２についても同様である。なお中継回線
８’、１０’は、第１図に示す中継回線齋、Ｗに対応す
る高速な外部伝送路である。

次に主制御部６２と他の主制御部３２間または主制御部
６２と主制御部５２間で伝送されるフレームの形式と制
御方式について述べる。

Ｉ　ＥＥＥプロジェクト８０２で検討中のトークンリン
グ方式では、ＨＤＬＣ手順の制御を行うデ１５　。

−タリンクレベル層を更に２つの階層に分け、下位をＭ
　Ａ　Ｃ（Ｍｅｄｉａ　Ａｃｃｅｓｓ　Ｃｏｎｔｒｏｌ
　）、上位をＬ　Ｌ　Ｃ（Ｌｏｇｉｃａｌ　Ｌｉｎｋ　
Ｃｏｎｔｒｏｌ　）と呼び、機能を分担している。第６
図にこのトークン・リング方式におけるフレームのデー
タフォーマットを本発明に適用した場合の例を示す。Ｍ
ＡＣへラダ２５け、宛先アドレス（ＤＡ）と送信元アド
レス（ＳＡ）ｅ含む。宛先アドレス（ＤＡ）はＭＡＣレ
ベルで宛先アドレスを認識するために使用される。ＤＡ
は２つの部分より成り、その上位ビットはトークンリン
グの番号、下位ビットは該トークンリングに直接接続さ
れる主制御部（ステーション）のアドレスである。ＭＡ
Ｃトレイラ２８はＦｅ２を含み、このＦｅ２はＭＡＣレ
ベルでチェックおよび生成が行われるものである。ＬＬ
Ｃヘッダ２６はコントロール（０を含み、これはＬＬＣ
レベルにおいて、７し一ムの順序制御等を行うために使
われるものである。なお第６図に示すヘッダおよびトレ
イラ中×で示す部分は、本発明とは特に関係しないフィ
ールドであるので、詳細説明を省略する。

上記のインタフェース回路５６．５６がＭＡＣレベルの
処理を行うものとし、ＤＡを認識するとともにこのＭＡ
Ｃトレイラ２８中のＦｅ２（７）チェックおよび生成を
行う。また主制御部３２゜５２において、上記ＬＬＣレ
ベルの制御を行うものとする。

第７図は接続装置６８の概略構成を示すものである（接
続装置５９．５８．５９も同様である）。

トークンリング接続装置８４はトークンリング３０との
インタフェース機構であり、上記したように、上流から
伝送されてきた相手トークンリング宛のフレームを内部
バス８３および主記憶制御機構８１より成るＤＭＡ機構
を介して直接主記憶装置８２に格納し、それ以外のフレ
ームをリピートし、トークンを検出したとき、送出すべ
きフレームを内部バス８３および主記憶制御機構８１を
介して主記憶装置８２からとり出してこれを下流に伝送
する機構である。なおトークンリング６０が光ファイバ
を使ったトークンリングの場合には、トークンリング接
続装置８４は光信号−電気信号間の変換を行う。

通信制御装置８５は内部バス８３および主記憶制御機構
８１より成るＤＭＡ機構を介して主記憶装置８２からフ
レームをとり出して中継回線４′に送出する。なお中継
回線４′が光ファイバを使った伝送路の場合は光信号−
電気信号間の変換を行う。なお接続装置３Ｂと接続装置
５Ｂとは中継回線４′を通じて物理インタフェース　・
レベルで接続されている。処理装置８ｏはトークンリン
グ接続装置８４および通信制御装置８５を起動するとと
もに、トークンリング６０と主記憶装置８２間または中
継回線４′　と主記憶装置８２間のフレームの転送が終
了したときの終了割込みの処理を行う。また処理装置８
０は、主記憶装置８２上のフレーム用のバッファの割当
ておよび解放の処理を行う。主記憶制御機構８１は、処
理装置８ｏ、トークンリング接続装置８４および通信制
御装置８５からの主記憶装置８２へのアクセス要求を処
理する制御機構である。トークンリング接続装置８４は
、トークンリング３０からとり込んだフレームについて
何のチェックもせず、そのまま主記憶装置８２へ格納す
る。また通信制御装置８５は主記憶装置８２からとり出
したフレームについて何のチェックや情報の付加もせず
にそのまま中継回線４′へ送出する。このようにしてト
ークンリング５０から接続装置３８へとり込んだフレー
ムの中継回線４′への転送はＭＡＣレベルで処理され、
しかもＦｅ２のチェックおよび作成を行わない。

またＬＬＣレベルの処理は全く行わない。このため接続
装置３８を介するトークンリング３０から中継回線４′
へのフレームの転送は非常に高速に行われる。このよう
にして、主制御部３２と主制御部５２間はＬＬＣレベル
でリングが確立されることになり、Ｆｅ２誤まりやコン
トロール（Ｃ）の順序誤まりがあったときは、主制御部
３２と主制御部５２間でフレームの再送誤まり制御が行
われることになる。すなわち主制御部３２と主制御部５
２にとって、接続装置３８゜５８の存在は透過となる。

以下本実施例の動作を第５図により説明するｒパケット
端末１からバケツ）　９ｍ末７ヘパケツトを送信する場
合を考える。パケット端末１は、第２図に示す形式のフ
レームをヵ［１人者線２へ送出する。このフレームを受
信した通信制御部３１はＦｅ２のチェックを行う。主制
御部５２ｒｉ　Ｄ　Ｌ　Ｃヘッダ２１のコントロール（
Ｃ）部分の処理を行った後、パケットヘッダ２３および
ユーザデータ２４を自身の記憶装置に蓄積し、パケット
ヘッダ２５の宛先情報をみてこれを宛先アドレス（ＤＡ
）にＫｍし、第６図に示す形式のフレームを組み立てる
。インタフェース回路５６はＭＡＣトレイラ２８のＦｅ
２を付加して、このフレームをトークンリング３０に伝
送する。接続装置５８はＤＡの上位ビットをみてこれが
トークンリング５０宛のものであることを識別し、これ
を自分の主記憶装置８２にとり込んだ後、中継回線４′
へ送出し、接続装置５８はこのフレームを自分の主記憶
装置にとり込ん９ だ後、トークンリング５０へ送出する。フレームの主記
憶装置８２への格納およびとり出しはファーストイン・
ファーストアウト・ベースで行われる。インタフェース
回路５６はこのフレームのＤＡを識別し、これをとり込
み、ＭＡＣトレイラ２ＢのＦｅ２のチェックを行う。主
制御部５２はＬＴＩ、Ｃヘッダ２６のコントロール（０
部分の処理を行った後、パケットヘッダ２６およびユー
ザデータ２４を自身の記憶装置に蓄積し、パケットヘッ
ダ２３の宛先情報をみてこれから目的の加入者線６が接
続されている通信制御部５１を選択し、第２図に示すＤ
ＬＣヘッダ２１のコントロール（Ｃ）部分を付加し、□
フレームを組み立てる。通信制御部５１はＤＬＣ）レイ
ラ２２めＦｅ２を付加し、加入者線６に送出する。この
ようにしてパケット端末７は、第２図に示す形式のフレ
ームを受信することになる０ トークンリング５０．５０は、主制御部３２゜５２にお
けるＬＬＣレベルの処理までを含めて４Ｍビット／秒あ
るいは１０Ｍビット／秒程度の伝送速度を維持できる。

接続装置３８および接続装置５８は上記のようにフレー
ムを非常に高速に転送する能力を有するので、中継回線
４′としてたとえば伝送速度１．５４４　Ｍビット／秒
あるいは６Ｍビット／秒のような高速の中継回線を使用
することが可能になる。

以上述べたように、本発明の実施例によれば下記のよう
な効果がある。

（１）パケット交換機相互間の中継回線について従来主
制御部３４．・、５４で行っていた中継回線に対するデ
ータリンクレベルの処理を排除したため、中継回線４′
の伝送速度を高速化することが可能である。

（２）　中継回線側と−して設置する複数の主制御部５
４が接続゛装置３８に置き換えられるので、主制御部３
４の台数を大幅に削減できる。たとえば従来６４にビッ
ト／秒の中継回線ごとに１台の主制御部３４が必要であ
るとすれば、複数の中継回線についてのトータルスルー
プッ）　１５４４Ｍビット／秒を得るには２５台の主制
御部５４が必要であるが、これを１台の接続装置６８に
置き換えることが可能である。また多重化装置４１．４
２は特に必要なくなる。

（３）接続装置５８を介してトークンリング３０から中
継回線４′へのフレームの転送は、ファーストイン・フ
ァーストアウト・ベースで行われ多重化装置４１．４２
のようにタイムスロットを割当てる時分割方式でないた
め、パケット端末１とバクット端末７間の応答時間の大
幅な改善が望める。

（４）　（５）と同じ理由で中継回線４′の利用効率が
改善される。

なお、上記実施例は、高速インタフェースとして、トー
クンリング６０．５０を設けたが、トークンリングの代
りにトークン・バス方式の内部伝送路を用いてもよい。

すなわちこれは、共通バスに上記のインタフェース回路
５６および接続装置３８が接続され、その送信権が一定
の順番で周期的に各インタフェース回路５６または接続
装置５Ｂに移るバス方式である。

〔発明の効果〕

本発明によれば、パケット交換機相互間のデータ伝送に
ついて従来行っていたデータリンクレベルの処理を排し
たので、超高速のデータ伝送が可能になる。

【図面の簡単な説明】

第１図はパケット交換網の構成図、第２図は伝送される
データパケットのデータフォーマットを示す図、第６図
は従来のパケット交換機の概略構成図、第４図は従来の
他のパケット交換機の概略構成図、第５図は本発明の一
実施例であるパケット交換機の概略構成図、第６図は主
制御部間を伝送されるフレームのデータフォーマットを
示す図、第７図は接続装置３８の構成図である。 １．７・・・パケット端末、 ２．６・・・加入者回線、 ５．５．９・・・パケット交換機、 ４．８．１０・・・中継回線、 ４’、８’　、１０’・・・中継回線、５１．３５．５
１．５５・・・通信制御部、３２ｊ４，５２．５４・・
・主制御部、５６．５６．・・・インタフェース回路、
３０゜５０　・トークンリング、 ５８．５Ｂ、３９．５９・・・接続装置、代理人弁理士
　高　橋　明　夫 ％１図 ％　２図 憾　ｔ　図 憾７図

Claims (1)

1. 【特許請求の範囲】 １、　その末端にパケット端末が接続されている加入者
   回線の他端に接続され、前記パケット端末から送られて
   くるデータパケットについてそのデータリンク・レベル
   の処理およびパケットレベルの処理を行う主制御部と、
   内部伝送部を介して前記主制御部に接続され、前記主制
   御部から送られてくるデータパケットを一旦蓄積した後
   外部伝送路に送出するとともに尚核外部伝送路を介して
   送られてくるデータパケットを一旦蓄積した後前記内部
   伝送路を前記主制御部に向けて送出する接続装置とを含
   むパケット交換機を少なくとも２台設け、前記外部伝送
   路によって相互に接続された２つの前記パケット交換機
   について、一方の前記主制御部と他方の前記主制御部と
   の間でデータリンクが確立され、一対の前記内部伝送路
   、一対の前記接続装置および前記外部伝送路を透過的な
   一つの伝送路として、前記データパケットが伝送される
   ことを特徴とするパケット交換データ伝送システム。 ２、　前記内部伝送路は、トークンをつかんだ前記主制
   御部または前記接続装置が送信権を得るトークンリング
   であって、前記接続装置は該接続装置が接続される前記
   トークンリングを伝送されるデータパケットのうち該接
   続装置が前記外部伝送路を通じて他方の前記パケット交
   換機に向けて送信すべきデータパケットのみを選択的に
   とり込み蓄積することを特徴とする特許請求の範囲第１
   項記載のパケット交換データ伝送システム。