JPS60136269A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS60136269A JPS60136269A JP24836183A JP24836183A JPS60136269A JP S60136269 A JPS60136269 A JP S60136269A JP 24836183 A JP24836183 A JP 24836183A JP 24836183 A JP24836183 A JP 24836183A JP S60136269 A JPS60136269 A JP S60136269A
- Authority
- JP
- Japan
- Prior art keywords
- film
- aluminum
- etched
- aluminum film
- different
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 11
- 229910052782 aluminium Inorganic materials 0.000 claims abstract description 41
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims abstract description 41
- 230000004888 barrier function Effects 0.000 claims abstract description 13
- 239000000758 substrate Substances 0.000 claims abstract description 6
- 239000000463 material Substances 0.000 claims abstract description 4
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 9
- 229910052751 metal Inorganic materials 0.000 claims description 8
- 239000002184 metal Substances 0.000 claims description 8
- 229910000838 Al alloy Inorganic materials 0.000 claims description 4
- 230000000630 rising effect Effects 0.000 claims description 4
- 238000000034 method Methods 0.000 abstract description 16
- 238000004544 sputter deposition Methods 0.000 abstract description 9
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical group [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 abstract description 4
- 230000010354 integration Effects 0.000 abstract description 4
- 229910052786 argon Inorganic materials 0.000 abstract description 2
- -1 argon ions Chemical class 0.000 abstract description 2
- 238000001312 dry etching Methods 0.000 abstract description 2
- 239000007789 gas Substances 0.000 abstract description 2
- 230000007935 neutral effect Effects 0.000 abstract description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 abstract 2
- 238000001704 evaporation Methods 0.000 abstract 1
- 235000010210 aluminium Nutrition 0.000 description 33
- 229910052710 silicon Inorganic materials 0.000 description 18
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 16
- 239000010703 silicon Substances 0.000 description 16
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 239000000969 carrier Substances 0.000 description 4
- 238000006243 chemical reaction Methods 0.000 description 4
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 4
- 150000002739 metals Chemical class 0.000 description 3
- 229920006395 saturated elastomer Polymers 0.000 description 3
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 229910052697 platinum Inorganic materials 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 238000005275 alloying Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000015654 memory Effects 0.000 description 1
- 238000003801 milling Methods 0.000 description 1
- 238000005036 potential barrier Methods 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/872—Schottky diodes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（ａｌ 発明の技術分野
本発明は半導体装置に係り、特に半導体集積回路（ＩＣ
）に配設されるショットキーバリヤダイオード（Ｓ Ｂ
Ｄ）の構造に関する。
）に配設されるショットキーバリヤダイオード（Ｓ Ｂ
Ｄ）の構造に関する。
Ｔｂｌ 技術の背景
ＳＢＤは半導体と金属との接触によって生じる電位障壁
を利用するダイオードで、多数キャリアによる伝導であ
るから、逆方向回復時間が小さく順方向立上がり電圧が
低いという特色がある。従って、高速スイッチや高周波
動作に適した素子で従来より広く使用されている。
を利用するダイオードで、多数キャリアによる伝導であ
るから、逆方向回復時間が小さく順方向立上がり電圧が
低いという特色がある。従って、高速スイッチや高周波
動作に適した素子で従来より広く使用されている。
また、トランジスタをスイッチ素子として用いる論理Ｉ
Ｃには、ＴＴＬ回路のように一般にトランジスタを飽和
状態で動作させる飽和形が多く使用されている。しかし
、飽和形論理回路はそのままでは未飽和形より動作速度
が遅いのが難点で、それはトランジスタがＯＮ状態から
ＯＦＦ状恕に換わる時、コレクタ、ヘースに蓄積さた多
数の少数キャリアが消滅するために時間がかかるからで
ある。従って、最近ではトランジスタにＳＢＤをクラン
プする構造が採られており、そうすればコレクタに少数
キャリアが注入されずにＳＢＤからの多数キャリアによ
る伝導によって高速動作するからである。
Ｃには、ＴＴＬ回路のように一般にトランジスタを飽和
状態で動作させる飽和形が多く使用されている。しかし
、飽和形論理回路はそのままでは未飽和形より動作速度
が遅いのが難点で、それはトランジスタがＯＮ状態から
ＯＦＦ状恕に換わる時、コレクタ、ヘースに蓄積さた多
数の少数キャリアが消滅するために時間がかかるからで
ある。従って、最近ではトランジスタにＳＢＤをクラン
プする構造が採られており、そうすればコレクタに少数
キャリアが注入されずにＳＢＤからの多数キャリアによ
る伝導によって高速動作するからである。
このようにして、ＳＢＤはＩＣ回路に多数組み込まれて
いる重要な素子となっている。
いる重要な素子となっている。
（Ｃ）従来技術と問題点
ところで、多数のトランジスタから構成されているＩＣ
においては、回路構成上から順方向立上がり電圧（Ｖｆ
）が異なる特性の−３’Ｂ Ｄが要求され、同−ＩＣチ
ップ上に多数の異なるＶｆをもったＳＢＤが設けられる
ことが多い。例えば、一般的な論理回路はＶｆが低くて
高速動作するＳＢＤが望まれるが、ＲＡＭなどのメモリ
では必ずしもＶｆの低いＳＢＤが必要でなく、Ｖｆの高
いＳＢＤが要求される場合がある。
においては、回路構成上から順方向立上がり電圧（Ｖｆ
）が異なる特性の−３’Ｂ Ｄが要求され、同−ＩＣチ
ップ上に多数の異なるＶｆをもったＳＢＤが設けられる
ことが多い。例えば、一般的な論理回路はＶｆが低くて
高速動作するＳＢＤが望まれるが、ＲＡＭなどのメモリ
では必ずしもＶｆの低いＳＢＤが必要でなく、Ｖｆの高
いＳＢＤが要求される場合がある。
このような異なるＶｆをもったＳＢＤを同−ＩＣに形成
する方法として、一般には２通りの方法が考えられる。
する方法として、一般には２通りの方法が考えられる。
その一つは異なるバリヤ金属を電極として用いて、半導
体基板に接合させる方法で、例えばシリコン（Ｓｉ）に
対するアルミニウム（ＡＩ）金属の接触電位（φ）は０
．６〜０．７ｅＶ程度、白金（ＰＬ）の接触電位は０．
８〜０．９ ｅＶ、チタン（Ｔｉ）の接触電位は０．４
〜０．５ｅＶ等と異なるものである。
体基板に接合させる方法で、例えばシリコン（Ｓｉ）に
対するアルミニウム（ＡＩ）金属の接触電位（φ）は０
．６〜０．７ｅＶ程度、白金（ＰＬ）の接触電位は０．
８〜０．９ ｅＶ、チタン（Ｔｉ）の接触電位は０．４
〜０．５ｅＶ等と異なるものである。
また、もう一つのＶｆを換える方法は同一材料の電極を
用い、電極の接触面積を換える方法で、接触面積を大き
くする程、Ｖｆば低くなる。この内、前者の異種金属を
用いる方法は、特殊な場合を除いて殆ど使用されていな
い。それは同一チップ上に異なる金属を設けると、異種
金属間に電位を生じて電池反応が起こること、合金化に
よる体積変化が違ってくること等でＩＣ特性に悪影響が
現われやずいからである。又、それぞれＳＢＤのＶｆ値
の制御も困難になる問題がある。
用い、電極の接触面積を換える方法で、接触面積を大き
くする程、Ｖｆば低くなる。この内、前者の異種金属を
用いる方法は、特殊な場合を除いて殆ど使用されていな
い。それは同一チップ上に異なる金属を設けると、異種
金属間に電位を生じて電池反応が起こること、合金化に
よる体積変化が違ってくること等でＩＣ特性に悪影響が
現われやずいからである。又、それぞれＳＢＤのＶｆ値
の制御も困難になる問題がある。
従って、後者の接触面積を換える方法が汎用されており
、ＩＣ回路設計の際にも色々とその接触面積を換えて試
作が行なわれている。例えば、接触電極としてアルミニ
ウム又はアルミニウム合金（僅かにＣｕやＳｉを含んだ
肘主体の合金）が使用され、その接触面積を変化させる
わけである。第１図はこのようなアルミニウム電極を用
いた従来のＳＢＤの断面構造図を例示しており、１はｐ
型シリコン基板、２はｎ型シリコン領域、３は絶縁膜。
、ＩＣ回路設計の際にも色々とその接触面積を換えて試
作が行なわれている。例えば、接触電極としてアルミニ
ウム又はアルミニウム合金（僅かにＣｕやＳｉを含んだ
肘主体の合金）が使用され、その接触面積を変化させる
わけである。第１図はこのようなアルミニウム電極を用
いた従来のＳＢＤの断面構造図を例示しており、１はｐ
型シリコン基板、２はｎ型シリコン領域、３は絶縁膜。
Ｄｌは接触面積の大きいＳＢＤ、Ｄ２は接触面積の小さ
いＳＢＤで、ＳＢＤは何れも同じ膜厚のアルミニウム接
触電極４と窒化チタン膜５とを順次に積層して、その上
にアルミニウム配線６を設けた構造である。ここで、窒
化チタン（ＴｉＮ）膜５はアルミニウム接触電極４とア
ルミニウム配線６との反応を遮蔽する遮蔽層である。
いＳＢＤで、ＳＢＤは何れも同じ膜厚のアルミニウム接
触電極４と窒化チタン膜５とを順次に積層して、その上
にアルミニウム配線６を設けた構造である。ここで、窒
化チタン（ＴｉＮ）膜５はアルミニウム接触電極４とア
ルミニウム配線６との反応を遮蔽する遮蔽層である。
しかし、接触面積を変化させて調節するには、それだけ
広い面積を占有して高集積化に逆行するようになる。即
ち、Ｖｆを低電位にするには広い接触面積が要り、ＩＣ
設計上からそれだけの広さの余裕を見込まねばならない
からである。
広い面積を占有して高集積化に逆行するようになる。即
ち、Ｖｆを低電位にするには広い接触面積が要り、ＩＣ
設計上からそれだけの広さの余裕を見込まねばならない
からである。
ｆｄ＋ 発明の目的
本発明は、このような高集積化を阻害する問題点を取り
除いた、多数のＶｆの異なるＳＢＤが組み込まれるＩＣ
の構造を提案するものである。
除いた、多数のＶｆの異なるＳＢＤが組み込まれるＩＣ
の構造を提案するものである。
（ｅｌ 発明の構成
その目的は、膜厚の異なる同一材料からなるバリヤ電極
を半導体基板に接触させて、異なる順方向立上がり電圧
を有する複数のショットキーバリヤーダイオードが設け
られている半導体装置によって達成される。
を半導体基板に接触させて、異なる順方向立上がり電圧
を有する複数のショットキーバリヤーダイオードが設け
られている半導体装置によって達成される。
例えば、膜厚の異なるアルミニウム膜あるいはアルミニ
ウム合金膜からなるバリヤ金属と、窒化チタン膜とが順
次に積層されたバリヤ電極を有する複数のショットキー
バリヤダイオードが設けられている半導体装置によって
達成することができる。
ウム合金膜からなるバリヤ金属と、窒化チタン膜とが順
次に積層されたバリヤ電極を有する複数のショットキー
バリヤダイオードが設けられている半導体装置によって
達成することができる。
（ｆ） 発明の実施例
以下１図面を参照して実施例によって詳細に説明する。
第２図は本発明にかかる一実施例の構造断面図を示して
おり、Ｄ３は膜厚の薄いアルミニウム膜１４を被着して
、Ｖｆを低くしたＳＢＤで、Ｄ４は膜厚の厚いアルミニ
ウム膜２４を被着して、Ｖｆを高くしたＳＢＤである。
おり、Ｄ３は膜厚の薄いアルミニウム膜１４を被着して
、Ｖｆを低くしたＳＢＤで、Ｄ４は膜厚の厚いアルミニ
ウム膜２４を被着して、Ｖｆを高くしたＳＢＤである。
その他の部月は、第１図と同し部材に同じ記号を符して
いる。
いる。
このような構造にすると、接触面積を増加させることな
く、又異種の電極を用いることなく、同じＩＣチップ上
のＳＢＤのｖｆを換えることができる。第３図に示す図
表はアルミニウム膜の膜厚とＶｆとの関係図表で、膜厚
が厚くなるに伴ってＶｆ値が高くなることを図示してい
る。又、アルミニラム膜の代わりにアルミニウム合金膜
、即ち０．５〜４％Ｃｕ、 ０．５〜１．５％Ｓｉを含
有した旧主体の合金膜をＳＢＤ電極として使用しても、
同様の傾向のＶｆ値が得られる。
く、又異種の電極を用いることなく、同じＩＣチップ上
のＳＢＤのｖｆを換えることができる。第３図に示す図
表はアルミニウム膜の膜厚とＶｆとの関係図表で、膜厚
が厚くなるに伴ってＶｆ値が高くなることを図示してい
る。又、アルミニラム膜の代わりにアルミニウム合金膜
、即ち０．５〜４％Ｃｕ、 ０．５〜１．５％Ｓｉを含
有した旧主体の合金膜をＳＢＤ電極として使用しても、
同様の傾向のＶｆ値が得られる。
次に、その形成方法を第４図ないし第８図に示す工程順
断面図によって説明する。まず、第４図に示すようにｐ
型シリコン基板１上の絶縁膜３に、公知の方法でｎ型シ
リコン領域２と接する電極窓をあけ、その上面にスパッ
タ法又は蒸着法で膜厚数１００人のアルミニウム膜１４
を被着し、更に同じくスパッタ法で膜厚１Ｏ００〜２０
００人のシリコン膜１１を被着する。この時、絶縁膜３
は熱生成した二酸化シリコン膜（ＳｉＯ２）膜で、電極
窓の大きさは３μｍ角程度とする。
断面図によって説明する。まず、第４図に示すようにｐ
型シリコン基板１上の絶縁膜３に、公知の方法でｎ型シ
リコン領域２と接する電極窓をあけ、その上面にスパッ
タ法又は蒸着法で膜厚数１００人のアルミニウム膜１４
を被着し、更に同じくスパッタ法で膜厚１Ｏ００〜２０
００人のシリコン膜１１を被着する。この時、絶縁膜３
は熱生成した二酸化シリコン膜（ＳｉＯ２）膜で、電極
窓の大きさは３μｍ角程度とする。
次いで、第５図に示すように公知のフォトプロセスによ
ってレジスト膜マスク（図示せず）を形成し、フレオン
（ＣＦ４）ガスを用いたドライエツチングによってシリ
コン膜１１をエツチングして、薄いアルミニウム膜を形
成しようとするＳＢＤの電極窓部分にアルミニウム膜１
４を露出させる。次いで、第６図に示すように再びその
上面にスパッタ法又は蒸着法で膜厚数１００人のアルミ
ニウム膜１２を被着する。
ってレジスト膜マスク（図示せず）を形成し、フレオン
（ＣＦ４）ガスを用いたドライエツチングによってシリ
コン膜１１をエツチングして、薄いアルミニウム膜を形
成しようとするＳＢＤの電極窓部分にアルミニウム膜１
４を露出させる。次いで、第６図に示すように再びその
上面にスパッタ法又は蒸着法で膜厚数１００人のアルミ
ニウム膜１２を被着する。
次いで、第７図に示すように全面を中性アルゴン原子で
軽くミリング（Ｍｉｌｌｉｎｇ） シた後、フレオンに
よってシリコン膜１１をエツチングし、同時にシリコン
膜１１上のアルミニウム膜１２をリフトオンして除去す
る。次いで、第８図に示すようにスパッタ法によって表
面をアルゴンイオンでスパッタエッチした後、同じくス
パック法によって膜厚１５００〜２０００人のＴｉＮ膜
５とＩｌ臭厚８０００人のアルミニウム膜６ （配線）
を被着させる。この場合に、スパンタエソチ、スパッタ
被着の両工程は同一装置内で行なうことができる。
軽くミリング（Ｍｉｌｌｉｎｇ） シた後、フレオンに
よってシリコン膜１１をエツチングし、同時にシリコン
膜１１上のアルミニウム膜１２をリフトオンして除去す
る。次いで、第８図に示すようにスパッタ法によって表
面をアルゴンイオンでスパッタエッチした後、同じくス
パック法によって膜厚１５００〜２０００人のＴｉＮ膜
５とＩｌ臭厚８０００人のアルミニウム膜６ （配線）
を被着させる。この場合に、スパンタエソチ、スパッタ
被着の両工程は同一装置内で行なうことができる。
ここに、ＴｉＮ膜５はアルミニウム膜６からなる配線と
アルミニウム接触電極とが製造中の熱処理あるいはＩＣ
動作中の温度上昇によって反応するのを防ぐための遮蔽
層である。即し、アルミニウム接触電極は、以降の工程
の熱処理によってシリコンと反応して、シリコンを含ん
だ電極となるが、両アルミニウムを接触していると、接
触電極に含まれるシリコンが更にアルミニウム膜６に送
り出されて、更にまた接触電極がシリコン領域２と反応
する。このような繰り返えしシリコンを送り出す反応を
抑制するためで、そうするとＳＢＤのＶｆ値やその他の
トランジスタ特性が安定化されるからである。
アルミニウム接触電極とが製造中の熱処理あるいはＩＣ
動作中の温度上昇によって反応するのを防ぐための遮蔽
層である。即し、アルミニウム接触電極は、以降の工程
の熱処理によってシリコンと反応して、シリコンを含ん
だ電極となるが、両アルミニウムを接触していると、接
触電極に含まれるシリコンが更にアルミニウム膜６に送
り出されて、更にまた接触電極がシリコン領域２と反応
する。このような繰り返えしシリコンを送り出す反応を
抑制するためで、そうするとＳＢＤのＶｆ値やその他の
トランジスタ特性が安定化されるからである。
次いで、公知のフォトプロセスによってアルミニウム配
線６ 、 Ｔｉ Ｎ ［％ ５およびアルミニウム膜１
４゜１２をパターンニングして、第２図に示ず構造のＳ
ＢＤが形成される。そうすると、アルミニウム膜１４と
アルミニウム膜１２とが−っになって、厚いアルミニウ
ム膜２４が形成され、Ｄ４はＶｆの高いＳＢＤとなり、
Ｄ８は薄いアルミニウム膜１４の接触電極が形成されて
、Ｖｆの低いＳＢＤとなる。
線６ 、 Ｔｉ Ｎ ［％ ５およびアルミニウム膜１
４゜１２をパターンニングして、第２図に示ず構造のＳ
ＢＤが形成される。そうすると、アルミニウム膜１４と
アルミニウム膜１２とが−っになって、厚いアルミニウ
ム膜２４が形成され、Ｄ４はＶｆの高いＳＢＤとなり、
Ｄ８は薄いアルミニウム膜１４の接触電極が形成されて
、Ｖｆの低いＳＢＤとなる。
このようにして、膜厚の異なる接触電極が比較的容易に
形成される。尚、形成方法はこの他にも種々の変形した
形成方法を採ってもよ−い。
形成される。尚、形成方法はこの他にも種々の変形した
形成方法を採ってもよ−い。
ｔｇ） 発明の効果
以上の説明かち明らかなように、本発明にょれば接触面
積を変化させることなく、ＳＢＤのＶｆを換えることが
できるから、ＩＣの集積度向上に顕著に寄与するもので
ある。
積を変化させることなく、ＳＢＤのＶｆを換えることが
できるから、ＩＣの集積度向上に顕著に寄与するもので
ある。
第１図は従来のＳＢＤの構造断面図、第２図は本発明に
がかるＳＢＤの構造断面図、第３図はアルミニウム膜の
膜厚とＶｆとの関係図表、第４図〜第８図はその工程順
断面図である。 図中、１はｐ型シリコン基板、２はｎ型シリコン領域、
３は絶縁膜、４．１４．２４．１２ばアルミニウム接触
電極（膜）、５はＴｉＮ膜、６ばアルミニウム配線、１
１ばシリコン膜を示している。 第１図 第２図 Ａｔ ８頁Ａ１（入） 第４ｆ１２１ 第５図 第６１！１
がかるＳＢＤの構造断面図、第３図はアルミニウム膜の
膜厚とＶｆとの関係図表、第４図〜第８図はその工程順
断面図である。 図中、１はｐ型シリコン基板、２はｎ型シリコン領域、
３は絶縁膜、４．１４．２４．１２ばアルミニウム接触
電極（膜）、５はＴｉＮ膜、６ばアルミニウム配線、１
１ばシリコン膜を示している。 第１図 第２図 Ａｔ ８頁Ａ１（入） 第４ｆ１２１ 第５図 第６１！１
Claims (2)
- （１）、膜厚の異なる同一材料からなるバリヤ電極を半
導体基板に接触させて、異なる順方向立上がり電圧を有
する複数のショットキーバリヤダイオードが設けられて
いることを特徴とする半導体装置。 - （２）、前記バリヤ電極が膜厚の異なるアルミニウム膜
あるいはアルミニウム合金膜からなるバリヤ金属と、窒
化チタン膜とが順次に積層されていることを特徴とする
特許請求の範囲第１項記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24836183A JPS60136269A (ja) | 1983-12-23 | 1983-12-23 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24836183A JPS60136269A (ja) | 1983-12-23 | 1983-12-23 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60136269A true JPS60136269A (ja) | 1985-07-19 |
Family
ID=17176952
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24836183A Pending JPS60136269A (ja) | 1983-12-23 | 1983-12-23 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60136269A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6376441A (ja) * | 1986-09-19 | 1988-04-06 | Nec Corp | 半導体装置 |
-
1983
- 1983-12-23 JP JP24836183A patent/JPS60136269A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6376441A (ja) * | 1986-09-19 | 1988-04-06 | Nec Corp | 半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3290127A (en) | Barrier diode with metal contact and method of making | |
| US3237271A (en) | Method of fabricating semiconductor devices | |
| JPH07120653B2 (ja) | モノリシック集積回路の製造方法 | |
| US3654526A (en) | Metallization system for semiconductors | |
| US3924320A (en) | Method to improve the reverse leakage characteristics in metal semiconductor contacts | |
| US3710204A (en) | A semiconductor device having a screen electrode of intrinsic semiconductor material | |
| JPH04369861A (ja) | 化合物半導体集積回路用容量素子の製造方法 | |
| US5528081A (en) | High temperature refractory metal contact in silicon integrated circuits | |
| JPS60136269A (ja) | 半導体装置 | |
| JPS593978A (ja) | 半導体装置 | |
| US3350760A (en) | Capacitor for miniature electronic circuits or the like | |
| US5350711A (en) | Method of fabricating high temperature refractory metal nitride contact and interconnect structure | |
| US5686323A (en) | Method of manufacturing a semiconductor device having an out diffusion preventing film | |
| JPH0241902B2 (ja) | ||
| JPH0587137B2 (ja) | ||
| JPH04317374A (ja) | ＳｉＣデバイスの電極形成方法 | |
| JPH0283920A (ja) | 半導体装置の製造方法 | |
| JPH0578181B2 (ja) | ||
| JPS59150421A (ja) | 半導体装置の製造方法 | |
| JPS5856459A (ja) | 半導体装置の製造方法 | |
| GB2079050A (en) | Schottky contacts | |
| JPS59111367A (ja) | 半導体装置の製造方法 | |
| JPS62193280A (ja) | シヨツトキ−バリアダイオ−ド | |
| JPS6141250Y2 (ja) | ||
| JPH06104428A (ja) | 半導体装置及びその製造方法 |