JPS60132383A - Printed circuit board - Google Patents

Printed circuit board

Info

Publication number
JPS60132383A
JPS60132383A JP24122983A JP24122983A JPS60132383A JP S60132383 A JPS60132383 A JP S60132383A JP 24122983 A JP24122983 A JP 24122983A JP 24122983 A JP24122983 A JP 24122983A JP S60132383 A JPS60132383 A JP S60132383A
Authority
JP
Japan
Prior art keywords
printed wiring
wiring board
circuit
diode
board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP24122983A
Other languages
Japanese (ja)
Other versions
JPH0363236B2 (en
Inventor
稲田 周次
澤江 清
猪原 章夫
吉晴 金谷
上出 久
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP24122983A priority Critical patent/JPS60132383A/en
Publication of JPS60132383A publication Critical patent/JPS60132383A/en
Publication of JPH0363236B2 publication Critical patent/JPH0363236B2/ja
Granted legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.

Description

【発明の詳細な説明】 技術分野 本発明は、重子部品が実装される印刷配線基板に関する
DETAILED DESCRIPTION OF THE INVENTION Technical Field The present invention relates to a printed wiring board on which heavy components are mounted.

背景技術 従来から一般にマトリクス構造を有したパネルディスプ
レイの印刷配線基板よシ多数の電極を取シ出し、その他
の印刷配線基板の電極と接続する場合、側基板の接続部
の電極の一部分を用いて仮止めの半田付けを行なう。こ
の場合両基板の接続部の電極が相対しているため、接続
部全直接加熱することが不可能である。
BACKGROUND ART Conventionally, when a large number of electrodes are extracted from a printed wiring board of a panel display having a matrix structure and connected to electrodes of other printed wiring boards, a part of the electrodes at the connection part of the side board is used. Perform temporary soldering. In this case, since the electrodes at the connecting portions of both substrates are facing each other, it is impossible to directly heat the entire connecting portion.

目 的 本発明の目的は、上述の技術的。4;駒ケ解決し一1両
方の印刷配線基板の半田付けによる仮止めが簡単に行な
うことができる印刷配線基板を提供することである。
Object The object of the present invention is to meet the above-mentioned technical objectives. 4; To provide a printed wiring board in which both the printed wiring boards can be easily temporarily fixed by soldering.

実施例 薄膜EL素子等のXYマトリクス電極構造を持つ表示素
子が実装された表示装置全駆動する場合、駆動に必要な
全電極に対し、これと同数の駆動回路が必要となる。E
Lとはエレクトロ・ルミネッセンスの略称である。例え
ばX側に240ライン、Y側に320ラインの電極が配
設された表示装置に於いては、駆動回路は合計560個
必要になる。
In order to fully drive a display device in which display elements having an XY matrix electrode structure such as the thin film EL element of the embodiment are mounted, the same number of drive circuits are required for all the electrodes required for driving. E
L is an abbreviation for electroluminescence. For example, in a display device having 240 lines of electrodes on the X side and 320 lines on the Y side, a total of 560 drive circuits are required.

従って従来よりこの様な非常に数多くの電極および駆動
回路を処理するために駆動回路および実装方法に関して
は種々の改良技術が提唱されてきた。
Therefore, in order to process such a large number of electrodes and drive circuits, various improved techniques have been proposed regarding drive circuits and mounting methods.

第1図はこの一例を示す薄膜EL表示装置の周辺回路の
ブロック図である。以下、第1図に基いて詳説する。マ
) IJクス電極金持つ表示素子1を駆動する場合、第
1図に示すようにマトリクス電極と1対1に対応する電
極駆動回路2,3およびこれらを制御するロジック回路
(直並列変換転送回路6,7、記憶回路5、ゲート回路
4等)が必要となる。さらにロジック回路間の接続線数
およびロジック回路とマ) IJクス電極間の接続線数
は膨大な数になる。これに対してデータ回路8,9およ
び制御回路10よりロジック回路に信号を送る約数は数
本で済み、ロジックをセラミック等の基板上に形成する
ことによって集積回路内でロジック間接続線数を処理す
ることができる。また電極駆動回路部分においても第2
図に示すごとく高電圧駆動トランジスタ11のドレイン
とダイオード12のカソードを接続して交点を高電圧出
力として取り出しており、高電圧駆動トランジスタ11
を含んだ高電圧枢動集積回路13と高電圧駆動ダイオー
ドアレイ14の2チツプを用いて構Xiる場合、必然的
に交点が生じるため、これら2チツプを1組として数組
を小さな基板上にのせ基板内で配線を処理したハイブリ
ッド型のものが提案されている(特願昭51−8742
0号、特願昭51−106518号参照)。この提案に
おいては複雑な回路系については同一基板上で処理し、
この基板をフレキシブル基板等のマザーボードに付設し
、少ない人力に対してマトリクス電極と1対1に対応し
た出力線を得ている。
FIG. 1 is a block diagram of peripheral circuits of a thin film EL display device showing one example of this. A detailed explanation will be given below based on FIG. When driving a display element 1 having IJ electrodes, as shown in FIG. 6, 7, memory circuit 5, gate circuit 4, etc.) are required. Furthermore, the number of connection lines between logic circuits and the number of connection lines between logic circuits and I/J box electrodes are enormous. On the other hand, only a few wires are needed to send signals from the data circuits 8 and 9 and the control circuit 10 to the logic circuit, and by forming the logic on a substrate such as ceramic, the number of connection lines between the logic can be reduced within the integrated circuit. can be processed. Also, in the electrode drive circuit part, the second
As shown in the figure, the drain of the high voltage drive transistor 11 and the cathode of the diode 12 are connected and the intersection is output as a high voltage output.
When using two chips, the high-voltage pivoting integrated circuit 13 containing the high-voltage driving diode array 14, and the high-voltage drive diode array 14, intersection points inevitably occur, so several sets of these two chips are placed on a small board. A hybrid type has been proposed in which wiring is processed within the overlying board (Japanese Patent Application No. 51-8742).
No. 0, see Japanese Patent Application No. 51-106518). In this proposal, complex circuit systems are processed on the same board,
This board is attached to a motherboard such as a flexible board to obtain output lines in one-to-one correspondence with the matrix electrodes with little human effort.

第2図けX−Yマトリクス電極の駆動ラインの一実施例
を示す要部を拡大した電気回路図である。
FIG. 2 is an enlarged electrical circuit diagram showing an embodiment of the driving line of the XY matrix electrode in FIG. 2;

薄膜EL表示素子1に配設されるX−Yマトリクス電極
の一方の電極ライン群に高電圧駆動トランジスタ11と
高電圧駆動ダイオード12が各々1本のラインに対して
1個づつ傍続されている。
A high voltage drive transistor 11 and a high voltage drive diode 12 are connected to one electrode line group of the X-Y matrix electrodes arranged in the thin film EL display element 1, one for each line. .

従って、高電圧駆動ダイオード12はそれぞれ電極ライ
ン数だけ必要となり、トランジスタ11の集積されたト
ランジスタアレイ13とダイオード12の集積されたダ
イオードアレイ14が形成される。トランジスタ11と
ダイオード12は1対1に対応して接続されその接続点
で各電極ラインと1対1に接続される。
Therefore, the number of high-voltage driving diodes 12 required is the same as the number of electrode lines, and a transistor array 13 in which transistors 11 are integrated and a diode array 14 in which diodes 12 are integrated are formed. The transistors 11 and diodes 12 are connected in a one-to-one correspondence, and are connected one-to-one to each electrode line at the connection point.

各トランジスタ11は電極ラインの各々に対して選択的
に駆動電圧を印加する回路素子であシ、また各ダイオー
ド12は、薄膜EL累子の如く高電圧駆動される表示装
置の電極ラインの各々に対して保箇作用ヶするもので、
過電流防止のために必要となる回路素子である。従って
トランジスタ11とダイオード12は互いにまた電極ラ
インに対して1対1に対応配設されている。
Each transistor 11 is a circuit element that selectively applies a driving voltage to each electrode line, and each diode 12 is a circuit element that selectively applies a driving voltage to each electrode line, and each diode 12 applies a driving voltage to each electrode line of a display device driven at a high voltage, such as a thin film EL transistor. It has a protective effect against
This is a circuit element required to prevent overcurrent. Therefore, the transistor 11 and the diode 12 are arranged in a one-to-one correspondence with each other and with respect to the electrode lines.

第3図は、回路素子全搭載した回路基板の装部断面図で
ある。
FIG. 3 is a sectional view of the mounting part of the circuit board on which all circuit elements are mounted.

有機フィルム等から成る可撓性を有する基板21の画面
に導体配線22を形成し、表裏両面の導体配線22は基
板21に形成したスルホール23により電気的導通を得
る。この部分が延設されてX−Yマトリクス電極の電極
ラインに接続される。
Conductive wiring 22 is formed on the screen of a flexible substrate 21 made of an organic film or the like, and electrical continuity is obtained between the conductive wiring 22 on both the front and back surfaces through through holes 23 formed in the substrate 21. This portion is extended and connected to the electrode line of the XY matrix electrode.

基板21の一方の面の導体配線22上には第2図に示す
トランジスタ11が所定数集積された駆動乗積回路即ち
トランジスタアレイ13かう成ルトランジスタパッケー
ジ24が搭載され、他方の面の導体配線22上には同様
にダイオード12か所定数集積されたダイオードアレイ
14から成るダイオードパッケージ25が搭載されてい
る。トランジスタパッケージ24及びダイオードパッケ
ージ25は外形が略々同一形状となるように樹脂モール
ドされ、左右のリード端子で導体配線22上に表裏両方
向より同一位置に接続されている。この接続は半田リフ
ロー等が実施に供される。尚スルホール23はスペース
ファクタの利得を考慮してこの左右のリード端子の内方
位置に形成されている。トランジスタパッケージ24及
びダイオードパッケージ25のリードは導体間a22i
介して互いに同数の電極ライン複数本に接続される。
On the conductor wiring 22 on one side of the substrate 21 is mounted a multiplier circuit for driving a driver, i.e., a transistor array 13, in which a predetermined number of transistors 11 shown in FIG. A diode package 25 comprising a diode array 14 in which a predetermined number of diodes 12 are similarly integrated is mounted on the diode package 22 . The transistor package 24 and the diode package 25 are resin-molded so that their external shapes are substantially the same, and are connected to the conductor wiring 22 at the same position from both the front and back directions using left and right lead terminals. This connection is performed by solder reflow or the like. Note that the through holes 23 are formed at inner positions of the left and right lead terminals in consideration of space factor gain. The leads of the transistor package 24 and diode package 25 are connected between conductors a22i.
They are connected to a plurality of electrode lines of the same number through each other.

接続される電極ライン数は各パッケージ24,25内に
集積された各回路素子数で定まり、電極の全ライン数に
より基板21上に搭載されるパッケージ24.25の数
が決定される。
The number of connected electrode lines is determined by the number of circuit elements integrated in each package 24, 25, and the number of packages 24, 25 mounted on the substrate 21 is determined by the total number of electrode lines.

基板21の表裏両面に搭載されるトランジスタパッケー
ジ24、ダイオードパッケージ25け表裏対称に配置構
成され、各々均一ピッチで基板21上に配列することが
できる。
The transistor packages 24 and diode packages 25 mounted on both the front and back surfaces of the substrate 21 are arranged symmetrically on the front and back, and can be arranged on the substrate 21 at a uniform pitch.

第4図は、本発明の一実施例の印刷配線基板の接続部細
道の平向図である。第4図(a)の印刷配線基板33と
同じパターンが形成された他の印刷配線基板35と全重
ね合わせ接続する際、印刷配線基板33の表面38のパ
ターン31と印刷配線基板35のパターン36との部分
で仮半田付けを行なう。このような仮半田付けをしやす
くするために、第4図(C)に示すように印刷配線基板
33の裏向39には、スルホール34の周囲にランド3
7が設けられる。印刷配線基板33のパターン31と印
刷配線基板35のパターン36との部分で半田付けを行
なうとき、第4図(c)に示すランド37にヒータ全接
触させると、ヒータからの熱はパターン34上の半田メ
ッキを迅速かつ確実に溶かし、半田付けを行なう。この
よう+c 1.て印刷配線基板33と印刷配線基板35
とが、仮半田付けされる。
FIG. 4 is a plan view of a narrow connecting portion of a printed wiring board according to an embodiment of the present invention. When the printed wiring board 33 in FIG. 4(a) and another printed wiring board 35 on which the same pattern is formed are fully overlapped and connected, the pattern 31 on the surface 38 of the printed wiring board 33 and the pattern 36 on the printed wiring board 35 Perform temporary soldering on the part. In order to facilitate such temporary soldering, lands 3 are provided around the through holes 34 on the back side 39 of the printed wiring board 33, as shown in FIG. 4(C).
7 is provided. When soldering between the pattern 31 of the printed wiring board 33 and the pattern 36 of the printed wiring board 35, if the heater is brought into full contact with the land 37 shown in FIG. 4(c), the heat from the heater will be transferred onto the pattern 34. To quickly and reliably melt solder plating and perform soldering. Like this +c 1. Printed wiring board 33 and printed wiring board 35
are temporarily soldered.

その後は、印刷配線基板33と印刷配線基板35との各
パターン32.39の半田付け、ならびに樹脂接続を行
なう。
After that, the patterns 32 and 39 of the printed wiring board 33 and the printed wiring board 35 are soldered and connected with resin.

このような印刷配線基板は、第1図に示すような回路端
子が多いものを接続するときの仮半田付けに有効である
Such a printed wiring board is effective for temporary soldering when connecting a circuit with many circuit terminals as shown in FIG.

効果 以上のように本発明によれは、両面印刷配線基板の接続
部側のスルホールの周囲にランドを設けることによって
、他の印刷配線基板の接続部との仮半田付けが迅速かつ
確実に行なうことができる。
Effects As described above, according to the present invention, by providing a land around the through-hole on the connection portion side of a double-sided printed wiring board, temporary soldering to the connection portion of another printed wiring board can be performed quickly and reliably. I can do it.

また基板の接続作業の時間も短縮することができる。Further, the time required for connecting the circuit boards can also be shortened.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は薄膜エレクトロルミネッセンス表示装置の周辺
回路のブロック図、第2図はX−Yマトリクス電極の駆
動ラインの一実施例を示す要部全拡大した電、気回路図
、第3図は回路素子を搭載した回路基板の要部断面図、
第4図は本発明の一実施例の印刷配線基板33の接続部
付近の平面図である。 31.36・・・パターン、33.35・・・印刷配線
基板、34・・・スルホール、37・・・ランド、38
・・・印刷配線基板330表面、39・・・印刷配線基
板33の裏面 代理人 弁理士 西教圭−1iじ 第4 (b) ( (c) 口 手続補正書 特願昭58−24122−9 2、発明の名称 印刷配線基板 3、補正をする者 事件との関係 出願人 住所 名 称(504) シャープ株式会社 代表者 自発補正 6、補正の対象 明細書の発明の詳細な説明の欄 7、補正の内容 (1)明細書第7頁第13行目〜第14行目を下記のと
おりに訂正する。 記 にヒータを接触させると、ヒータからの熱はスルホール
34を通しパターン31上の半田メッキを迅速かつ確実
に溶かし、 (2)明細書第7頁第18行目において[ならびに」と
あるを「あるいは]に訂正する。 (3)明細書第8頁第6行目を下記のとおりに訂正する
。 記 ることによってヒータの熱伝導効果を高め、他の印刷配
線基盤の接続部との 以上
Fig. 1 is a block diagram of the peripheral circuit of a thin film electroluminescent display device, Fig. 2 is a fully enlarged electrical and electrical circuit diagram showing an example of the drive line of the X-Y matrix electrode, and Fig. 3 is the circuit. A cross-sectional view of the main parts of a circuit board equipped with an element,
FIG. 4 is a plan view of the vicinity of the connection portion of the printed wiring board 33 according to an embodiment of the present invention. 31.36... Pattern, 33.35... Printed wiring board, 34... Through hole, 37... Land, 38
...Printed wiring board 330 surface, 39...Printed wiring board 33 back surface Agent Patent attorney Kei Nishi-1i No. 4 (b) ((c) Written amendment to oral proceedings Patent application 1982-24122-9 2. Name of the invention Printed wiring board 3. Relationship with the case of the person making the amendment Applicant's address and name (504) Spontaneous amendment by the representative of Sharp Corporation 6. Detailed description of the invention in the specification to be amended 7. Contents of the amendment (1) Lines 13 to 14 on page 7 of the specification are corrected as follows. Dissolve the plating quickly and reliably. (2) In the 18th line of page 7 of the specification, [and] is corrected to ``or.'' (3) The 6th line of page 8 of the specification is as follows: Correct to

Claims (1)

【特許請求の範囲】[Claims] 両面配線パターン金有する両面印刷配線基板の一方面と
、他の印刷配線基板の接続部のパターンと全重ね合わせ
半田接続する際の熱伝導を行なうため、前記両面印刷配
線基板の他方面の接り1部側のスルホールの周囲にラン
ドを設けることを特徴とする印刷配線基板。
One side of the double-sided printed wiring board having a double-sided wiring pattern is bonded to the other side of the double-sided printed wiring board in order to conduct heat conduction when fully overlapping solder connection is made with the pattern of the connection part of the other printed wiring board. A printed wiring board characterized in that a land is provided around a through hole on one side.
JP24122983A 1983-12-20 1983-12-20 Printed circuit board Granted JPS60132383A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP24122983A JPS60132383A (en) 1983-12-20 1983-12-20 Printed circuit board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP24122983A JPS60132383A (en) 1983-12-20 1983-12-20 Printed circuit board

Publications (2)

Publication Number Publication Date
JPS60132383A true JPS60132383A (en) 1985-07-15
JPH0363236B2 JPH0363236B2 (en) 1991-09-30

Family

ID=17071119

Family Applications (1)

Application Number Title Priority Date Filing Date
JP24122983A Granted JPS60132383A (en) 1983-12-20 1983-12-20 Printed circuit board

Country Status (1)

Country Link
JP (1) JPS60132383A (en)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56174878U (en) * 1980-05-26 1981-12-23
JPS5783093A (en) * 1980-11-12 1982-05-24 Matsushita Electric Ind Co Ltd Method of connecting flexible printed circit board

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56174878U (en) * 1980-05-26 1981-12-23
JPS5783093A (en) * 1980-11-12 1982-05-24 Matsushita Electric Ind Co Ltd Method of connecting flexible printed circit board

Also Published As

Publication number Publication date
JPH0363236B2 (en) 1991-09-30

Similar Documents

Publication Publication Date Title
US5893623A (en) Structure and method for mounting semiconductor devices, and liquid crystal display
KR100987479B1 (en) Semiconductor chip and semiconductor chip package using the same
US5773884A (en) Electronic package with thermally conductive support member having a thin circuitized substrate and semiconductor device bonded thereto
KR100257028B1 (en) Drive circuit connection structure and display apparatus including the connection structure
JPH05160290A (en) Circuit module
US4949220A (en) Hybrid IC with heat sink
JP3123616B2 (en) Liquid crystal display device mounting method
US5184284A (en) Method and apparatus for implementing engineering changes for integrated circuit module
US6101098A (en) Structure and method for mounting an electric part
US20080223611A1 (en) Printed wiring board and electric apparatus
JPS60132383A (en) Printed circuit board
JP3013433B2 (en) Wiring connection structure and electro-optical device
JP3987288B2 (en) Semiconductor element mounting structure and liquid crystal display device
JP3308047B2 (en) Semiconductor device
JPH0555719A (en) Circuit board
US20210335685A1 (en) Moistureproofing chip on film package
JPH04338599A (en) Mounting board and mounting structure thereof
JP2542636B2 (en) Film carrier
JP3608514B2 (en) Semiconductor element mounting structure and electronic device
JP3044415B2 (en) Electronic circuit module
US6410860B2 (en) Electronic circuit package assembly with solder interconnection sheet
JP2879503B2 (en) Surface mount type electronic circuit device
JP3113669B2 (en) Liquid crystal display
JPS62208691A (en) Double-sided mounting hybrid integrated circuit
JPS6169191A (en) Mounting structure of electronic part

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees