JPS60129802A

JPS60129802A - パルス幅変調制御回路

Info

Publication number: JPS60129802A
Application number: JP23862883A
Authority: JP
Inventors: Hisashi Kinoshita; 木下　久
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 1983-12-16
Filing date: 1983-12-16
Publication date: 1985-07-11

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】産業上の利用分野本発明は、工作機械や産業用ロボットを駆動するザーポ
システムのフィードバック制御におけるパルス幅変調制
御回路に関するものである。

従来例の構成とその問題点従来のパルス幅変調制御回路を第１図に示し、パルス幅
変調制御回路で駆動されるパワー回路の一例を第２図に
示す。第１図において、（１）は減算器、（２）は加算
器、（３）と（６）は入力電圧がｂｖ以上の時出力をハ
イにする比較器、（４）と（５）Ｊｉ入力電圧が一ΔＶ
以下の時出力をハイにする比較器で、Ｖｓ、■４、■６
■６はそれぞれ比較器（３）、（４）、（５）、（６）
の出力信号である。■１はパルス幅変調制御回路の入力
である制御信号、Ｖ２は図外三角波発生回路から出力さ
れた三角波で、それぞれ減算器（１）及び加勢、器（２
）に入力されている。っ減算器（１）では入力の制御信号Ｖｌから三角波ｖ２を
減算し、その出力信号が＋Δ■以１上の時比較器（３）
の出力ｖ３はハイとなり、その他の時はローとなる。

また減算器（１）の出力信号が−ΔＶ以下の時比較器（
４）の出力■４はハイとなり、その他の時はローとなる
。

また加算器（２）では制御信号Ｖ１と三角波ｖ２を加算
し、その出力信号が一Δ■以下の時比較器（５）の出力
ｖ６はハイとなり、その他の時はローとなる。また加算
器（２）の出力信号が＋０７以上の時比較器（６）の出
力■６はハイとなシ、その他の時はローとなる。

これら比較器（３）、（４）、（５）、（６）の出力ｖ
３、ｖ４、ｖ５、ｖ６は、第２図に示す様に、モータ（
６）に電圧を供給するブリッジ回路のパワートランジス
タのベース入力とされている。このブリッジ回路では、
対角線上のパワートランジスタによってモータＣ）にパ
ワーを供給するため、出力■３と■６、また出力■４と
■６の重なシ期間にモータＣ）にパワーが供給されるこ
とになる。

したがって、制御信号Ｖ１が零の場合の各部の波形を示
す第６図から明らかな様に１制御信号Ｖｌが零の場合に
は■３と■６、またｖ４とｖ６の重なシ区間は零であり
、モータ（Ｍ）に流れる電流工Ｍも零である。

しかし、第６図から明らかな様に１ｖｓｌ≦Δ■の場合
にも工Ｍ＝Ｑである。この様に、モータの誘起電圧を電
源に帰還しないタイプの従来のパルス幅変調制御回路に
おいては、制御信号Ｖｔに対して不感帯±ΔＶを有し、
その範囲内の制御信号ｖ１に対しては出力が零となる欠
点があった。

発明の目的本発明は、上記従来の欠点に鑑み、モータの誘起電圧を
電源に帰還しないパルス幅変調制御回路において、不感
帯を持たないパルス幅変調制御回路を提供することを目
的とする。

発明の構成本発明は、この目的を達成するため、第１および第２の
三角波発生回路と、前記第１の三角波発生回路の出力信
号とパルス幅を制御する制御信号とを入力とする第１の
加算器と、前記第１の加算器の出力信号と前記第２の三
角波発生回路の出力信号とを人力とする第２の加算器と
、前記第１の加算器の出力信号から前記第２の三角波発
生回路の出力信号を減算する減算器と、前記減算器の出
力信号が正の基準値以上の時出力をハイにする第１の比
較器と、前記減算器の出力信号が負の基準値以下の時出
力をハイにする第２の比較器と、前記第２の加算器の出
力信号が負の基準値以下の時出力をハイにする第３の比
較器と、前記第２の加算器の出力信号が正の基準値以上
の時出力を／”ｔイにする第４の比較器とで構成し、制
御信号が微小レベルにおいても不感帯を生じない柳にし
たパルス幅変調制御回路を提供する。

実施例の説明以下、本発明の一実施例を第４図及び第５図に基づいて
説明する。第４図の回路図において、第１図で説明した
ものと実質的に同一のものについては同じ参照香号を付
して説明を省略する。減算器（１）及び加算器（２）の
前段に第１の加算器（７）が設けられて、前記加算器（
２）は第２の加算器とされている。第１の加算器（７）
には制御信号■ｌと新たに設けられた図外の第１の三角
波発生回路から出力された三角波■７が入力され、その
出力が減算器（１）と第２の減算器（２）に入力されて
いる。また、従来から設けられていた図外の第２の三角
波発生回路からの三角波■２も減算器（１）と第２の減
算器（２）　Ｋ入力されている。

この様な回路構成において、パルス幅を制御する制御信
号■１と第１の三角波発生回路の出力■７とを第１の加
算器（７）で加算し、この第１の加算器（７）の出力信
号から第２の三角波発生回路の出力ｖ２を減算器（１）
で減算し、前記第１の加算器（７）の出力信号と第２の
三角波発生回路の出力ｖ２を第２の加算器（２）で加算
する。以下従来例と同様に、前記減算器（１）の出力信
号を入力とする第１と第２の比較器（３）（４）の出力
をそれぞれＶ１３およびＶＳ２とし、前記第２の加算器
（２）の出力信号を入力とする第６と第４の比較器（５
）　（６）の出力をそれぞれＶ１５およびＶｓｇトスル
。コレラ出力信号ＶＩ３、ＶＳ２、Ｖｔａ、Ｖ１６はそ
れぞれ従来例の出力信号■３、■４、■６、■６　と同
様に第２図に示すパワー回路のパワートランジスタのペ
ースに入力される。

かくして制御信号Ｖ’ｌが零の場合の各部の波形を示す
第５図から明らかな様に、制御信号■１が零の場合にも
出力信号■１３とＶｔａ及びＶＳ２とＶｔａに重な多区
間が生じ、モータ悴）に交流電流工Ｍが流れる。

なお、２つの前記三角波発生回路の出力信号■７および
ｖ２において、出力信号■７の周波数の上限は出力信号
■２の周波数の半分であシ、下限はフィードバックシス
テムの応答周波数に悪影響を与えない範囲である。また
前記出力信号■７の振幅はａＶ以上で上限は前記三角波
■２の振幅以下であるが、振幅が小さい方が前記制御信
号■１が零の場合のモータ電流工Ｍの実効・値が小さい
。

発明の効果本発明のパルス幅変調１１Ｊ御回路によれは、以上の説
明から明らかな様に、モータの誘起電圧を電源に帰還し
ないパルス幅変調制御回路において、パルス幅を制御す
る制御信号の微小レベルに対する不感帯領域をなくすこ
とができる。

【図面の簡単な説明】

第１図は従来のパルス幅変調制御回路図、第２図はパル
ス幅変調制御回路で駆動されるパワー回路の一例を示す
回路図、第３図は制御信号が零の場合の第１図及び第２
図の各部の出力波形図、第４図は本発明の一実施例のパ
ルス幅変調制御回路図、第５図は制御信号が零の場合の
第４図及び第２図の各部の出力波形図である。（１）は減算器、（２）　（７）は加算器、（３１（４
）’　（５）　（６）は比較器。＊　ノ　ｔ）（１第２ｔ２１１第３図第４図

Claims

【特許請求の範囲】

第１および第２の三角波発生回路と、前記第１の三角波
発生回路の出力信号とパルス−幅を制御する制御信号と
を入力とする第１の加算器と、前記第１の加算器の出力
信号と前記第２の三角波発生回路の出力信号とを入力と
する第２の加算器と、前記第１の加算器の出力信号から
前記第２の三角波発生回路の出力信＠を減算する減算器
と、前記減算器の出力信号が正の基準値以上の時出力を
７・イにする第１の比較器と、前記減算器の出力信号が
負の基準値以下の時出力をノ・イにする第２の比較器と
、前記第２の加算器の出力信号が負の基準値以下の時出
力をノ・イにする第３の比較器と、前記第２の加算器の
出力信号が正の基準値以上の時出力をハイにする第４の
比較器とを設けたパルス幅変調制御回路。