JPS60124763A - Input/output controller - Google Patents

Input/output controller

Info

Publication number
JPS60124763A
JPS60124763A JP58232704A JP23270483A JPS60124763A JP S60124763 A JPS60124763 A JP S60124763A JP 58232704 A JP58232704 A JP 58232704A JP 23270483 A JP23270483 A JP 23270483A JP S60124763 A JPS60124763 A JP S60124763A
Authority
JP
Japan
Prior art keywords
processing
command
fault
input
control device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP58232704A
Other languages
Japanese (ja)
Other versions
JPH0118460B2 (en
Inventor
Nobuhiro Koyama
小山 信弘
Tetsuo Kawamura
哲夫 川村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP58232704A priority Critical patent/JPS60124763A/en
Publication of JPS60124763A publication Critical patent/JPS60124763A/en
Publication of JPH0118460B2 publication Critical patent/JPH0118460B2/ja
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/10Program control for peripheral devices
    • G06F13/12Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor
    • G06F13/122Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor where hardware performs an I/O function other than control of data transfer

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)

Abstract

PURPOSE:To reduce generation of secondary fault and also to collect sufficient error information by providing a storage means stacking a command received from a channel device to attain the response of end of command reception even during the collection of the fault information. CONSTITUTION:When a fault in a processing unit is detected by a fault detector 14, a processing intermission latch 13 is set and the processing unit intermits the processing until the collection of fault information of the service processor is finished. After a sub-channel address and a command are stored tentatively in an address register 1 and a command register 2 during the intermission of this processing, they are stored in a command storage section 8 designated by a write pointer 6. A command reception end state word stored fixedly in a command reception end state word fixed storage section 12 after that is set to a state word register 10 via a selector 11 and responded to a channel device through a state word output bus 105. Generation of the secondary fault is reduced by providing a storage section 8 or the like in this way and fault information is collected sufficiently.

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は入出力制御装置に係シ、特に該装置の障害時に
障否情報の採集を行なう付属の装置によって同障害清報
の採集が行なわれる入出力制御装置に関するものである
[Detailed Description of the Invention] [Field of Application of the Invention] The present invention relates to an input/output control device, and in particular, when a failure occurs in the device, failure information is collected by an attached device that collects failure information. It relates to input/output control devices.

〔発明の背景〕[Background of the invention]

最近の大形電子計算機等データ処理装置には、障害が発
生したとよ、その障害情報を採集する独立した装置を備
えているものがある。この障害情報採集機能をもつ装置
は、監視装置あるいはサービスプロセッテとよはれてい
る(以下この装置をSVP;5ervice Proc
essorと略称する)。
Some recent data processing devices such as large-scale electronic computers are equipped with an independent device that collects failure information when a failure occurs. The device with this fault information collection function is called a monitoring device or service processor (hereinafter referred to as SVP).
(abbreviated as essor).

ところでこのようなデータ処理装置には、そのチャネル
装置を介して入出力装置iti、>るいは入出力制御装
置が接続される。たとえはディスク制御装置や通信制御
装置のような1171I輝装置は、それ自身計算機に匹
敵するデータ処理能力を備えておシ、その意味で一種の
データ処理装置どよぶことも可能であるが、チャネル装
置を介して上位の装置に接続されるという観点からする
と入出力制御装置の範ちゅうに入るものであり、以下チ
ャネル装置を介して上位の装置に接続される制御装置を
すべて入出力制御装置とよぶこと処する。
By the way, an input/output device iti or an input/output control device is connected to such a data processing device via the channel device. For example, a 1171I device such as a disk control device or a communication control device has a data processing capacity comparable to that of a computer, and in that sense can be called a type of data processing device. From the perspective of being connected to a higher-level device through a device, it falls under the category of an input/output control device, and hereinafter all control devices connected to a higher-level device through a channel device are referred to as input/output control devices. I will handle the call.

さて、このように複雑化した入出力制御装置にも障害情
報採集のためにSVPあるいはSVPの機能をもつ+3
A01を備える傾向にある。以下入出力制御装置に対す
るSVP機能について図面を用いて具体的に説明する。
Now, even in such a complicated input/output control device, it is necessary to have an SVP or SVP function for collecting fault information.
There is a tendency to have A01. The SVP function for the input/output control device will be specifically explained below using the drawings.

第1図は処理装置と入出力制御装置がそれぞれ専用の8
VPを備える場合の構成例を示す構成図である。処理装
置21は上位のデータ処理装置、通信制御装置26は処
理装置21と端末装置24間のデータ転送ン制御する装
置、チャネル装置22は通信制御装置26を処理装置2
1に接続するためのチャネル、端末装置24はこの通信
制飾装@25によって制御される端末装置である。5V
P25は、処理装置21の障害情報を採集する専用のS
VPである。処理ユニット261は、チャネル装置22
を介して処理装置21から与えられる指令の制御の下に
、端末装置24と処理装#21との間の人出力データの
転送を制御する部分である。SVPg32は、処理ユニ
ット231とは独立に設けられたSVPの機構あるいは
装置である。処理ユニット261は、障害が発生すると
処理を中断し、内部状態を凍結してS V P 232
に障害情報の採集を要求する。そして処理ユニット26
1は、5VP232による採集動作が終了すると、処理
を再開する。なお上記構成は通信制御装置がただ1つの
処理ユニット261を有する場合の例であるが、通信制
御装置26の処理能力を上げるために、2個以上の処理
ユニットを設けて処理を併行して行なってもよい。この
場合には、1台のS V P 232がこれらすべての
処理ユニットにサービスすることになる。
Figure 1 shows eight dedicated processing units and input/output control units.
It is a block diagram which shows the structural example in the case of providing VP. The processing device 21 is a higher-level data processing device, the communication control device 26 is a device that controls data transfer between the processing device 21 and the terminal device 24, and the channel device 22 is a device that controls the communication control device 26 as the processing device 2.
1, the terminal device 24 is a terminal device controlled by this communication decoration @25. 5V
P25 is an S dedicated to collecting failure information of the processing device 21.
It is VP. The processing unit 261 includes the channel device 22
This is a part that controls the transfer of human output data between the terminal device 24 and the processing device #21 under the control of commands given from the processing device 21 via the processing device #21. The SVPg32 is an SVP mechanism or device provided independently of the processing unit 231. When a failure occurs, the processing unit 261 interrupts processing, freezes the internal state, and returns the S V P 232
requests collection of failure information. and processing unit 26
1 restarts the process when the collection operation by the 5VP 232 is completed. Note that the above configuration is an example in which the communication control device has only one processing unit 261, but in order to increase the processing capacity of the communication control device 26, two or more processing units may be provided to perform processing in parallel. It's okay. In this case, one SVP 232 would service all of these processing units.

第2図は、処理装置と入出力制御装置が1台のSVPを
共用する場合の構成例を示す構成図である。装置30は
、処理装置1t21’、チャネル装置22′、通信制御
装置26′ およびディスク制御装置26を内蔵する全
体的な装置である。処理装置21′は処理装置21と同
等の機能をもつ上位のデータ処理装置、チャネル装置2
2′はチャネル装置22に相尚するチャネル装置、処理
ユニッ) 231’を備える通信制御装置23′は通1
g制御装置23と同等機能をもつ内蔵された通信制御装
置、ディスク制御装置26は処理装置21′とディスク
装置27間のデータ転送を制御する装置、ディスク装置
27はこのディスク制御装置26によって制御される装
置である。S V P 25’は、処理装置21′、通
信制御装置23′およびディスク制御装置26に対して
サービスするSVPである。
FIG. 2 is a configuration diagram showing an example of a configuration in which a processing device and an input/output control device share one SVP. The device 30 is an overall device that includes a processing device 1t21', a channel device 22', a communication control device 26', and a disk control device 26. The processing device 21' is a higher-level data processing device having the same function as the processing device 21, and is a channel device 2.
2' is a channel device similar to the channel device 22, a processing unit) 231', and a communication control device 23' is
A built-in communication control device and disk control device 26 having the same function as the g control device 23 is a device that controls data transfer between the processing device 21' and the disk device 27, and the disk device 27 is controlled by this disk control device 26. It is a device that The SVP 25' is an SVP that provides services to the processing device 21', the communication control device 23', and the disk control device 26.

上記のような入出力制御装置に対するSVPのサービス
をみるに、処理ユニット231,231’あるいはディ
スク制御装置26に障害が発生すると、S V P 2
5 /) ルイハS VP 25’ c7)採集i作カ
!了するまではこれらの入出力制御装置における処理を
再開でよない。これらの入出力制御装置は、チャネル装
置22.22’から指令が来ると、正常な場合、チャネ
ル装置22.22’に対し受入完了応答を返す(たとえ
ばよく知られたデータ処理装置の場合、処理装置に対し
て条件コード=0を返すことになる)。しかし入出力制
御装置が上記採果動作によって処理中断されていると、
何ら応答を返さないかあるいは指令受入保留の応答を返
す(たとえばデータ処理装置に対して条件コード−1を
返す)ことになる。処理装置21.21’側は応答が戻
るまでの時間および指令受入保留の応答を受けてから受
入完了応答を受けるまでの時間について時間監視をして
いるので、上記処理中断時間が長いといずれの場合もタ
イムアウトとなり、当該入出力制御装置は永久障害とし
て扱われ、当初の障害に加えてさらに2次障害を引き起
こすという問題がある。
Looking at the SVP service for the input/output control device as described above, when a failure occurs in the processing units 231, 231' or the disk control device 26, the SVP 2
5/) Ruiha S VP 25' c7) Gathering work! Processing in these input/output control devices cannot be restarted until the end of the process. When these input/output control devices receive a command from the channel device 22.22', if normal, they return an acceptance completion response to the channel device 22.22' (for example, in the case of a well-known data processing device, the processing (will return condition code = 0 to the device). However, if the input/output control device is interrupted by the above-mentioned fruit picking operation,
Either no response is returned, or a response indicating that command acceptance is pending is returned (for example, condition code -1 is returned to the data processing device). The processing devices 21 and 21' side monitors the time until the response returns and the time from receiving the command acceptance pending response until receiving the acceptance completion response, so if the above processing interruption time is long, either In this case, a timeout occurs and the input/output control device is treated as a permanent failure, causing a secondary failure in addition to the initial failure.

上記の問題は、1台のSVPが複数個の処理ユニットに
対してサービスする場合、あるいは複数個の入出力制御
装置や処理装置に対してサービスする場合であって、2
個以上の処理ユニットあるいは2個以上の入出力制御装
置/処理装置に同時に障讐が発生した場合はさらc!著
になる。すなわちこの場合には、曲の処理ユニット、入
出力制御装置にまたは処理装置について行なわれるSV
Pの採集動作の影響を受けて自己の処理中断時間がさら
に延びることは明らかである。
The above problem occurs when one SVP services multiple processing units, or multiple input/output control devices or processing devices.
If a failure occurs in two or more processing units or two or more input/output control devices/processing devices at the same time, c! Become a writer. That is, in this case, the SV performed on the music processing unit, the input/output control device, or the processing device
It is clear that the own processing interruption time is further extended due to the influence of P's collection operation.

〔発明の目的〕[Purpose of the invention]

本発明の目的は、障害情報の採集中も指令受入完了を応
答するよう忙した入出力制御装置を提供することKある
An object of the present invention is to provide a busy input/output control device that responds with command acceptance completion even while collecting fault information.

〔発明の概要〕[Summary of the invention]

本発明は、障害発生に伴なう処理中断時にチャネル装置
から受けた指令をスタックする記憶手段を設け、障害情
報の採果による処理中断中に#指令を該記憶手段に順次
格納するとともに該指令の各々に対して受入完了応答を
返す入出力制御装置イをq″j徴とする。
The present invention provides a storage means for stacking commands received from a channel device when processing is interrupted due to the occurrence of a fault, and sequentially stores # commands in the storage means while processing is interrupted due to failure information, and also stores the commands Let q″j be an input/output control device that returns an acceptance completion response to each of the following.

〔発明の実施例〕[Embodiments of the invention]

以下、本発明の一実施例について説明する。 An embodiment of the present invention will be described below.

〕・6図は、チャネル装置の発する指令に基づいて入出
力データの転送を制御する人出力制御装置ff内の処理
ユニットにおいて本発明洗関係する部分のブロック図で
ある。(8)において、1はチャネル装置から101の
アドレス入カバスヲ通して送られてくるサブチャネルア
ドレスを一時記憶するアドレスレジスタであり、2はこ
のサブチャネルアドレスと共にチャネル装置から102
の指令入力バスを通して送られてくる指令を−いない時
(以下、正常時という)は、1と2の出力はそれぞれ6
と4のセレクタおよび103のアドレスバスと104の
指令バスを通して5の処理制御部に送られて指令起動処
理に供せられる。
6 is a block diagram of the parts related to the present invention in the processing unit in the human output control device ff that controls the transfer of input/output data based on commands issued by the channel device. In (8), 1 is an address register that temporarily stores the subchannel address sent from the channel device through the 101 address input bus, and 2 is an address register that temporarily stores the subchannel address sent from the channel device through the 101 address input bus.
When there is no command sent through the command input bus (hereinafter referred to as normal time), the outputs of 1 and 2 are 6, respectively.
It is sent to the processing control unit 5 through the selector 4, the address bus 103, and the command bus 104, and is subjected to command activation processing.

5の処理制御部は11のセレクタを通して1oの状態語
レジスタに指令受入完了の状態語をセットし105の状
態語出力バスを通してチャネル装置に応答する。この指
令起動処理は、6,4および11のセレクタを通すこと
を除いて、一般に仰られたものであシ、ここではCれ以
上の説明を省略する。
The processing control unit 5 sets a status word indicating completion of command acceptance in the status word register 1o through the selector 11, and responds to the channel device through the status word output bus 105. This command activation process is generally described except for passing through selectors 6, 4, and 11, and the explanation beyond C is omitted here.

次に、障害発生時の第3図における動作を説明する。処
理ユニット内の障害が14の障害検出器で検出されると
、13の処理中断ラッチがセットされ、SVPの障害情
報採集が完了して10(Sの採集完了信号が発せられて
13の処理中断ラッチがリセットされるまでの間、処理
ユニットは処理を中断して、十分な障害情報が採果でき
るようにする。この処理中断中に、チャネル装置から発
せられたサブチャネルアドレスと指令は、各々1のアド
レスレジスタと2の指令レジスタ九一時記憶された後、
6の書き込みポインタで指定される80指令記憶部の記
憶エリアに記憶される。また、この記憶後、120指令
受入完了状態語固定記憶部に固定記憶されている指令受
入完了状態語が11のセレクタを通して10の状態語レ
ジスタにセットされ、105の状1裏語出力バスを通し
てチャネル装置に応答される。チャネル装置uでは、指
令受入完了の状態語を受けることによって、次の指令を
発することが可能である。尚、ここで、80指令記憶部
に記憶が完了すると、6のill込みポインタは更lt
される。
Next, the operation in FIG. 3 when a failure occurs will be explained. When a fault in the processing unit is detected by the fault detector 14, the processing interrupt latch 13 is set, and the failure information collection of the SVP is completed and the collection completion signal 10 (S) is issued and the processing of 13 is interrupted. Until the latch is reset, the processing unit suspends processing to allow sufficient fault information to be collected.During this suspension of processing, each subchannel address and command issued by the channel device is After address register 1 and command register 2 are temporarily stored,
80 is stored in the storage area of the command storage section specified by the write pointer No. 6. After this storage, the command acceptance completion status word fixedly stored in the 120 command acceptance completion status word fixed storage section is set in the status word register 10 through the selector 11, and is channeled through the status 1 backword output bus 105. answered by the device. Channel device u can issue the next command by receiving the status word indicating completion of command acceptance. Incidentally, when the storage of 80 commands in the storage unit is completed, the ill-included pointer of 6 is changed.
be done.

さて、処理中断中に次の指令が第1図のユニットに発せ
られると、先程と同様処して1のアドレスレジスタと2
の指令レジスタに一時記憶した後、80指令記憶部に指
令とサブチャネルアドレスが記憶され、また、10の状
態語レジスタに指令受入完了状態語をセットしてチャネ
ル装置に応答する。ここで、6の督キ込みポインタは、
1組のサブチャネルアドレスと指令を記憶する毎に更新
されておシ、また、この8の指令記憶部の記憶容量は、
処理中断の最大時間にチャネル装置よシ発せられる指令
の数取上であるので、先行して記憶したサブチャネルア
ドレスと指令が消えることは無い。
Now, when the next command is issued to the unit shown in Figure 1 while processing is suspended, the same processing as before is carried out and the address register 1 and 2 are
After being temporarily stored in the command register 80, the command and subchannel address are stored in the command storage section 80, and a command acceptance completion status word is set in the status word register 10 to respond to the channel device. Here, the command-included pointer of 6 is
It is updated every time one set of subchannel address and command is stored, and the storage capacity of these eight command storage units is as follows:
Since the commands issued by the channel device during the maximum processing interruption time are counted, previously stored subchannel addresses and commands will not be erased.

次に、SVPの障害情報採果が完了した後の動作を説明
する。S 、V Pから106の採果完了信号が発せら
れて13の処理中断ラッチがリセットされると、5の処
理制御部は処理を再開するが、この時、あらか、しめ6
0dき込みポインタの処理中断が始まった時の値がセッ
トされている7の読み出しポインタの出力と6の書キ込
みポインタの出力とが9のポインタ比較器で比較され、
値が不一致の聞(すなわち、これは5の処理制御部では
未処理のサブチャネルアドレスと指令が、8の指令記憶
部に記憶され、ている状態であるン、3と4のセレクタ
は80指令記憶部の出力を選択し、5の処理制御部は、
7の読み出しポインタで指定される80指令記憶部の記
憶部9アのサブチャネルアドレスと指令を各々106の
アドレスバスと104の指令バスを通して受け取シ、指
令起動処理に供する。ただし、80指令記憶部から得る
指令は、状態語を応答済であるので、5の処理制御部は
、?のポインタ比較器の出力が不一致を示している間、
指令起動処理のうち状態語応答動fを抑止する。
Next, the operation after SVP failure information collection is completed will be described. When the fruit picking completion signal 106 is issued from S and VP and the processing interruption latch 13 is reset, the processing control section 5 resumes processing, but at this time, the
The output of the read pointer 7, which is set to the value when the processing interruption of the 0d write pointer started, and the output of the write pointer 6 are compared by the pointer comparator 9.
When the values do not match (that is, this is a state in which the unprocessed subchannel address and command in the processing control unit 5 are stored in the command storage unit 8), and the selectors 3 and 4 are in a state where the unprocessed subchannel address and command are stored in the command storage unit 8. Selecting the output of the storage unit, the processing control unit 5
The subchannel address and command in the storage section 9a of the 80 command storage section specified by the read pointer 7 are received through the address bus 106 and the command bus 104, respectively, and are used for command activation processing. However, since the command obtained from the command storage unit 80 has already responded with the status word, the processing control unit 5 can answer the following questions: While the pointer comparator output of shows a mismatch,
The state word response behavior f in the command activation process is suppressed.

順次、同様にして、9のポインタ比較器が一致を検出(
すなわち、これは、5の処理制御部では未処理のサブチ
ャネルアドレスと指令が、80指令記憶部に記憶されて
いない状態であるンするまでの1ハ1% 1組のサブチ
ャネルアドレスと指令の指令起動処理が終るごとに7の
読み出しポインタを更新しながら、80指令記憶部から
得られる指令の指令起動処理を行なう。また、この記憶
部の指令の指令起動処理が終了するまでの間に、チャネ
ル装置から発せられる指令は、障害発生時と同様の手順
で応答処理され、80指令記憶部に記憶されて前記の記
憶部の指令と同様に処理されるが、チャネル装置から発
せられる指令の時間間隔より短い時間で5の処理1if
lJ御部で処理されるため、80指令記憶部のあぶれが
生じることは無く、ある時間経過後、9のポインタ比較
器がポインタの一致を検出して、正常時の動作に戻るこ
ととなる。
Sequentially, in the same way, pointer comparators 9 detect a match (
In other words, this means that the unprocessed subchannel address and command in the processing control unit 5 are not stored in the 80 command storage unit. Each time the command activation process is completed, the read pointer 7 is updated while the command activation process for the command obtained from the command storage unit 80 is performed. In addition, until the command activation processing of the command in this storage unit is completed, the command issued from the channel device is processed in response in the same procedure as when a failure occurs, and is stored in the 80 command storage unit and stored in the storage unit. 5 processing 1if in a shorter time than the time interval of commands issued from the channel device.
Since the processing is carried out by the IJ control section, the 80 command storage section does not become distorted, and after a certain period of time, the pointer comparator 9 detects a coincidence of pointers and returns to normal operation.

但し、前記の記憶部の指令の処理中に、再度障害が発生
した場合は、本実施例ではソリッド障害として永久停止
の処置を行なうが、80指令記憶部の存置を犬きくして
、−足回数円の障害頻発時でも処理の再開始を行ない、
一定回数を越えた場合に始めて永久停止の処置をとって
もよい。
However, if a failure occurs again during the processing of the commands in the storage unit, in this embodiment, it is treated as a solid failure and a permanent stop is taken. Processing is restarted even when circle failures occur frequently,
Permanent suspension may be taken only after a certain number of times has been exceeded.

以上、本発明を一実施例について説明したか、本発明は
これに限らず、いくつかの代替が呵吐である。
Although the present invention has been described above with reference to one embodiment, the present invention is not limited to this, and there are several alternatives.

例えば、80指令記憶部は、チブテヤネルアドレスの数
だけの記1意工9アを備えて、かつ、サブチャネルアド
レスと記憶エリアのアドレスを対応付けるOとにより、
指令だけを記憶させるようにし、60畳キ込みポインタ
と7の読み出しポインタと9のポインタ比較器の代りに
、記障有)1((走査器を設けて記憶されている指令の
ある限り、記憶された指令の処理を行なってもよい。
For example, the 80 command storage unit includes as many entries as the number of Chibuteyan addresses, and O that associates the subchannel address with the address of the storage area.
Only the commands are stored, and instead of the 60 tatami entry pointer, the read pointer 7, and the pointer comparator 9, a scanner is provided to store the stored commands. The command may be processed.

丑た、正常時でも必ず80指令記憶部に記憶してから処
理するようにして、3と4のセレクタを敗り去ってもよ
い。
Alternatively, selectors 3 and 4 may be eliminated by always storing 80 commands in the storage unit before processing even during normal operation.

また、指令受入完了の応答をチャネル装置で2次#郡と
ならない範囲の時間だけ遅延させるようにして、受入れ
る指令の数の低減を行なってもよい。
Further, the number of commands to be accepted may be reduced by delaying the response of completion of command acceptance by the channel device by a time within a range that does not result in secondary # group.

また、SVPは、当該処理ユニットと独立な装置として
説明したが、当該処理ユニットの中に設けてもよい。
Further, although the SVP has been described as a device independent of the processing unit, it may be provided within the processing unit.

本実施例によれは、処理中断中もチャネル装置が発行す
る複数の指令に対して指令受入完了を応答できるため、
2次障害の発生を少なくさせることができ、かつ、障害
情報の採集が完了するまで処理を中断しておけるため、
十分な障害情報を採集することができる。
According to this embodiment, even when processing is suspended, it is possible to respond to multiple commands issued by the channel device with command acceptance completion.
The occurrence of secondary failures can be reduced, and processing can be suspended until the collection of failure information is completed.
Sufficient failure information can be collected.

尚、当該処理ユニットの処理の中断中の指令記憶部分お
よび指令受入完了状、9語応答部分は、処理の中断中も
動作しているため、これらの部分の障害情報の採集は十
分でなくなるか、動作部分が限駕され、かつ小さな部分
であるため、一般には許容される範囲の障筈消報欠ダ1
1でiみ、障害解析の大きなネックとはならない。しカ
\し、この欠如が無視できない装置では、前記処理σ〕
中断中も動作しているこれらの部分のトレースを敗るこ
と等によって許容できる範囲σ〕障害IR報の欠如で済
むようにすることも、一般にソ4」られた方式で可能で
ある。
Furthermore, since the command storage part, command acceptance completion letter, and 9-word response part of the processing unit whose processing is suspended are still operating during the suspension of processing, it is possible that the collection of fault information from these parts will not be sufficient. , since the operating parts are limited and small, it is generally possible to eliminate faults within an acceptable range.
1, it does not become a major bottleneck in failure analysis. However, in a device where this deficiency cannot be ignored, the above processing σ]
It is also generally possible to eliminate the lack of fault IR information within the allowable range σ by losing the traces of these parts that are still operating during the interruption, generally using a conventional method.

〔発明の効果〕〔Effect of the invention〕

本発明によれば、障害情報の採果中も指令受入完了を応
答するようにしたので、2次障害の発生を少なくさせる
とともに、部分な障害1に報を採集できるというスカ果
がある。
According to the present invention, since the command acceptance completion is responded even while the fault information is being collected, the occurrence of secondary faults can be reduced and information can be collected for partial faults 1.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は処理装置と入出力制御装置がそれぞれ専用のS
VPを備える構成例を示す構成図、第2図は処理装置と
入出力制御装置が1台のSVPを共用する構成例を示す
構成図、第6図は本発明の一実施例である入出力制御装
置の処理ユニ、 トについて本発明に関係する部分のブ
ロック図である。 1・・・アドレスレジスタ 2・・・指令レジスタ 6.4・・・セレクタ 5・・・処理制御部 6・・・書キ込みポインタ 7・・・読み出しポインタ 8・・・指令記憶部 9・・・ポインタ比較器 10・・状態語レジスタ 11・・・セレクタ 12・・・指令受入光子状態語固定記憶部13・・・処
理中断ラッチ 14・・・障害検出gi 21.21’・・・処理装置 22 、22’・・・チャネル装置 23.23’・・・通信制御装置 25 、25/・・・5VP 26・・・ディスク制御装置 106・・・採集完了信号 代理人弁理士 高 橋 明 夫 オ ノ I耳;[) 第3 閉
Figure 1 shows a dedicated S for processing unit and input/output control unit.
FIG. 2 is a configuration diagram showing a configuration example in which a processing device and an input/output control device share one SVP, and FIG. 6 is an input/output control device according to an embodiment of the present invention. FIG. 2 is a block diagram of a processing unit of the control device that is related to the present invention. 1...Address register 2...Command register 6.4...Selector 5...Processing control section 6...Write pointer 7...Read pointer 8...Command storage section 9... - Pointer comparator 10...Status word register 11...Selector 12...Command reception photon status word fixed storage section 13...Processing interruption latch 14...Failure detection gi 21.21'...Processing device 22, 22'...Channel device 23.23'...Communication control device 25, 25/...5VP 26...Disk control device 106...Collection completion signal Representative patent attorney Akio Takahashiノ I ear; [) 3rd close

Claims (1)

【特許請求の範囲】[Claims] 1、 上位のチャネル装置に接続され、該チャネル装置
から指令を受け取った後該指令に対して受入完了応答を
返すとともに、障害発生時には障害情報の採集を行なう
付属の装置によって同障害情報の採集が行なわれる入出
力制御装置において、障害発生に伴なう処理中断時に前
tdy−ヤネノシ装置から受けた前記指令をスタックす
る記憶手段を設け、前記障害情報の採集による処理中断
中に該指令を該記憶手段に順次格納するとともに該指令
の各々に対して前記受入完了応答を返すことを特徴とす
る入出力制御装置。
1. It is connected to the upper channel device, and after receiving a command from the channel device, it returns an acceptance completion response in response to the command, and when a fault occurs, the attached device collects the fault information. In the input/output control device that performs the processing, a storage means is provided for stacking the commands received from the previous TDY-Yanenoshi device when the processing is interrupted due to the occurrence of a failure, and the commands are stored in the storage unit during the processing interruption due to the collection of the failure information. An input/output control device characterized in that the input/output control device sequentially stores the commands in the means and returns the acceptance completion response to each of the commands.
JP58232704A 1983-12-12 1983-12-12 Input/output controller Granted JPS60124763A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58232704A JPS60124763A (en) 1983-12-12 1983-12-12 Input/output controller

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58232704A JPS60124763A (en) 1983-12-12 1983-12-12 Input/output controller

Publications (2)

Publication Number Publication Date
JPS60124763A true JPS60124763A (en) 1985-07-03
JPH0118460B2 JPH0118460B2 (en) 1989-04-05

Family

ID=16943465

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58232704A Granted JPS60124763A (en) 1983-12-12 1983-12-12 Input/output controller

Country Status (1)

Country Link
JP (1) JPS60124763A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62114052A (en) * 1985-11-14 1987-05-25 Fujitsu Ltd State information collecting system for input/output device

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56168254A (en) * 1980-05-29 1981-12-24 Fujitsu Ltd Advance control system for input/output control unit

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56168254A (en) * 1980-05-29 1981-12-24 Fujitsu Ltd Advance control system for input/output control unit

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62114052A (en) * 1985-11-14 1987-05-25 Fujitsu Ltd State information collecting system for input/output device

Also Published As

Publication number Publication date
JPH0118460B2 (en) 1989-04-05

Similar Documents

Publication Publication Date Title
US5542076A (en) Method and apparatus for adaptive interrupt servicing in data processing system
JPH02297228A (en) Fault information storing system
EP0348704B1 (en) Apparatus and method for simultaneously presenting error interrupt and error data to a support processor
US20020069377A1 (en) Control device and control method for a disk array
JPH05508037A (en) Apparatus and method for realizing data communication between a terminal device and a user program
JPS6215649A (en) Means for selective connection between several boats and several channels
JPS60124763A (en) Input/output controller
JP2723604B2 (en) Data processing device
JP2688368B2 (en) Error address collection method
JPS58159129A (en) Dma controller of microcomputer system
JPS583246B2 (en) data processing system
JP2614902B2 (en) EMA trace method
JPH05224964A (en) Bus abnormality information system
JPS6046460B2 (en) data transfer device
JPS6143739B2 (en)
JP2936170B2 (en) Failure handling method
JPS6043745A (en) Computer system
JPS6245575B2 (en)
JPH05114035A (en) Response information processing system
JPH0341528A (en) Diagnostic device in computer
JPH05257831A (en) Input/output processor
JPS6295641A (en) Collecting system for fault information on system diagnosing device
JPS6139143A (en) Data processor
JPH0782427B2 (en) Sort processing method
JPS61151746A (en) Processing method of data error