JPH0782427B2 - Sort processing method - Google Patents

Sort processing method

Info

Publication number
JPH0782427B2
JPH0782427B2 JP2843486A JP2843486A JPH0782427B2 JP H0782427 B2 JPH0782427 B2 JP H0782427B2 JP 2843486 A JP2843486 A JP 2843486A JP 2843486 A JP2843486 A JP 2843486A JP H0782427 B2 JPH0782427 B2 JP H0782427B2
Authority
JP
Japan
Prior art keywords
cpu
sort
memory
sorted
cpus
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2843486A
Other languages
Japanese (ja)
Other versions
JPS62186328A (en
Inventor
俊一郎 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2843486A priority Critical patent/JPH0782427B2/en
Publication of JPS62186328A publication Critical patent/JPS62186328A/en
Publication of JPH0782427B2 publication Critical patent/JPH0782427B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Multi Processors (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、情報処理の分野におけるソート処理方式、
すなわち、大量のデータを特定フィールドの値に基づい
て一定の順序に配列させる処理方式に関するものであ
る。
DETAILED DESCRIPTION OF THE INVENTION [Industrial field of application] The present invention relates to a sorting method in the field of information processing,
That is, the present invention relates to a processing method for arranging a large amount of data in a fixed order based on the value of a specific field.

〔従来の技術〕[Conventional technology]

第6図は従来のソート処理方式を示すブロツク構成図で
ある。図において、27はCPU(中央処理装置)、28はメ
モリ、29,30はメモリ28上のデータを示すものであり、2
9は未ソートレコード群を、30はソート済レコード群を
それぞれ表わしている。
FIG. 6 is a block diagram showing a conventional sorting method. In the figure, 27 is a CPU (central processing unit), 28 is a memory, and 29 and 30 are data on the memory 28.
9 indicates an unsorted record group and 30 indicates a sorted record group.

第7図は、第6図のソート処理方式においてソートすべ
きレコードの形式を示す図である。図において、31はm
バイトのKEY部とnバイトの非KEY部とから成る形式のレ
コードである。ここで、mは自然数、nは0ないし自然
数である。
FIG. 7 is a diagram showing a format of records to be sorted in the sort processing method of FIG. In the figure, 31 is m
It is a record of a format consisting of a KEY part of bytes and a non-KEY part of n bytes. Here, m is a natural number and n is 0 to a natural number.

上記第6図に示す従来のソート処理方式においては、1
個のCPU27とメモリ28から成る普通の計算機によつて、
ソート処理は以下のように実行される。すなわち、図示
されないデイスク装置等の入出力機器から未ソートレコ
ード群29がメモリ28上に読み込まれた後に、整形されて
未ソートレコード群29のデータがメモリ28上に作られ
る。未ソートレコード群29は、第7図に示すような形式
のレコード31が並べられたものである。未ソートレコー
ド群29に対して、メモリ28上に存在する図示されないソ
ートプログラムが実行されて、ソート済レコード群30が
メモリ28上に作り出される。ソートプログラムのアルゴ
リズムとしては、例えばCQ出版社発行の「My Compute
r」、1985,No.18の第84〜85頁に掲載されているクイツ
クソートアルゴリズムがある。
In the conventional sort processing method shown in FIG.
With an ordinary computer consisting of CPU 27 and memory 28,
The sort process is executed as follows. That is, after the unsorted record group 29 is read into the memory 28 from an input / output device (not shown) such as a disk device, it is shaped and the data of the unsorted record group 29 is created in the memory 28. The unsorted record group 29 is an array of records 31 in the format shown in FIG. For the unsorted record group 29, a sort program (not shown) existing in the memory 28 is executed, and the sorted record group 30 is created in the memory 28. As an algorithm of the sort program, for example, "My Compute" issued by CQ Publisher
r ", 1985, No. 18, pp. 84-85.

〔発明が解決しようとする問題点〕[Problems to be solved by the invention]

上記のような従来のソート処理方式では、ソート処理が
1個のCPU27とメモリ28から成る普通の計算機上でソフ
トウエアにより行われていた。そして、未ソートレコー
ド群29のレコード数をNとした時、ソフトウエアでソー
トした場合のクイツクソートのような最も速いアルゴリ
ズムを使つても、O(Nlog2N)回の比較操作が必要であ
ることが知られている。そのために、レコード数Nが大
きくなると、ソート処理の所要時間が大変に長くなると
いう問題点があつた。
In the conventional sort processing method as described above, the sort processing is performed by software on an ordinary computer composed of one CPU 27 and one memory 28. When the number of records in the unsorted record group 29 is N, it is necessary to perform O (Nlog 2 N) comparison operations even if the fastest algorithm such as quick sort when sorting by software is used. It has been known. Therefore, when the number of records N becomes large, there is a problem that the time required for the sorting process becomes very long.

この発明は、かかる問題点を解決するためになされたも
ので、より迅速にソート処理ができるソート処理方式を
得ることを目的とする。
The present invention has been made to solve the above problems, and an object of the present invention is to obtain a sort processing method capable of performing sort processing more quickly.

〔問題点を解決するための手段〕[Means for solving problems]

この発明に係るソート処理方式は、ソートすべき全レコ
ードを各々ローカルメモリを持つ複数個の各CPUローカ
ルメモリに部分レコード群として分散して配置し、各CP
Uは自己のローカルメモリに入っている部分レコード群
に対してソートを行い、複数個のCPUのうち一部のCPUの
ソート結果をバスを介して共通メモリに転送し、共通メ
モリに転送されたソート結果と共通メモリに転送されて
いない他の一部のCPUのソート結果をマージソートする
ようにしたものである。
According to the sort processing method of the present invention, all records to be sorted are distributed as partial record groups in a plurality of CPU local memories each having a local memory, and each CP
U sorts the partial records in its own local memory, transfers the sorting results of some CPUs among multiple CPUs to the common memory via the bus, and then transfers them to the common memory. The sort result and the sort result of some other CPU not transferred to the common memory are merge-sorted.

〔作用〕[Action]

この発明のソート処理方式においては、各々ローカルメ
モリを持つ複数個のCPU、例えば4個のCPUのうちで2個
の各CPUがそれぞれ自己のローカルメモリに入っている
部分レコード群に対してソートを行い、それぞれのソー
ト結果をバスを介してフェッチ・ストアの動作を行うこ
とにより共通メモリに転送し、共通メモリに転送された
ソート結果と共通メモリに転送されていない他の一部の
CPUのソート結果とをマージソートするようにすれば、
共通メモリに対するアクセスの頻度は4個の各CPUが一
斉にフェッチ・ストアの動作を行った場合のそれに比べ
れば低くなる(2回で済む)ので、共通メモリに対する
メモリ競合/バス競合が起こりにくくなり、高速度にソ
ート処理を実行することができる。
In the sorting method of the present invention, a plurality of CPUs each having a local memory, for example, two CPUs out of four CPUs sort the partial record groups each in its own local memory. Then, each sort result is transferred to the common memory by performing the fetch / store operation via the bus, and the sort result transferred to the common memory and some other parts not transferred to the common memory are transferred.
If you do merge sort with the sorting result of CPU,
The frequency of access to the common memory is lower than that when four CPUs perform fetch / store operations all at once (sufficiently twice), so memory contention / bus contention to the common memory is less likely to occur. , Sort processing can be executed at high speed.

〔実施例〕〔Example〕

第1図はこの発明の一実施例であるソート処理方式を示
すブロツク構成図である。図において、1は共通メモ
リ、2は共通バス、3,4,5,6はそれぞれCPU(I),CPU
(II),CPU(III),CPU(IV)である。7,8,9,10はそれ
ぞれローカルメモリ(I),ローカルメモリ(II),ロ
ーカルメモリ(III),ローカルメモリ(IV)であり、
これらは各CPU(I)3〜(IV)6のローカルメモリで
ある。各CPU(I)3〜(IV)6が自己のローカルメモ
リにアクセスするか、共通メモリ1にアクセスするかは
メモリアドレスの範囲で切り分けられる。各CPU(I)
3〜(IV)6が実行するプログラムは、通常ローカルメ
モリに入つている。11,12,13,14は割り込みを通知する
割り込みインタフエース信号、15は割り込み制御装置で
あり、あるCPUが他のCPUに対して割り込みを発生させる
ために使われる。
FIG. 1 is a block diagram showing a sort processing method according to an embodiment of the present invention. In the figure, 1 is a common memory, 2 is a common bus, and 3,4,5,6 are CPU (I) and CPU, respectively.
(II), CPU (III), and CPU (IV). 7,8,9,10 are local memory (I), local memory (II), local memory (III), local memory (IV),
These are local memories of the CPUs (I) 3 to (IV) 6. Whether each of the CPUs (I) 3 to (IV) 6 accesses its own local memory or the common memory 1 is divided according to the memory address range. Each CPU (I)
The programs executed by 3 to (IV) 6 are normally stored in the local memory. 11, 12, 13, and 14 are interrupt interface signals for notifying an interrupt, and 15 is an interrupt control device, which is used by one CPU to generate an interrupt to another CPU.

第2図,第3図,第4図,及び第5図は、それぞれ第1
図のソート処理方式におけるソート処理の内容を説明す
るための図である。第2図〜第5図において、16,17,1
8,19はそれぞれ未ソート部分レコード群、20,21,22,23,
24,25はそれぞれソート済部分レコード群、26は最終結
果であるソート済レコード群である。
2, 3, 4, and 5 are respectively the first
It is a figure for demonstrating the content of the sort process in the sort process system of the figure. 2 to 5, 16,17,1
8,19 are unsorted partial record groups, 20,21,22,23,
24 and 25 are sorted partial record groups, and 26 is a sorted record group which is the final result.

次に、上記第1図に示すこの発明の一実施例であるソー
ト処理方式のソート処理について、第2図〜第5図を参
照して説明する。第2図において、図示されない外部入
出力装置から各未ソート部分レコード群16〜19がそれぞ
れローカルメモリ(I)7〜(IV)10にロードされてい
る。各未ソート部分レコード群16〜19は、ソートすべき
全レコードをほぼ等しいレコード数になるように4つの
部分レコード群に前もつて分割されているものである。
未ソート部分レコード群16がローカルメモリ(I)7上
に生成されると、CPU(I)3はこれに対しソートプロ
グラムを実行することによりソート処理を行い、ソート
済部分レコード群20を生成する。ソートプログラムにお
けるアルゴリズムは前出のクイツクソートアルゴリズム
が使われる。CPU(I)3と同様に各CPU(II)4,CPU(I
II)5,CPU(IV)6においても、同様の操作が同時に並
行して行われる。レコード数をNとした時、クイツクソ
ートアルゴリズムは平均1.39Nlog2N回の比較操作が行わ
れる。全体のレコード数Nをソートする場合に比べて、
ここでは約 の数のレコードをソートするので、平均1.39 回の比較操作を行えば良い。この比を求めると、 となり、全体のレコードをソートする時間の 以下の時間で実行できる。
Next, the sort processing of the sort processing method according to the embodiment of the present invention shown in FIG. 1 will be described with reference to FIGS. In FIG. 2, the unsorted partial record groups 16 to 19 are loaded into the local memories (I) 7 to (IV) 10 from an external input / output device (not shown). Each of the unsorted partial record groups 16 to 19 is divided into four partial record groups in advance so that all the records to be sorted have substantially the same number of records.
When the unsorted partial record group 16 is generated in the local memory (I) 7, the CPU (I) 3 executes a sort program to perform the sort processing, and generates the sorted partial record group 20. . The quick sort algorithm described above is used as the algorithm in the sorting program. Similar to CPU (I) 3, each CPU (II) 4, CPU (I
In II) 5 and CPU (IV) 6, the same operation is simultaneously performed in parallel. When the number of records is N, the quick sort algorithm performs an average of 1.39 Nlog 2 N comparison operations. Compared to the case of sorting the total number of records N,
Here about Sorts the number of records so an average of 1.39 It is sufficient to perform the comparison operation once. If you find this ratio, And the time to sort the entire record It can be executed in the following times.

以上のような部分ソートを終了すると、奇数番目のCPU
(I)3とCPU(III)5は、第3図に示すように各ソー
ト済部分レコード群20,22をそれぞれ共通メモリ1に転
送する。すなわち、各CPU(I)3,(III)5は、それぞ
れローカルメモリ(I)7,(III)9からソート済デー
タをフエツチしてこれを共通メモリ1にストアする。こ
のことは、2個のCPUが、データアクセスだけに限つて
もそれぞれ2回のメモリアクセスのうちの1回を共通メ
モリ1にアクセスするという割合なので、ここで、命令
読み出し等を入れると共通メモリ1へのアクセス比率は
さらに下がり、このため、2個のCPUの間で共通メモリ
1に対するメモリ競合/バス競合が起きにくいという特
長がある。
When the above partial sort is completed, the odd-numbered CPU
The (I) 3 and the CPU (III) 5 respectively transfer the sorted partial record groups 20 and 22 to the common memory 1 as shown in FIG. That is, each of the CPUs (I) 3 and (III) 5 fetches sorted data from the local memories (I) 7 and (III) 9 and stores the sorted data in the common memory 1. This means that the two CPUs access the common memory 1 only once out of the two memory accesses, even if only for the data access. The access ratio to 1 is further reduced, and therefore, there is a feature that memory contention / bus contention for the common memory 1 between two CPUs is unlikely to occur.

もしここで、4個のCPUが同時にソート済データを共通
メモリ1に転送したとすると、共通メモリ1に対するメ
モリ競合/バス競合が起きやすくなり転送速度はより遅
くなる。以上のデータ転送処理に要する時間は、クイツ
クソートの時と同じ単位(1回の比較操作に要する時
間)を使うと と見積もられる。さて、CPU(I)3がこのような操作
を終了すると、割り込みインタフエース信号11,割り込
み制御装置15,割り込みインタフエース信号12を介してC
PU(II)4にその旨を伝える。CPU(II)4はこれを受
けて、第4図に示される内容の処理を開始する。すなわ
ち、共通メモリ1に入つているCPU(I)3のソート済
部分レコード群20の部分ソート結果と、ローカルメモリ
(II)8に入つている自己のソート済部分レコード群21
の部分ソート結果を順次に読み出し、2WAYマージソート
処理を実行して、ソート済部分レコード群24の部分ソー
ト結果として共通メモリ1上にストアする。2WAYマージ
ソート処理については、例えばCQ出版社発行の「My Com
puter」、1985,No.18の第91頁に記載されている。ま
た、CPU(IV)6についても、第4図に示すようにCPU
(II)4と同様の処理が同時に並行して実行される。こ
の場合、データアクセスだけを考えた時、CPU(II)4
とCPU(IV)6がそれぞれ3回に2回の割合で共通メモ
リ1にアクセスするため、メモリ競合は、第3図に示す
場合よりも多い。この処理に要する時間は、おおよそ と見積もられる。
If four CPUs simultaneously transfer the sorted data to the common memory 1, memory contention / bus contention for the common memory 1 is likely to occur and the transfer speed becomes slower. As for the time required for the above data transfer processing, if the same unit (time required for one comparison operation) as for quick sort is used, It is estimated that Now, when the CPU (I) 3 finishes such an operation, the C (via the interrupt interface signal 11, the interrupt controller 15 and the interrupt interface signal 12)
Tell PU (II) 4 to that effect. In response to this, the CPU (II) 4 starts processing of the contents shown in FIG. That is, the partial sort result of the sorted partial record group 20 of the CPU (I) 3 stored in the common memory 1 and its own sorted partial record group 21 stored in the local memory (II) 8.
The partial sort results are sequentially read, the 2-way merge sort processing is executed, and the partial sort result of the sorted partial record group 24 is stored in the common memory 1. For 2WAY merge sort processing, for example, "My Com" issued by CQ publisher.
puter ", 1985, No. 18, p. 91. Also, as for CPU (IV) 6, as shown in FIG.
The same processing as (II) 4 is simultaneously executed in parallel. In this case, when considering only data access, CPU (II) 4
Since the CPU and the CPU (IV) 6 each access the common memory 1 twice in three times, the memory contention is larger than that shown in FIG. The time required for this process is approximately It is estimated that

このように、CPU(II)4とCPU(IV)6は以上の処理を
終了すると、それぞれ割り込み制御装置15を介してCPU
(I)3にその旨を知らせる。CPU(I)3は各CPU(I
I)4とCPU(IV)6が共に上記処理を終了したことを知
ると、第5図に示す内容の処理を開始する。すなわち、
共通メモリ1上にCPU(II)4により生成されたソート
済部分レコード群24のマージソート結果と、CPU(IV)
6により生成されたソート済部分レコード群25のマージ
ソート結果を順次に読み出し、2WAYマージソート処理を
実行して、ソート済レコード群26の最終のマージソート
結果を作り出す。このための処理時間は、おおよそレコ
ード数Nと見積もられる。そして、以上のすべての処理
時間を合計すると、 となる。
In this way, when the CPU (II) 4 and the CPU (IV) 6 have completed the above processing, the CPU (II) 4 and the CPU (IV) 6 respectively receive the CPU
(I) Notify 3 to that effect. CPU (I) 3 is for each CPU (I
When both I) 4 and CPU (IV) 6 know that the above processing has been completed, the processing shown in FIG. 5 is started. That is,
The merge sort result of the sorted partial record group 24 generated by the CPU (II) 4 on the common memory 1 and the CPU (IV)
The merge sort result of the sorted partial record group 25 generated in 6 is sequentially read, and the 2-way merge sort process is executed to generate the final merge sort result of the sorted record group 26. The processing time for this is estimated to be approximately the number N of records. And when all the above processing times are summed up, Becomes

一方、従来のソート処理方式によつてソート処理を行つ
た場合には、1.39Nlog2Nの処理時間が必要になる。例え
ば、N=1214=16384レコードとすると、log2N=14, となり、それぞれの処理時間は次のようになる。
On the other hand, when the sorting process is performed by the conventional sorting process method, the processing time of 1.39 Nlog 2 N is required. For example, if N = 12 14 = 16384 records, log 2 N = 14, And the respective processing times are as follows.

1.39Nlog2N=19.46N すなわち、この発明のソート処理方式によつてソート処
理を行つた場合には、従来のソート処理方式によつてソ
ート処理を行つた場合に対して、 倍だけ高速度にソート処理を実行できることが分かる。
1.39Nlog 2 N = 19.46N That is, when the sorting process is performed by the sorting method of the present invention, the sorting process is performed by the conventional sorting method, It can be seen that the sorting process can be executed twice as fast.

なお、上記実施例では、4個のCPUを使用した場合につ
いて説明したが、例えば8個のCPUを使用した場合にも
容易に適用できることは明らかである。
In the above embodiment, the case where four CPUs are used has been described, but it is obvious that the present invention can be easily applied to the case where eight CPUs are used, for example.

また、上記実施例では、第5図に示す最終のソート処理
をCPU(I)3が行うようになつているが、その他のCPU
(II)4〜(IV)6がこれを行うようにしても良く、あ
るいは、これらとは別個のCPUを共通バス2にさらに接
続して、そのCPUに実行させるようにしても良い。
Further, in the above embodiment, the CPU (I) 3 is adapted to perform the final sort processing shown in FIG.
(II) 4 to (IV) 6 may do this, or a CPU separate from these may be further connected to the common bus 2 and executed by that CPU.

また、上記実施例では、第2図に示すようなソート処理
はクイツクソートアルゴリズムを用いて行つているが、
その他のソートアルゴリズムを用いて行つても良い。
In the above embodiment, the sort process shown in FIG. 2 is performed using the quick sort algorithm.
Other sort algorithms may be used.

また、上記実施例では、第3図に示すようにCPU(I)
3とCPU(III)5がソート済データを共通メモリ1に転
送するようになつているが、各CPU(I)3〜(IV)6
の4個のCPUすべてがソート済データを共通メモリ1に
転送し、第4図に示すようなソート処理を共通メモリ1
上で行うようにしても良い。
Further, in the above embodiment, as shown in FIG.
3 and CPU (III) 5 transfer the sorted data to the common memory 1, but each CPU (I) 3 to (IV) 6
All four CPUs transfer the sorted data to the common memory 1, and the sort processing as shown in FIG.
You may do it above.

〔発明の効果〕〔The invention's effect〕

この発明は以上説明したとおり、ソート処理方式におい
て、ソートすべき全レコードを各々ローカルメモリを持
つ複数個の各CPUのローカルメモリに部分レコード群と
して分散して配置し、各CPUは自己のローカルメモリに
入っている部分レコード群に対してソートを行い、複数
個のCPUのうち一部のCPUのソート結果をバスを介して共
通メモリに転送し、共通メモリに転送されたソート結果
と共通メモリに転送されていない他の一部のCPUのソー
ト結果をマージソートするようにしたので、共通メモリ
に対するメモリ競合/バス競合が起こりにくくなり、こ
の種の従来のソート処理方式と比べて、ソート処理の速
度を大幅に向上することができるという優れた効果を奏
するものである。
As described above, according to the present invention, in the sort processing method, all records to be sorted are distributed as partial record groups in the local memory of each CPU having a local memory, and each CPU allocates its own local memory. Sorts the partial records contained in it, transfers the sorting results of some CPUs out of multiple CPUs to the common memory via the bus, and transfers the sorting results transferred to the common memory to the common memory. Since the sort results of some other CPUs that have not been transferred are merge-sorted, memory contention / bus contention for common memory is less likely to occur, and the sorting process It has an excellent effect that the speed can be greatly improved.

【図面の簡単な説明】[Brief description of drawings]

第1図はこの発明の一実施例であるソート処理方式を示
すブロツク構成図、第2図,第3図,第4図,及び第5
図は、それぞれ第1図のソート処理方式におけるソート
処理の内容を説明するための図、第6図は従来のソート
処理方式を示すブロツク構成図、第7図は、第6図のソ
ート処理方式においてソートすべきレコードの形式を示
す図である。 図において、1……共通メモリ、2……共通バス、3〜
6……CPU(I)〜CPU(IV)、7〜10……ローカルメモ
リ(I)〜ローカルメモリ(IV)、12…14……割り込み
インタフエース信号、15……割り込み制御装置、16〜19
……未ソート部分レコード群、20〜25……ソート済部分
レコード群、27……CPU、28……メモリ、29……未ソー
トレコード群、26,30……ソート済レコード群である。 なお、各図中、同一符号は同一、又は相当部分を示す。
FIG. 1 is a block diagram showing a sort processing method according to an embodiment of the present invention, FIG. 2, FIG. 3, FIG. 4, and FIG.
FIG. 6 is a diagram for explaining the contents of sort processing in the sort processing method of FIG. 1, FIG. 6 is a block configuration diagram showing a conventional sort processing method, and FIG. 7 is a sort processing method of FIG. It is a figure which shows the format of the record which should be sorted in. In the figure, 1 ... Common memory, 2 ... Common bus, 3 ...
6 ... CPU (I) to CPU (IV), 7 to 10 ... Local memory (I) to local memory (IV), 12 ... 14 ... Interrupt interface signal, 15 ... Interrupt control device, 16-19
...... Unsorted partial record group, 20 to 25 …… Sorted partial record group, 27 …… CPU, 28 …… Memory, 29 …… Unsorted record group, 26,30 …… Sorted record group. In the drawings, the same reference numerals indicate the same or corresponding parts.

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】各々ローカルメモリを持つ複数個のCPU
と、この各CPUがアクセス可能な共通メモリと、この共
通メモリと各CPUを接続するバスとを有する装置におい
て、ソートすべき全レコードを前記各CPUのローカルメ
モリに部分レコード群として分散して配置し、前記各CP
Uは自己のローカルメモリに入っている前記部分レコー
ド群に対してソートを行い、前記複数個のCPUのうち一
部のCPUのソート結果を前記バスを介して前記共通メモ
リに転送し、前記共通メモリに転送されたソート結果と
前記共通メモリに転送されていない他の一部のCPUのソ
ート結果をマージソートすることを特徴とするソート処
理方式。
1. A plurality of CPUs each having a local memory
And a device having a common memory accessible to each CPU and a bus connecting the common memory and each CPU, all records to be sorted are distributed in a partial record group in the local memory of each CPU. The above CPs
U sorts the partial record group in its own local memory, transfers the sorting result of some CPUs of the plurality of CPUs to the common memory via the bus, and A sort processing method characterized in that the sort result transferred to the memory and the sort result of some other CPUs not transferred to the common memory are merge-sorted.
JP2843486A 1986-02-12 1986-02-12 Sort processing method Expired - Lifetime JPH0782427B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2843486A JPH0782427B2 (en) 1986-02-12 1986-02-12 Sort processing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2843486A JPH0782427B2 (en) 1986-02-12 1986-02-12 Sort processing method

Publications (2)

Publication Number Publication Date
JPS62186328A JPS62186328A (en) 1987-08-14
JPH0782427B2 true JPH0782427B2 (en) 1995-09-06

Family

ID=12248557

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2843486A Expired - Lifetime JPH0782427B2 (en) 1986-02-12 1986-02-12 Sort processing method

Country Status (1)

Country Link
JP (1) JPH0782427B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02259828A (en) * 1989-03-31 1990-10-22 Mitsubishi Electric Corp File mergence processing system
GB2276446B (en) * 1993-03-26 1996-07-03 Honda Motor Co Ltd Method of measuring the position of a hole

Also Published As

Publication number Publication date
JPS62186328A (en) 1987-08-14

Similar Documents

Publication Publication Date Title
JPH0225536B2 (en)
JPS5823375A (en) Selective cash clearing method of and apparatus for data processing system
US4371924A (en) Computer system apparatus for prefetching data requested by a peripheral device from memory
US4187538A (en) Read request selection system for redundant storage
JP2561261B2 (en) Buffer storage access method
US5848411A (en) Method for distributedly processing a plurality of jobs in a data processing system
JPH0782427B2 (en) Sort processing method
EP0076269B1 (en) Digital device for time-multiplexing multiple tasks
JPH02171846A (en) Transaction processing system
JPH04153764A (en) System for increasing processing speed of decentralized cpu
EP0376003A2 (en) Multiprocessing system with interprocessor communications facility
JPH083801B2 (en) System allocator for a reduced processor that evaluates programs stored as binary directed graphs using frequency-free functional language code
JP2588932B2 (en) Sorting device
JPS58221447A (en) Data processor
JP2531207B2 (en) Channel device
JPH0351912A (en) Spool area return system for each data set
JP2625145B2 (en) Memory access control device
JP2825589B2 (en) Bus control method
JP2531209B2 (en) Channel device
JPS6126104B2 (en)
JPS6120172A (en) Multi-microprocessor system
JPH02129724A (en) Program executing system
JPH01283653A (en) Memory pool managing system
JPS61296455A (en) Discriminating method for size of memory
JPH01188959A (en) Information history memory