JPS60120453A - Processing system of received data - Google Patents

Processing system of received data

Info

Publication number
JPS60120453A
JPS60120453A JP58227993A JP22799383A JPS60120453A JP S60120453 A JPS60120453 A JP S60120453A JP 58227993 A JP58227993 A JP 58227993A JP 22799383 A JP22799383 A JP 22799383A JP S60120453 A JPS60120453 A JP S60120453A
Authority
JP
Japan
Prior art keywords
data
code
delimiter
character
processor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP58227993A
Other languages
Japanese (ja)
Inventor
Hiroyoshi Kiuchi
木内 啓義
Toshinobu Tanaka
田中 利宜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Casio Computer Co Ltd
Original Assignee
Casio Computer Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Casio Computer Co Ltd filed Critical Casio Computer Co Ltd
Priority to JP58227993A priority Critical patent/JPS60120453A/en
Publication of JPS60120453A publication Critical patent/JPS60120453A/en
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/10Program control for peripheral devices
    • G06F13/12Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor
    • G06F13/122Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor where hardware performs an I/O function other than control of data transfer

Abstract

PURPOSE:To reduce the time required for waiting data reception, by inputting a character string until a delimiter code into a buffer regardless of other processes of a processor and fetching in them at once when the delimiter code is detected. CONSTITUTION:When characters from S1 to S6 are successively fetched in and a delimiter code is inputted at the position of S7, the code is fetched into a receiving buffer after it is converted into a code and, at the same time, the counted output value of a delimiter counter becomes ''1'' and the value of ON COM GOSUB flag also becomes ''1''. Character data is fetched into the receiving buffer thereafter and two delimiter codes are inputted at the position of S9. When the two delimiter codes are inputted, the counted output value of the delimiter counter becomes ''2''. If ON COM GOSUB instruction is executed at the processor at the position of S10, a received character data inputting program is driven and a character string until the first CR code ''AB1345'' is read.

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明は外部処理装置から転送されて来るシリフルデー
タを、コンピュータに入力する際の受信データ処理方式
に関する。
DETAILED DESCRIPTION OF THE INVENTION [Technical Field of the Invention] The present invention relates to a received data processing method for inputting serial data transferred from an external processing device into a computer.

〔従来技術〕[Prior art]

マイクロコンピュータなどの急速な発展に伴い。 With the rapid development of microcomputers, etc.

マイクロコンピュータと他の外部処理装置とのデータ転
送などが容易に行えるようになってきている。例えば大
型コンピュータから電話回線を介して端末のマイクロコ
ンピュータに文字データを転送するような場合がある。
Data transfer between microcomputers and other external processing devices has become easier. For example, character data may be transferred from a large computer to a terminal microcomputer via a telephone line.

このような時、転送データはR5−232C規格等に基
づいてシリアル転送される。上記受信データ処理方式の
従来例としては、第1@目のシリアルデータ(1文字)
でBAS I Cプログラムに割込みがかかり、ONC
OM GO3UB 文等で定義された分岐先にジャンプ
して、特定数の文字データを取り込む方式が一般的であ
る。
In such a case, the transfer data is serially transferred based on the R5-232C standard or the like. As a conventional example of the above received data processing method, the first @th serial data (one character)
The BASIC program is interrupted and the ONC
A common method is to jump to a branch destination defined by an OM GO3UB statement or the like and capture a specific number of character data.

以下、従来方式の動作例について第1図及び第2図を用
いて説明を行なう。
An example of the operation of the conventional system will be described below with reference to FIGS. 1 and 2.

第1図は従来の受信データ処理方式の構成図である。FIG. 1 is a block diagram of a conventional received data processing system.

シリアル転送データラインD1を介して転送されて来た
シリアルデータは、■10インタフェース部1において
1文字(1バイト)単位でパラレルデータに変換され、
データバスラインB1を介してプロセッサ2に加わる。
The serial data transferred via the serial transfer data line D1 is converted into parallel data in units of one character (one byte) at the interface section 1.
It joins the processor 2 via the data bus line B1.

I10インタフェース部1からは1文字分のデータを受
信したことを表わす信号が出力され、コントロール信号
ラインC2を介して受信データ数カウンタ5に入力する
共にANDゲート3の一方の入力端子に入力する。
A signal indicating that data for one character has been received is outputted from the I10 interface section 1, and is inputted to the received data number counter 5 via the control signal line C2, and also inputted to one input terminal of the AND gate 3.

受信データ数カウンタ5の計算出力はデータバスライン
を介して比較部6に加わる。比較部6はプロセッサ2で
設定されデータバスラインを介して受信データ設定値バ
ッファ7にバッツプリングされている受信データ設定値
と受信データ数カウンタ5の計数出力とを比較する。一
致した場合には比較部6からの一致出力信号がコントロ
ール信号ラインC6を介してプロセッサ2に入力する。
The calculation output of the received data number counter 5 is applied to the comparator 6 via the data bus line. The comparator 6 compares the reception data setting value set by the processor 2 and butt-springed to the reception data setting value buffer 7 via the data bus line with the count output of the reception data number counter 5. If there is a match, a match output signal from the comparator 6 is input to the processor 2 via the control signal line C6.

またANDゲート3の他方の入力端子にはプロセッサ2
からのコントロール信号ラインc1が接続され、AND
ゲート3の出力信号はコントロール信号ラインC3を介
してフリップフロップ4のセント入力端子Sに入力する
。またフリップフロップ4のリセット入力端子Rにはプ
ロセッサ2がらのコントロール信号ラインC5が接続さ
れ、フリップフロップ4の出力信号はコントロール信号
ラインC4を介してプロセッサ2に入力する。
In addition, the other input terminal of the AND gate 3 is connected to the processor 2.
The control signal line c1 from
The output signal of the gate 3 is input to the cent input terminal S of the flip-flop 4 via the control signal line C3. Further, a control signal line C5 from the processor 2 is connected to the reset input terminal R of the flip-flop 4, and the output signal of the flip-flop 4 is input to the processor 2 via the control signal line C4.

以上のようなシステムにおいて第2図に示すようなりA
SICプログラムをプロセッサ2で実行させ、外部から
文字データを入力させる場合の動作について説明を行な
う。
In the above system, as shown in Figure 2, A
The operation when the SIC program is executed by the processor 2 and character data is input from the outside will be explained.

まず1文番号10番のCOM ON命令によって、プロ
セッサ2からコントロール信号ラインC1に出力される
信号がハイレベルとなりANDゲート3へ入力し、AN
Dゲート3をオンとする。
First, by the COM ON command of sentence number 10, the signal output from the processor 2 to the control signal line C1 becomes high level, and is input to the AND gate 3.
Turn on D gate 3.

これによって外部からのシリアル転送文字データを取り
込み可能状態にする。次に文番号20番のON COM
 GO3UB 100の命令の実行によってフリップフ
ロップ4の出力であるコントロール信号ラインC4の信
号をフラグとし、この信号がハイレベルとなった時に文
番号100番ヘジャンプし転送されて来た文字データの
入力を開始する。即ちシリアル転送データラインを介し
てI10インタフェース部1にシリアル転送文字データ
が入力し、■10インタフェース部1から始めの1文字
(バイト)分のデータがデータバスラインB1に出力さ
れると、コントロール信号ラインC2に1文字分のデー
タを受信したことを知らせるパルス信号が出力され、A
NDゲート3を介してフリップフロップ4をセントする
。尚フリップフロップ4は予めコントロール信号ライン
c5を介してプロセッサ2によってリセットされている
。これによってコントロール信号ラインc4の出力がハ
イレベルとなるので文番号100番にジャンプしデータ
バスラインB1に出力された始め5− の1文字分のデータを取り込む。そしてコントロール信
号ラインC5を介してフリップフロップ4をリセットす
る。文番号100番のA$−INPUT$ (12B、
#1)は、A$で定義される文字変数にI10ポート#
1番に入力して来る外部からのシリアル転送2文字デー
タを128文字入力するという命令である。今2文番号
100番において上記したように最初の1文字が取り込
まれると、コントロール信号ラインc5によってすぐに
フリップフロップ4がリセットされ3次の文字の入力待
ちの状態となる。
This makes it possible to take in serial transfer character data from the outside. Next, sentence number 20, ON COM
By executing the command GO3UB 100, the signal on the control signal line C4, which is the output of flip-flop 4, is set as a flag, and when this signal becomes high level, it jumps to statement number 100 and starts inputting the transferred character data. do. That is, when serial transfer character data is input to the I10 interface unit 1 via the serial transfer data line, and data for the first character (byte) is output from the I10 interface unit 1 to the data bus line B1, the control signal is A pulse signal is output to line C2 to notify that data for one character has been received, and
The flip-flop 4 is sent through the ND gate 3. Note that the flip-flop 4 has been reset in advance by the processor 2 via the control signal line c5. As a result, the output of the control signal line c4 goes high, so the program jumps to statement number 100 and takes in the data for the first 5- characters output to the data bus line B1. Then, the flip-flop 4 is reset via the control signal line C5. Statement number 100 A$-INPUT$ (12B,
#1) I10 port # to the character variable defined by A$
This is a command to input 128 characters of serially transferred two-character data from the outside that is inputted first. When the first character is taken in as described above in the second sentence number 100, the flip-flop 4 is immediately reset by the control signal line c5 and enters a state of waiting for the input of the third character.

次にI10インタフェース部1に2文字のシリアルデー
タが入力しデータバスラインB1にその1バイト分のデ
ータが出力されると、コントロール信号ラインC2に2
個目のパルス信号が出力さ、l’1.、ANDゲート3
の出力がハイレベルとなり。
Next, when two characters of serial data are input to the I10 interface unit 1 and one byte of data is output to the data bus line B1, two characters are input to the control signal line C2.
The th pulse signal is output, l'1. , AND gate 3
The output becomes high level.

再びフリップフロップ4をセットする。これによって2
文字目の文字データが文字変数A$に取り込まれると共
に、コントロール(lラインc5によって再びフリップ
フロップ4をリセットする。
Set flip-flop 4 again. This results in 2
The character data of the character is taken into the character variable A$, and the flip-flop 4 is reset again by the control (l line c5).

6− 以上の動作を繰り返しながら128個の文字データを取
り込む。一方1文字毎にコントロール信号ラインC2に
出力されるパルスによってANDゲート5は取り込まれ
た文字データ数を計数しており、また受信データ設定値
バッファ7には文番号100番で指定された取り込むべ
き文字の数を表わす“128”という値が例えば2進数
で格納されている。これにより128個目の文字が取り
込まれると比較部6から一致信号がコントロール信号ラ
インC6を介してプロセッサ2に与えられ。
6- Import 128 character data while repeating the above operations. On the other hand, the AND gate 5 counts the number of character data taken in by the pulse outputted to the control signal line C2 for each character, and the received data setting value buffer 7 contains the data to be taken in specified by statement number 100. For example, the value "128" representing the number of characters is stored as a binary number. As a result, when the 128th character is fetched, a match signal is provided from the comparing section 6 to the processor 2 via the control signal line C6.

文番号100番による128個の文字データの取り込み
の処理を終了する。そして文番号110番のRETUR
N命令によって2文番号30番に戻り次の処理を行なう
The process of importing 128 character data according to sentence number 100 is completed. And RETUR of sentence number 110
The N command returns to the second sentence number 30 and performs the next process.

〔従来技術の問題点〕[Problems with conventional technology]

以上のような方式においては1文字単位で必要データ数
例えば12Bデータの取り込みを行なっている。従って
この取り込み実行中はコントロール信号ラインC4より
入力される信号を検出しているので外部からシリアル転
送データラインD1を介して転送されて来る文字データ
のデータ転送速度が比較的遅いような場合(300〜9
.600 bit/sec程度)、指定文字数(上記例
の場合128個)の入力が終了するまで他の処理が行え
ず。
In the method described above, the required number of data, for example, 12B data, is captured in units of characters. Therefore, since the signal input from the control signal line C4 is detected during the execution of this import, even if the data transfer speed of character data transferred from the outside via the serial transfer data line D1 is relatively slow (300 ~9
.. 600 bit/sec), and other processing cannot be performed until the specified number of characters (128 in the above example) has been input.

プロセッサ2におけるプログラムの実行効率が悪くなる
という問題点があった。また上記指定文字数を1文字と
した場合は、ON COM GO3UBの命令を各入力
毎に行なうことになるのでプログラミングが煩雑になる
という問題点があった。
There is a problem in that the efficiency of program execution in the processor 2 deteriorates. Furthermore, if the specified number of characters is one, the ON COM GO3UB command must be executed for each input, which causes the problem that programming becomes complicated.

さらにBASICプログラムは入力する文字列はキャリ
ッジなどのデリミツタ−で1つの区切りとしているが、
上記のような従来方式では取り込むべき文字列の条件は
文字数のみなので、デリミツタ−コードの判別のための
プログラムを新たに付は加えなければならず、プログラ
ムが複雑になるという問題点があった。
Furthermore, BASIC programs use delimiters such as carriages to separate character strings, but
In the conventional method as described above, the only condition for the character string to be imported is the number of characters, so a new program for determining the delimiter code must be added, resulting in a problem that the program becomes complicated.

〔発明の目的〕[Purpose of the invention]

本発明は上記問題点を除くため1文字単位で必要文字を
取り込むのではなく、デリミツタ−コードまでの複数個
の文字列をプロセッサの他の処理に関係なくバッファに
入力し、デリミツタ−コードを検出した時点でそこまで
の文字列を一度に取り込むことによって、不必要なデー
タ受信待ち時間を減少させ、メインプログラムの実行効
率を上げることを目的とする。
In order to eliminate the above-mentioned problems, the present invention does not import the necessary characters one character at a time, but inputs multiple character strings up to the delimiter code into a buffer regardless of other processing by the processor, and detects the delimiter code. The purpose is to reduce unnecessary data reception waiting time and increase the execution efficiency of the main program by importing all the character strings up to that point at once.

〔発明の構成〕 本発明の特徴とするところはシリアルデータ転送手段を
有し、ベーシック言語を実行するコンピュータにおいて
、前記シリアルデータ転送手段より入力する特定データ
を検出する検出手段によって、前記ベーシック言語のO
N COM分岐を実行することを特徴とした受信データ
処理方式にある。
[Structure of the Invention] A feature of the present invention is that in a computer that has a serial data transfer means and executes a basic language, a detection means for detecting specific data inputted from the serial data transfer means is used to detect specific data input from the serial data transfer means. O
The present invention is a received data processing method characterized by executing an N COM branch.

〔発明の実施例〕[Embodiments of the invention]

以下本発明の実施例について詳細に説明を行なう。 Embodiments of the present invention will be described in detail below.

第3図は本発明による受信データ処理方法の全体的な構
成図である。
FIG. 3 is an overall configuration diagram of the received data processing method according to the present invention.

シリアル転送データラインD1を介して転送されてきた
シリアルデータはI10インタフェース9一 部1において1文字(1バイト)単位でパラレルデータ
に変換され、データバスラインB5に出力される。デー
タバスラインB5は受信コード判別部8に接続される。
The serial data transferred via the serial transfer data line D1 is converted into parallel data in units of one character (one byte) by the I10 interface 9 part 1, and is output to the data bus line B5. Data bus line B5 is connected to reception code determination section 8.

プロセッサ2からデータバスラインB9を介してデリミ
ツタ−コードバッファ14にデリミツタ−コード即ち終
了コードが格納される。ブリミソクーコードバッファ1
4は前述のデリミツタ−コードをデータバスラインBI
Oを介して受信コード判別部8に加える。受信コード判
別部8は前述のデリミツタ−コードとデータバスライン
B5より入力する受信データとの比較を行ない、さらに
データバスラインB5より入力するデータをデータバス
ラインB6を介して受信バッファ、9に入力する。さら
に受信バッファ9の出力はデータバスラインB7を介し
てバッファ転送制御部10に入力し、バッファ転送制御
部1゜の出力はデータバスラインB8を介してプロセッ
サ2に入力する。一方、受信コード判別部8においてデ
ータバスラインB5を介して入力した文字データコード
がデリミツタ−コードと一致した場10− 合には一致信号がコントロール信号ラインC8に出力さ
れ、この信号によってデリミツタ−カウンタ12の計数
値が+1される。またバッファ転送制御部10からのコ
ントロール信号はコントロール信号ラインCIOを介し
てデリミツタ−カウンタ12の計数値を−1とする計数
入力に入力すると共にORゲート16の一方の入力端子
に入力する。デリミツタ−カウンタ12の計数出力はデ
ータバスラインBllを介して“0”検知部13に入力
し1MO″検知部13ではデリミツタ−カウンタ12の
計数出力が0になったことを検知する。
A delimiter code, ie, an end code, is stored from the processor 2 into the delimiter code buffer 14 via the data bus line B9. Brimisoku Code Buffer 1
4 connects the aforementioned delimiter code to the data bus line BI.
It is added to the received code discriminator 8 via O. The reception code determination section 8 compares the aforementioned delimiter code with the reception data input from the data bus line B5, and further inputs the data input from the data bus line B5 to the reception buffer 9 via the data bus line B6. do. Further, the output of the reception buffer 9 is input to the buffer transfer control unit 10 via the data bus line B7, and the output of the buffer transfer control unit 1° is input to the processor 2 via the data bus line B8. On the other hand, if the character data code input via the data bus line B5 matches the delimiter code in the received code discriminator 8, a match signal is output to the control signal line C8, and this signal causes the delimiter counter to The count value of 12 is increased by +1. Further, a control signal from the buffer transfer control unit 10 is inputted to a count input for setting the count value of the delimiter counter 12 to -1 via a control signal line CIO, and also inputted to one input terminal of the OR gate 16. The counting output of the delimiter counter 12 is input to the "0" detection section 13 via the data bus line Bll, and the 1MO" detection section 13 detects that the counting output of the delimiter counter 12 has become zero.

“0”検知部13の出力信号はコントロール信号ライン
C14を介して受信コード判別部8に入力する。さらに
受信コード判別部8からその信号と上記一致信号との論
理和出力がコントロール信号ラインC7を介してフリッ
プフロップ 11のセント入力端子Sにセント信号とし
て入力する。一方、プロセッサ2からのコントロール信
号がコントロール信号ラインC9介してバッファ転送制
御部10に入力する。またプロセッサ2からのりセット
信号がコントロール信号ラインC15を介してORゲー
ト16の他方の入力端子に入力する。
The output signal of the "0" detection section 13 is input to the received code discrimination section 8 via the control signal line C14. Furthermore, the OR output of that signal and the coincidence signal from the received code discriminator 8 is input as a cent signal to the cent input terminal S of the flip-flop 11 via the control signal line C7. On the other hand, a control signal from the processor 2 is input to the buffer transfer control section 10 via the control signal line C9. Further, a set signal from the processor 2 is input to the other input terminal of the OR gate 16 via the control signal line C15.

ORゲート16の出力はフリップフロップ11のりセン
ト入力端子に入力する。フリップフロップ11の出力信
号はコントロール信号ラインC1lを介してANDゲー
ト15の一方の入力端子に入力する。ANDゲート15
の他の一方の入力端子にはプロセッサ2からのコントロ
ール信号ラインC12が入力し、ANDゲート15の出
力はコントロール信号ラインC13を介してプロセッサ
2に入力する。
The output of the OR gate 16 is input to the positive input terminal of the flip-flop 11. The output signal of the flip-flop 11 is input to one input terminal of the AND gate 15 via the control signal line C1l. AND gate 15
The control signal line C12 from the processor 2 is input to the other input terminal of the AND gate 15, and the output of the AND gate 15 is input to the processor 2 via the control signal line C13.

以上のような構成のシステムの動作について第4図のフ
ローチャートに従って説明を行なう。尚。
The operation of the system configured as above will be explained according to the flowchart shown in FIG. still.

以下の説明で〔1〕〜〔22〕の番号は第4図fa)及
びfblの各処理部に対応するものとする。まず。
In the following explanation, numbers [1] to [22] correspond to the respective processing units fa) and fbl in FIG. 4. first.

シリアル転送データラインD1からシリアル転送文字デ
ータを受信する前にプロセッサ2がらデリミツタ−コー
ドバッファ14に対して、ユーザーが受信データのプリ
ミソクーコード(00−FFのうちlコード)をセット
する。これは例えばプロセッサ2のイニシャルルーチン
の実行(初期設定)で行われる。または以下に述べるC
OM ON命令の実行によってなされる。第2図(従来
例)と同様にCOM ON命令によってコントロール信
号ラインCI2を介してANDゲート15の一方の入力
端子にハイレベル信号を与えANDゲート15をオンと
し、取り込み可能状態にする。
Before receiving the serial transfer character data from the serial transfer data line D1, the user sets the primordial code (1 code from 00-FF) of the received data in the delimiter code buffer 14 from the processor 2. This is done, for example, by executing an initial routine (initial setting) of the processor 2. or C described below.
This is done by executing the OM ON instruction. Similarly to FIG. 2 (conventional example), a high level signal is applied to one input terminal of the AND gate 15 via the control signal line CI2 in response to a COM ON command to turn on the AND gate 15 and make it ready for loading.

同時ニコントロール信号ラインC15,及びコントロー
ル信号ラインC16を介して与えるプロセッサ2からの
リセット信号によってフリップフロップ11を予めリセ
ットする。
At the same time, the flip-flop 11 is reset in advance by a reset signal from the processor 2 provided via the control signal line C15 and the control signal line C16.

〔1〕 外部からシリアル転送データラインD1を介し
てシリアル転送文字データの入力があると。
[1] When serial transfer character data is input from the outside via the serial transfer data line D1.

I10インタフェース部1においてシリアルデータが1
文字単位のパラレルデータに変換され、データバスライ
ンB5を介して受信コード判別部8に転送される。
Serial data is 1 in I10 interface section 1
The data is converted into parallel data in units of characters, and transferred to the reception code determination unit 8 via the data bus line B5.

〔2〕 受信コード判別部8にお゛いてはデリミックー
コードバソファ14にバッファリングされているデリミ
ツタ−コードと転送されて来たコード13− とを比較する。
[2] The received code discriminator 8 compares the delimiter code buffered in the delimiter code buffer 14 with the transferred code 13-.

(3)(4)(5) 処理〔2〕の結果受信文字コード
がデリミツタ−コードでなければ、その文字コードを受
信バッファ9へ転送し1次の入力のために受信バッファ
アドレスを+1とする。
(3) (4) (5) As a result of process [2], if the received character code is not a delimiter code, transfer that character code to the reception buffer 9 and set the reception buffer address +1 for the primary input. .

以上、 〔1〕〜〔5〕の処理がデリミツタ−コードが
受信されない限り繰り返され、シリアル転送されて来た
文字データが順に1文字単位で受信バッファ9へ格納さ
れる。これらの処理の間プロセッサ2はメインプログラ
ムの処理を実行し続けることができる。
The above processes [1] to [5] are repeated as long as the delimiter code is not received, and the serially transferred character data is sequentially stored into the reception buffer 9 one character at a time. During these processes, the processor 2 can continue executing the main program.

(6)(7〕 (8) 処理〔2〕の結果受信文字コー
ドがデリミツタ−コードであると判別されると、受信コ
ード判別部8においてそのデリミツタ−コードをCR(
キャリソジリーターン)コードに変換し、受信バッファ
9へ転送し2次の入力のために受信バッファアドレスを
+1する。
(6) (7) (8) If the received character code is determined to be a delimiter code as a result of process [2], the received code discriminator 8 converts the delimiter code to CR (
It is converted into a career turn) code, transferred to the reception buffer 9, and the reception buffer address is incremented by 1 for secondary input.

(9)(10)(11) 上記処理に続いて、コントロ
ール信号ラインC8を介してデリミツタ−カウンタ12
を+1すると共にコントロール信号14− ラインC7を介してフリップフロップ11をセットする
。これによってフリップフロップ11の出力がコントロ
ール信号ラインC1l及びコントロール信号ラインC1
3を介して(ANDゲート15はコントロール信号ライ
ンCI2から予め与えられているCOM ON命令によ
ってオンとなっている。)、ON COM GO3UB
 (第2図参照)を可能とするフラグとしてプロセッサ
2に与えられ、デリミツタ−コードまでの受信ができた
ことをプロセッサ2に通知する。コントロール信号ライ
ンC13を割り込み線とするならばコントロール信号ラ
インC15がオンであるならばこの信号によってプロセ
ッサ2がデータブロックの受信プログラムを実行する。
(9) (10) (11) Following the above processing, the delimiter counter 12 is sent via the control signal line C8.
+1 and sets the flip-flop 11 via the control signal 14- line C7. As a result, the output of the flip-flop 11 is changed to the control signal line C1l and the control signal line C1.
3 (AND gate 15 is turned on by a COM ON command given in advance from control signal line CI2), ON COM GO3UB
(See FIG. 2) is given to the processor 2 as a flag to enable reception, and notifies the processor 2 that reception up to the delimiter code has been completed. If the control signal line C13 is used as an interrupt line, if the control signal line C15 is on, this signal causes the processor 2 to execute the data block reception program.

以上〔6〕〜〔11〕の処理によってデリミツタ−コー
ドがORコードとして受信バッファ9へ転送された後も
再び受信文字コードが出力転送データラインD1からI
10インタフェース部1に入力すれば、処理〔1〕から
同様の処理が繰り返され、上記ORコードに続いて格納
されてゆく。
Even after the delimiter code is transferred to the reception buffer 9 as an OR code through the processes in [6] to [11] above, the received character code is again transferred from the output transfer data line D1 to the I
10, the same process is repeated from process [1], and the data is stored following the above OR code.

また上記〔6〕〜〔11〕の処理の間もプロセッサ2は
メインプログラムの処理を実行し続けることができる。
Also, during the processing of [6] to [11] above, the processor 2 can continue to execute the processing of the main program.

以上の処理が続いている時点で、メインプログラムがO
N COM GO3UB命令を実行すると、フリップフ
ロップ11のフラグがセットされているのでGO3UB
の次に定義した番地にジャンプする。即ちこの時前述し
たANDゲート15がオンとなり、コントロール信号ラ
インC13より受信ブロックが受信完了していることを
プロセッサ2に伝え、データプログラムの受信プログラ
ムが実行する。そしてその番地から始まるサブルーチン
内で受信した文字データの入力命令を実行すると、プロ
セッサ2は第4図(b)に示す処理ルーチンを実行する
。以下順を追ってその動作を説明する。
While the above processing continues, the main program is
When the N COM GO3UB instruction is executed, the flag of flip-flop 11 is set, so GO3UB
Jump to the address defined next. That is, at this time, the aforementioned AND gate 15 is turned on, and the control signal line C13 notifies the processor 2 that the reception of the reception block has been completed, and the reception program of the data program is executed. When the received character data input command is executed in the subroutine starting from that address, the processor 2 executes the processing routine shown in FIG. 4(b). The operation will be explained step by step below.

〔12〕 プロセッサ2において受信文字データの入力
命令が実行されると、コントロール信号ラインC9を介
してバッファ転送制御部10に対して受信バッファ中の
データの転送命令を与える。
[12] When the command to input received character data is executed in the processor 2, a command to transfer the data in the receive buffer is given to the buffer transfer control unit 10 via the control signal line C9.

〔13〕 処理〔12〕によってコントロール信号ライ
ンCIO,ORゲート16及びコントロール信号ライン
C16を介してフリップフロップ11をリセットし、O
N COM GO3UB7ラグをリセットする。
[13] By process [12], the flip-flop 11 is reset via the control signal line CIO, the OR gate 16 and the control signal line C16, and the O
N COM GO3UB7 Reset the lag.

(14) データバスラインBT、バッファ転送制御部
10.及びデータバスラインB8を介して受信バッファ
9から1文字(バイト)分のデータをプロセッサ2に転
送する。
(14) Data bus line BT, buffer transfer control unit 10. Then, one character (byte) of data is transferred from the reception buffer 9 to the processor 2 via the data bus line B8.

(15〕 (16) この時バッファ転送制御部10に
おいて上記転送データがORコードであるかどうかを判
別し、ORコードでなければバッファアドレスを+1し
て処理〔14〕にもどって次の1文字分のデータをプロ
セッサ2に転送する。
(15) (16) At this time, the buffer transfer control unit 10 determines whether the above transfer data is an OR code, and if it is not an OR code, the buffer address is increased by 1 and the process returns to step [14] for the next one character. The data for 20 minutes is transferred to the processor 2.

以上〔12〕〜〔16〕の処理によってデリミツタ−コ
ードまでの文字データ列が受信バッファ9からプロセッ
サ2へ転送される。
By the above processes [12] to [16], the character data string up to the delimiter code is transferred from the reception buffer 9 to the processor 2.

(17)(1B) 処理〔15〕によって転送されたで
ORコードであると判別された場合はそれによって1区
切り(デリミツタ−まで)の文17− 字列データの転送を終了し、バッファアドレスを+1す
ると共に、転送した文字列の分だけ受信バッファ9に残
っている文字データを前につめる。
(17) (1B) If it is determined that the transferred data is an OR code by processing [15], then the one-delimited (up to the delimiter) statement 17- ends the string data transfer and sets the buffer address. At the same time, the character data remaining in the reception buffer 9 is moved forward by the amount of the transferred character string.

〔19〕 上記処理と共に先に処理〔12〕によってコ
ントロール信号ラインCIOに出力されている信号によ
ってデリミツタ−カウンタ12を−1する。
[19] In addition to the above processing, the delimiter counter 12 is decremented by 1 by the signal outputted to the control signal line CIO in the processing [12].

(20) (21) (22) 処理〔19〕の結果デ
リミツタ−カウンタ12の計数出力が“0”検知部13
においてOではないと判別された場合は。
(20) (21) (22) As a result of process [19], the count output of the delimiter counter 12 is “0” detection unit 13
If it is determined that it is not O in .

受信バッファ9には次のデリミツタ−までの文字列が既
に受信されていると判断し、コントロール信号ラインC
14,受信コード判別部8.及びコントロール信号ライ
ンC7を介してフリップフロップ11をセントすること
によって、ONCOM GO5UBフラグをセットし1
次のON COM GO3UB命令に続く受信文字デー
タの入力命令がすぐに実行できるような状態にする。も
しデリミツタ−カウンタ12の計数出力が“0”検知部
において0であると判別された場合は、受18− 信バッファ9には次のデリミツタ−までの文字列が受信
されきってはいないと判断し、処理〔21〕はスキップ
することにより処理〔13〕で行なったON COM 
GO3UBフラグリセットのまま1区切りの文字列デー
タの入力を終了する。
It is determined that the character string up to the next delimiter has already been received in the reception buffer 9, and the control signal line C is
14. Received code determination unit 8. and setting the ONCOM GO5UB flag to 1 by sending flip-flop 11 through control signal line C7.
A state is created in which the received character data input command following the next ON COM GO3UB command can be executed immediately. If the counting output of the delimiter counter 12 is determined to be 0 by the "0" detection section, it is determined that the character string up to the next delimiter has not been completely received in the reception buffer 9. By skipping process [21], ON COM performed in process [13]
Finish inputting 1-section character string data while leaving the GO3UB flag reset.

以上の動作は第3図fa)のフローとは独立に行われる
為、上記〔12〕〜〔22〕の処理の間にシリアル転送
文字データが次々に受信バッファ9にバッファリングさ
れ、デリミツタ−が現われると受信コード判別部8は入
力してきたデリミツタ−コードの個数分だけデリミツタ
−カウンタ12を+1している。従って処理〔19〕に
よってデリミツタ−カウンタ12を−1してもその計数
出力が0にならない場合は、受信コード判別部8は再び
ON COM GO3UBフラグ(フリップフロップ1
1)をセントする。これは次のデリミツタ−コードまで
の文字列データが既に受信済みであることをプロセッサ
2に通知する為であり1次のON COM GO3UB
命令でANDゲート15がオンとなった時にプロセッサ
2はそれを入力する。
Since the above operations are performed independently of the flow shown in Figure 3 fa), the serial transfer character data is buffered one after another in the reception buffer 9 during the processing of [12] to [22] above, and the delimiter is When the code appears, the received code discriminator 8 increments the delimiter counter 12 by 1 by the number of input delimiter codes. Therefore, if the count output does not become 0 even if the delimiter counter 12 is decremented by 1 in process [19], the received code discriminator 8 again sets the ON COM GO3UB flag (flip-flop 1
1) cents. This is to notify processor 2 that the character string data up to the next delimiter code has already been received, and the primary ON COM GO3UB
When the AND gate 15 is turned on by a command, the processor 2 inputs it.

第5図は外部から文字データが受信バッファ9にバッフ
ァリングされる様子と、デリミツタ−カウンタ12の計
数出力値、ON COM GO3UBフラグ値(フリッ
プフロップ11の出力)。
FIG. 5 shows how external character data is buffered in the reception buffer 9, the count output value of the delimiter counter 12, and the ON COM GO3UB flag value (output of the flip-flop 11).

及びプロセッサ2による文字列データの入力の様子につ
いて一例を示した図である。まず、31で受信バッファ
9に文字“A”が取り込まれる。この時デリミツタ−カ
ウンタ12の計数出力値、及びON COM GO3U
Bフラグ値は共にO゛なので、プロセッサ2によるデー
タ入力は行われない。そして82〜S6まで次々に文字
が取り込まれる そしてS7においてデリミツタ−コー
ドが入力すると、そのコードはCRコードに変換され受
信バッファ9に取り込まれると共にデリミツタ−カウン
タ12の計数出力値が1″となり、それによってON 
COM GO3UBフラグ値が“1″となるので、プロ
セッサ2に対してはデータ入力可能状態となる。この時
ON COM GO3UB命令が実行されていないので
プロセッサ2はそれを受け付けない。そしてその後も次
々に文字データが受信バッファ9に取り込まれ、S9に
おいては2個のデリミツタ−コードが入力し。
FIG. 3 is a diagram illustrating an example of how character string data is input by the processor 2. FIG. First, at 31, the character "A" is taken into the reception buffer 9. At this time, the count output value of the delimiter counter 12 and the ON COM GO3U
Since the B flag values are both O', data input by the processor 2 is not performed. Then, characters are read one after another from 82 to S6. Then, when a delimiter code is input in S7, that code is converted to a CR code and is read into the reception buffer 9, and the counted output value of the delimiter counter 12 becomes 1'', ON by
Since the COM GO3UB flag value becomes "1", data can be input to the processor 2. Since the ON COM GO3UB instruction is not being executed at this time, processor 2 does not accept it. Thereafter, character data is taken into the reception buffer 9 one after another, and two delimiter codes are input in S9.

デリミツタ−カウンタ12の計数出力値が“2”となる
。続いてS10においてプロセッサ2でON COM 
GO3UB命令が実行されると、受信文字データ入力プ
ログラムが駆動し、1個目のCRコードのまでの文字列
″AB1345″が読み取られ、受信バッファ9の中に
残った文字列は左端につめられる。この時点でON C
OM GO3UBフラグ値がまずOとなる。そしてS1
1でデリミツタ−カウンタ12が−1され、その計数出
力は“1″となる。その値が0でないのでON COM
 GO3UBフラグ値が再び1″にセントされる。そし
てプログラム中で第2のONCOM GO3UB命令が
実行されると次のデリミツタ−までの文字列“XX・・
・X”がプロセッサ2に取り込まれ、それによって受信
バッファ9がエンプティ状態になる。この時、デリミツ
タ−カウンタ12の計数出力値が“0”となるの21− で、ON COM GO3UB7ラグが“′0”にリセ
ットされ2次ニON COM G OS U B命令が
実行されたとしても、ANDゲート15にコントロール
信号ラインC11を介して加わる信号がローレベルであ
るので、受信文字データ入力プログラムは駆動しない。
The count output value of the delimiter counter 12 becomes "2". Next, in S10, the processor 2 turns ON COM
When the GO3UB command is executed, the received character data input program is activated, the character string "AB1345" up to the first CR code is read, and the character string remaining in the receive buffer 9 is packed to the left end. . At this point ONC
The OM GO3UB flag value becomes O first. and S1
At 1, the delimiter counter 12 is decremented by 1, and its count output becomes "1". Since the value is not 0, ON COM
The GO3UB flag value is again set to 1". Then, when the second ONCOM GO3UB instruction is executed in the program, the character string "XX..." up to the next delimiter is
・X" is taken into the processor 2, and the reception buffer 9 becomes empty. At this time, the count output value of the delimiter counter 12 becomes "0", and the ON COM GO3UB7 lag becomes "'0'' and the secondary ON COM GOS U B instruction is executed, the signal applied to the AND gate 15 via the control signal line C11 is at a low level, so the received character data input program is not driven. .

コントロール信号ラインC13をプロセッサ2の割り込
みとするならば。
If the control signal line C13 is used as an interrupt for the processor 2.

受信データ入力プログラムが割り込みに対する処理プロ
グラムとなる。尚、この時、受信データ入力プログラム
は例えば第2図に示した文番号100.110が対応す
る。
The received data input program becomes the interrupt processing program. At this time, the received data input program corresponds to sentence numbers 100 and 110 shown in FIG. 2, for example.

第6図は従来の方式と本発明による方式について受信デ
ータをプロセッサ内に取り込むタイミングについて示し
た図である。受信文字データX$1〜X$11が同図(
A)のように一定の転送速度でI10インタフェース部
を介して入力している場合、従来の方式においては1文
字人力する毎にプロセッサ内部に取り込み、しがも同図
(B)のように一定の文字数分のデータが入力し終るま
で取り込み処理が続行するため、その間(ts〜22− teまで)プロセッサはメインルーチンの他の処理を行
なうことができない。それに対して本発明による方式で
はデリミツタ−コード(ORコードに変換される)が入
力するまでは入力した文字列を受信バッファに格納して
おき、その間はプロセッサはメインルーチンの他の処理
を行なうことができ、デリミツタ−コードが入力したら
それ以後の任意のタイミングで、受信バッファにバッフ
ァリングされているORコードのまでの文字列を順次一
度に入力できるため、そのための割り込みによる割り込
み時間は同図(C)のtp+、tp2゜tp3に示すよ
うに短い時間で済む。(尚受信バッファからプロセッサ
へのデータ運送速度は、一般に外部からのシリアル転送
速度に比べて十分速いので同図(C)に示すような特性
になる。)以上説明した実施例においては判別すべきデ
リミツタ−コードは1個としたが、複数個のデリミツタ
−コードについて判別するようにしても同様の効果を得
ることが可能である。また単に指定コードではなく受信
文字数を指定し、指定文字数を受信した場合にON C
OM GO3UBすることも可能である。加えてデリミ
ツタ−コードまで取り出した後、そのデリミツタ−コー
ドのみをORコード等に変換することにより従来のBA
S ICステートメントでデータを取り込むことも可能
である。
FIG. 6 is a diagram showing the timing at which received data is taken into the processor in the conventional method and the method according to the present invention. The received character data X$1 to X$11 are shown in the same figure (
When inputting through the I10 interface at a constant transfer rate as shown in A), in the conventional method, each character inputted manually is input into the processor, and the transfer rate remains constant as shown in (B) of the same figure. Since the import processing continues until data for the number of characters has been input, the processor cannot perform other processing in the main routine during that time (from ts to 22-te). In contrast, in the method according to the present invention, the input character string is stored in the receive buffer until the delimiter code (converted to an OR code) is input, and the processor performs other processing in the main routine during that time. , and once the delimiter code is input, the character string up to the OR code buffered in the receive buffer can be input in sequence at any time after that, so the interrupt time for that purpose is as shown in the figure ( As shown in C) tp+, tp2°tp3, it takes only a short time. (Note that the data transfer speed from the receive buffer to the processor is generally much faster than the serial transfer speed from the outside, so the characteristics are as shown in Figure (C).) Although one delimiter code is used, the same effect can be obtained even if the determination is made for a plurality of delimiter codes. Also, instead of simply specifying the specified code, specify the number of received characters, and when the specified number of characters is received, ON C
It is also possible to OM GO3 UB. In addition, by extracting the delimiter code and converting only that delimiter code to an OR code, etc., the conventional BA
It is also possible to import data using the SIC statement.

さらに、外部からI10インタフェース部に入力するデ
ータはR3−232C規格に基くシリアル転送データと
したが1例えばバイト単位でのパラレルデータ入力であ
っても同様の効果を得ることができる。またさらにCO
M ON命令で1文字単位での割り込みを可能にして1
文字単位でプロセッサのメモリバッファに格納し、特定
数のデータあるいはデリミツタ−コードの受信によって
受信文字データ人力タスクを駆動許可し、ONCOM 
GO3UB命令で前述の受信文字データ入力タスクを駆
動することによってベーシック(BASIC)プログラ
ム中での受信データの使用を可能とし受信制御回路等を
簡単化することも可能である。さらに本実施例はベーシ
ック(BASIC)の言語に限らず他の高級言語1例え
ばフォートラン(FORTRAN)等でも可能である。
Furthermore, although the data input from the outside to the I10 interface section is serial transfer data based on the R3-232C standard, the same effect can be obtained even if parallel data is input in units of bytes, for example. Furthermore, CO
1 by enabling interrupts in character units with the M ON command.
The received character data is stored in the memory buffer of the processor character by character, and the received character data is enabled to drive the manual task by receiving a specific number of data or a delimiter code.
By driving the aforementioned received character data input task with the GO3UB command, it is possible to use the received data in a BASIC program and to simplify the reception control circuit, etc. Furthermore, this embodiment is applicable not only to the BASIC language but also to other high-level languages such as FORTRAN.

〔発明の効果〕〔Effect of the invention〕

本発明によれば受信データの中から有効データの切れ目
のコード(デリミツタ−コード)をサーチする必要がな
くなるので、そのための特別なプログラムが必要なくな
り、シリアルデータを読み込む時は常に有効データ列単
位で取り込むことができる。
According to the present invention, it is no longer necessary to search for the valid data break code (delimiter code) in the received data, so there is no need for a special program for this, and when reading serial data, it is always done in units of valid data strings. can be imported.

また1文字単位でON COM GO3UBすることが
なくなり、デリミツタ一単位で一度に取り込む為1割り
込み時間を短くすることができ。
Also, ON COM GO3UB is no longer performed in units of characters, and one interrupt time can be shortened because each delimiter is imported at a time.

受信処理ルーチン以外の他のプログラムの実行効率を上
げることができる。加えてデリミツタ−コードまでのデ
ータの受信の間にプロセッサは池野メインプログラムの
他の処理を行なうことができる。
It is possible to improve the execution efficiency of programs other than the reception processing routine. In addition, the processor can perform other processing of the Ikeno main program while receiving data up to the delimiter code.

【図面の簡単な説明】 第1図は従来の受信データ処理方式の一実施例の構成図
、第2図は従来の受信データ処理プログ25− ラムの一作成例、第3図は本発明による受信データ処理
装置の構成図、第4図fan、 fb)は第1図による
受信データ処理装置の動作流れ図、第5図は第1図によ
る受信データ処理装置の動作説明図、第6図は従来例及
び本発明における受信データ取り込み時間のタイミング
チャートである。 1・・I10インタフェース部 2・・・プロセッサ 3.15・・ ・ANDゲート 4.11・ ・ ・フリップフロップ
 5・・・受信デー タ数カウンタ 6・・・比較部 7・・・受信データ設定値バッファ 8・・・受信コード判別部 9・・・受信バッファ 10・・・ バッファ転送制御部 12・・・デ リミツタ−カウンタ 13・・・R0 ”検知部 14・・・デリミツタ −コードバッファ 16・・・O Rゲート Dl・・・シリアル転 送データライン B1.B2.B3゜ 26− B4. B5.B6. B7.B8.B9. BIO。 Bll・・・データバスライン CI、C2,C3,C4,C5,C6,C7゜C8,C
9,CIO,C1l、C12,C13゜C14,C15
・・・コントロール信号ライン特許出願人 カシオ計算
機株式会社 代理人弁理士 大 菅 義 之 27− 第2図 to C0M0N 20 ON COM GO8 3゜ コ 第3図 UB to○ (+28.井1) 第5図 ON COM GO5UB FLAG(1’/F士力)
[Brief Description of the Drawings] Fig. 1 is a block diagram of an embodiment of a conventional received data processing method, Fig. 2 is an example of the creation of a conventional received data processing program 25-ram, and Fig. 3 is a diagram of an example of the creation of a conventional received data processing program 25-ram. FIG. 4 (fan, fb) is an operational flowchart of the received data processing device shown in FIG. 1, FIG. 5 is an explanatory diagram of the operation of the received data processing device shown in FIG. 1, and FIG. 6 is a conventional It is a timing chart of received data acquisition time in an example and this invention. 1... I10 interface unit 2... Processor 3.15... AND gate 4.11... Flip-flop 5... Received data number counter 6... Comparison unit 7... Received data setting value buffer 8... Reception code determination section 9... Reception buffer 10... Buffer transfer control section 12... Delimiter counter 13... R0 Detection section 14... Delimiter code buffer 16... O R gate Dl...Serial transfer data line B1.B2.B3゜26- B4.B5.B6.B7.B8.B9.BIO.Bll...Data bus line CI, C2, C3, C4, C5, C6 ,C7°C8,C
9, CIO, C1l, C12, C13° C14, C15
... Control signal line patent applicant Casio Computer Co., Ltd. Representative Patent Attorney Yoshiyuki Osuga 27- Figure 2 to C0M0N 20 ON COM GO8 3゜Co Figure 3 UB to○ (+28.I1) Figure 5 ON COM GO5UB FLAG (1'/F Shiriki)

Claims (4)

【特許請求の範囲】[Claims] (1)シリアルデータ転送手段を有し、ベーシック言語
を実行するコンピュータにおいて、前記シリアルデータ
転送手段より入力する特定データを検出する検出手段に
よって、前記ベーシック言語のON COM分岐を実行
することを特徴とした受信データ処理方式。
(1) In a computer that has a serial data transfer means and executes a basic language, an ON COM branch of the basic language is executed by a detection means that detects specific data input from the serial data transfer means. received data processing method.
(2)前記シリアルデータ転送手段はビットシリアルデ
ータを転送することを特徴とする特許請求の範囲第1項
記載の受信データ処理方式。
(2) The received data processing method according to claim 1, wherein the serial data transfer means transfers bit serial data.
(3)前記シリアルデータ転送手段は複数データを記憶
するバッファを有し、前記ON COM分岐によって前
記バッファに格納されたデータを読み取ることを特徴と
する特許請求の範囲第1項記載の受信データ処理方式。
(3) The received data processing according to claim 1, wherein the serial data transfer means has a buffer for storing a plurality of data, and reads the data stored in the buffer by the ON COM branch. method.
(4)前記検出手段はデータ数検出手段を有し。 特定データあるいは特定データ数の少なくとも一方を検
出した時にON COM分岐を実行することを特徴とす
る特許請求の範囲第1項記載の受信データ処理方式。
(4) The detection means includes data number detection means. 2. The received data processing method according to claim 1, wherein an ON COM branch is executed when at least one of specific data or a specific number of data is detected.
JP58227993A 1983-12-02 1983-12-02 Processing system of received data Pending JPS60120453A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58227993A JPS60120453A (en) 1983-12-02 1983-12-02 Processing system of received data

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58227993A JPS60120453A (en) 1983-12-02 1983-12-02 Processing system of received data

Publications (1)

Publication Number Publication Date
JPS60120453A true JPS60120453A (en) 1985-06-27

Family

ID=16869487

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58227993A Pending JPS60120453A (en) 1983-12-02 1983-12-02 Processing system of received data

Country Status (1)

Country Link
JP (1) JPS60120453A (en)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58181352A (en) * 1982-04-19 1983-10-24 Hitachi Ltd Data communication system

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58181352A (en) * 1982-04-19 1983-10-24 Hitachi Ltd Data communication system

Similar Documents

Publication Publication Date Title
US6675235B1 (en) Method for an execution unit interface protocol and apparatus therefor
US5081608A (en) Apparatus for processing record-structured data by inserting replacement data of arbitrary length into selected data fields
US5495588A (en) Programmable controller having joined relay language processor and general purpose processor
JPH0348537B2 (en)
EP0322769A2 (en) Data processing apparatus suitable for high speed processing
EP0497485A2 (en) Computer for implementing two-operand instructions
JPH07507888A (en) High-speed instruction decoding pipeline processor
JPS60120453A (en) Processing system of received data
JP2677719B2 (en) Information processing device
JPH0319974B2 (en)
JP2839730B2 (en) Emulation device and semiconductor device
JPS6236575B2 (en)
JPS58159154A (en) Instruction loop catching mechanism for data processor
JPH08287003A (en) Dma controller
JPS63200234A (en) Data processor
JP2002163126A (en) Event detecting circuit embedded in debugging cpu, event detecting method, and external peripheral circuit
JPS5947651A (en) Program controller
JP2925820B2 (en) Microprocessor
JPH0343830A (en) Block repeating circuit
WO2018082344A1 (en) Method and device for predicting branch instruction by means of hardware-software cooperation
JPH05265755A (en) Parallel instruction executing system
JPS61269744A (en) Debugging system
JPH11120119A (en) Information transfer device having arithmetic function
JPH052485A (en) Pipeline control system
JPS6225332A (en) Data processor