JPS60119676A - 欠落ビット検出回路 - Google Patents
欠落ビット検出回路Info
- Publication number
- JPS60119676A JPS60119676A JP22668083A JP22668083A JPS60119676A JP S60119676 A JPS60119676 A JP S60119676A JP 22668083 A JP22668083 A JP 22668083A JP 22668083 A JP22668083 A JP 22668083A JP S60119676 A JPS60119676 A JP S60119676A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- pulse train
- comparator
- period
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/18—Error detection or correction; Testing, e.g. of drop-outs
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Manipulation Of Pulses (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は、一定の周期で入力するパルス列中に含まれる
欠落ビットを検出する回路に関する。
欠落ビットを検出する回路に関する。
磁気ディスク装置においては、磁気ディスク面にサーボ
ライタでサーボ情報を書き込む際に、予め所々ビットを
欠落させてパターン化した情報を書き込む。そしてサー
ボ面に書込まれたこのパターンをサーボヘッドで読み出
すと、第１図に破線で示すようにビットが欠落したパル
ス列が得られる。即ち各パターンにおける欠落ビットの
位置によって、磁気ディスク上の絶対位置を知ることが
できる。
ライタでサーボ情報を書き込む際に、予め所々ビットを
欠落させてパターン化した情報を書き込む。そしてサー
ボ面に書込まれたこのパターンをサーボヘッドで読み出
すと、第１図に破線で示すようにビットが欠落したパル
ス列が得られる。即ち各パターンにおける欠落ビットの
位置によって、磁気ディスク上の絶対位置を知ることが
できる。
このようにビットが欠落したパルス列中の欠落ビットを
検出する場合、従来は第２図に示すように、ロジック回
路中にリドリガ一式のワンショットマルチバイブレータ
１を設けている。即ちパルス列の周期をτとした場合、
１．５ τの時定数をもったワンショットマルチバイブ
レークを動作させると、通常は連続してトリガー状態と
なるが、欠落ビットがあると、０．５τの時点でオフと
なることを利用して欠落ビットを検出している。ところ
が磁気ディスク駆動モータの回転速度が異なったり、書
込み周期が異なると、欠落ビットの発生する周期τも異
なってくる。そのために、抵抗２およびコンデンサ３を
設けて、各周期に応じてワンショットマルチバイブレー
ク１の定数を設定し直さなければならないという不便が
ある。
検出する場合、従来は第２図に示すように、ロジック回
路中にリドリガ一式のワンショットマルチバイブレータ
１を設けている。即ちパルス列の周期をτとした場合、
１．５ τの時定数をもったワンショットマルチバイブ
レークを動作させると、通常は連続してトリガー状態と
なるが、欠落ビットがあると、０．５τの時点でオフと
なることを利用して欠落ビットを検出している。ところ
が磁気ディスク駆動モータの回転速度が異なったり、書
込み周期が異なると、欠落ビットの発生する周期τも異
なってくる。そのために、抵抗２およびコンデンサ３を
設けて、各周期に応じてワンショットマルチバイブレー
ク１の定数を設定し直さなければならないという不便が
ある。
本発明の目的は、従来の欠落ビット検出回路におけるこ
のような問題を解消し、パルス列の周期が変化してもい
ちいち調節を行わないで済むようにすることにある。
のような問題を解消し、パルス列の周期が変化してもい
ちいち調節を行わないで済むようにすることにある。
この目的を達成するために講じた本発明による技術的手
段は、一定の周期で入力されるパルス列中に含まれる欠
落ビットを検出する回路において、入力されるパルスの
周期に比例した電圧を発生する電圧発生回路と、前記一
定の周期を表す該電圧発生回路の出力電圧より該電圧の
基準値を作成する回路と、該電圧の値と該基準値とを比
較する回路とを備え、該電圧の値が該基準値より大きい
ことにより前記欠落ビットを検出する構成を採っている
。
段は、一定の周期で入力されるパルス列中に含まれる欠
落ビットを検出する回路において、入力されるパルスの
周期に比例した電圧を発生する電圧発生回路と、前記一
定の周期を表す該電圧発生回路の出力電圧より該電圧の
基準値を作成する回路と、該電圧の値と該基準値とを比
較する回路とを備え、該電圧の値が該基準値より大きい
ことにより前記欠落ビットを検出する構成を採っている
。
次に本発明による欠落ビット検出回路が実際上どのよう
に具体化されるかを実施例で説明する。
に具体化されるかを実施例で説明する。
第３図は本発明による欠落ビット検出回路の実施例を示
すブロック図、第４図は波形図である。定電流源４に接
続されたトランジスタ５に、第４図（イ）のようなパル
ス列が入力される。トランジスタ５は、充放電用のコン
デンサ６、第１の比較器７と第２の比較器８の比較端子
に接続されている。また第１の比較器７の出力端は、ダ
イオード９およびオペアンプ１０を介して前記の第２の
比較器８の基準電圧端子に接続されている。ダイオード
９の出力端は、第１の比較器７の基準電圧端子に接続さ
れている。またオペアンプ１ｏの出方端と、グランドと
の間に、０．５Ｈの抵抗１１と１．ＯＲの抵抗１２が接
続され、両抵抗１１．１２間の位置がオペアンプ１０の
基準電圧端子に接続されている。
すブロック図、第４図は波形図である。定電流源４に接
続されたトランジスタ５に、第４図（イ）のようなパル
ス列が入力される。トランジスタ５は、充放電用のコン
デンサ６、第１の比較器７と第２の比較器８の比較端子
に接続されている。また第１の比較器７の出力端は、ダ
イオード９およびオペアンプ１０を介して前記の第２の
比較器８の基準電圧端子に接続されている。ダイオード
９の出力端は、第１の比較器７の基準電圧端子に接続さ
れている。またオペアンプ１ｏの出方端と、グランドと
の間に、０．５Ｈの抵抗１１と１．ＯＲの抵抗１２が接
続され、両抵抗１１．１２間の位置がオペアンプ１０の
基準電圧端子に接続されている。
いまこの回路において、トランジスタ５に第４図（イ）
（ロ）のようなパルス列が入力すると、該パルス列の
周期でコンデンサ６が充放電を繰り返し、第４図（ロ）
のような周期τのランプ電圧が発生する。ところがある
ピントが欠落すると放電が行われずに、第４図（ロ）の
ランプ波形１３で示すように、電圧は上昇を続け、第２
の比較器８に入力する。 − ところで第１の比較器７の出力端のダイオード９を介し
てコンデンサ１４に充電が行われ、この充電電圧が第１
の比較器７の基準電圧となる。いまランプ発生回路のコ
ンデンサ６の充電電圧が、比較器７の基準電圧より大き
ければ、比較器７の出力はＨレベルとなって、ダイオー
ド９を介してコンデンサ１４に充電が行われ、その電位
が上昇する。ところがランプ発生回路のコンデンサ６の
充電電圧が比較器７の基準電圧より小さいと、Ｌレベル
となって、コンデンサ１４への充電は行われない。その
結果コンデンサ１４の電位は常に、パルス列のピーク電
圧Ｖｐａと等しい。
（ロ）のようなパルス列が入力すると、該パルス列の
周期でコンデンサ６が充放電を繰り返し、第４図（ロ）
のような周期τのランプ電圧が発生する。ところがある
ピントが欠落すると放電が行われずに、第４図（ロ）の
ランプ波形１３で示すように、電圧は上昇を続け、第２
の比較器８に入力する。 − ところで第１の比較器７の出力端のダイオード９を介し
てコンデンサ１４に充電が行われ、この充電電圧が第１
の比較器７の基準電圧となる。いまランプ発生回路のコ
ンデンサ６の充電電圧が、比較器７の基準電圧より大き
ければ、比較器７の出力はＨレベルとなって、ダイオー
ド９を介してコンデンサ１４に充電が行われ、その電位
が上昇する。ところがランプ発生回路のコンデンサ６の
充電電圧が比較器７の基準電圧より小さいと、Ｌレベル
となって、コンデンサ１４への充電は行われない。その
結果コンデンサ１４の電位は常に、パルス列のピーク電
圧Ｖｐａと等しい。
このピーク電圧Ｖｐａは、次のオペアンプ１０に入力し
て、１．５倍に増幅される。したがって１．５ｖｐａの
値が、第２の比較器８の基準電圧となり、入力ランプ電
圧とのレベル比較が行われる。
て、１．５倍に増幅される。したがって１．５ｖｐａの
値が、第２の比較器８の基準電圧となり、入力ランプ電
圧とのレベル比較が行われる。
いまパルス列に欠落ビットが無い場合は、ランプ電圧発
生回路のコンデンサ６がら第２の比較器８に入力する電
圧は、オペアンプ１０がら入力する値１ 、５Ｖｐａよ
り小さい。ところがパルス列に欠落ビットが有る場合は
、ランプ電圧発生回路のコンデンサ６から第２の比較器
８に入力する電圧は、オペアンプ１０がら入力する値１
．５Ｖｐａより大きくなるので、第２の比較器８がＨレ
ベルとなって、第４図（ハ）のような検出信号が発生し
、欠落ビットが検出される。
生回路のコンデンサ６がら第２の比較器８に入力する電
圧は、オペアンプ１０がら入力する値１ 、５Ｖｐａよ
り小さい。ところがパルス列に欠落ビットが有る場合は
、ランプ電圧発生回路のコンデンサ６から第２の比較器
８に入力する電圧は、オペアンプ１０がら入力する値１
．５Ｖｐａより大きくなるので、第２の比較器８がＨレ
ベルとなって、第４図（ハ）のような検出信号が発生し
、欠落ビットが検出される。
また回転速度の変動などでパルスの周期が変化して、ラ
ンプ電圧発生回路のコンデンサ６のピーク電圧Ｖｐａが
変動しても、第１の比較器７、ダイオード９およびコン
デンサＩ４からなるピーク保持回路により、変動した充
電電圧のピーク電圧νｐａが常に保持されるので、第２
の比較器８の基準電圧としては、常に入力するパルス列
のピーク電圧Ｖｐａの１．５倍の値を得ることができ、
パルス列の周期の変動によって基準電圧が変動するよう
なことはない。
ンプ電圧発生回路のコンデンサ６のピーク電圧Ｖｐａが
変動しても、第１の比較器７、ダイオード９およびコン
デンサＩ４からなるピーク保持回路により、変動した充
電電圧のピーク電圧νｐａが常に保持されるので、第２
の比較器８の基準電圧としては、常に入力するパルス列
のピーク電圧Ｖｐａの１．５倍の値を得ることができ、
パルス列の周期の変動によって基準電圧が変動するよう
なことはない。
したがって本発明によれば、第２の比較器８の入力許容
振幅の範囲内で無調整で欠落ビットを検出でき、また定
電流源を外部制御化すれば、更に使用範囲が拡がる。
振幅の範囲内で無調整で欠落ビットを検出でき、また定
電流源を外部制御化すれば、更に使用範囲が拡がる。
なお本発明の用途は、サーボ情報の読取りに限らず、欠
落ビットが連続して発生する可能性のないものであれば
、磁気ディスクのエラー検出などにも通用できる。
落ビットが連続して発生する可能性のないものであれば
、磁気ディスクのエラー検出などにも通用できる。
以上のように本発明によれば、パルス列の周期の如何に
拘わらず、無調整で欠落ビットの検出を行うことができ
、取扱いが簡便になる。
拘わらず、無調整で欠落ビットの検出を行うことができ
、取扱いが簡便になる。
第１図は欠落ビットを有するパルス列を示す波形図、第
２図は従来の欠落ビット検出回路を示す図、第３図は本
発明による欠落ビット検出回路の図において、４は定電
流源、６．１４はコンデンサ、７は第１の比較器、８は
第２の比較器、１０はオペアンプをそれぞれ示す。 特許出願人 富士通株式会社 代理人 弁理士 青 柳 稔
２図は従来の欠落ビット検出回路を示す図、第３図は本
発明による欠落ビット検出回路の図において、４は定電
流源、６．１４はコンデンサ、７は第１の比較器、８は
第２の比較器、１０はオペアンプをそれぞれ示す。 特許出願人 富士通株式会社 代理人 弁理士 青 柳 稔
Claims (1)
- 一定の周期で入力されるパルス列中に含まれる欠落ビッ
トを検出する回路において、入力されるパルスの周期に
比例した電圧を発生する電圧発生回路と、前記一定の周
期を表す該電圧発生回路の出力電圧より該電圧の基準値
を作成する回路と、該電圧の値と該基準値とを比較する
回路とを備え、該電圧の値が該基準値より大きいことに
より前記欠落ビットを検出することを特徴とする欠落ビ
ット検出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22668083A JPH0248993B2 (ja) | 1983-11-30 | 1983-11-30 | Ketsurakubitsutokenshutsukairo |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22668083A JPH0248993B2 (ja) | 1983-11-30 | 1983-11-30 | Ketsurakubitsutokenshutsukairo |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60119676A true JPS60119676A (ja) | 1985-06-27 |
| JPH0248993B2 JPH0248993B2 (ja) | 1990-10-26 |
Family
ID=16848966
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22668083A Expired - Lifetime JPH0248993B2 (ja) | 1983-11-30 | 1983-11-30 | Ketsurakubitsutokenshutsukairo |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0248993B2 (ja) |
-
1983
- 1983-11-30 JP JP22668083A patent/JPH0248993B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0248993B2 (ja) | 1990-10-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4635142A (en) | Amplitude sensor with adaptive threshold generation | |
| US5003196A (en) | Wave shaping circuit having a maximum voltage detector and a minimum voltage detector | |
| EP0027547B1 (en) | Data signal detection apparatus | |
| US3437833A (en) | Signal pulse shaper | |
| JPH0241801B2 (ja) | ||
| US5214319A (en) | Monotonic pulse detector | |
| US6617834B2 (en) | Switched power supply with voltage regulator having PWM with hysteretic loop controller and method for operating and using same | |
| US4194223A (en) | Magnetic recording detection | |
| US5357150A (en) | Defect tolerant envelope follower | |
| US3810236A (en) | Data recording and verification system | |
| US4092682A (en) | Cross coupled demodulator for generating a servo head position error signal | |
| US4603357A (en) | Magnetic recording detection pointer that measures the time per data cell during which the analog waveform exceeds a predetermined detection threshold | |
| JPS60119676A (ja) | 欠落ビット検出回路 | |
| JPS6412028B2 (ja) | ||
| US4647988A (en) | Magnetic write circuit | |
| JP2556574B2 (ja) | 光メモリ装置 | |
| JPH0695429B2 (ja) | 磁気デイスク装置の読出し回路 | |
| US4092683A (en) | Dual-mode demodulator for movement of a servo head | |
| JP2591184B2 (ja) | ドロップアウト検出回路 | |
| US5350950A (en) | Setting circuit of binary threshold value | |
| JP2686329B2 (ja) | ディスク装置のサーボ制御回路 | |
| JP2518931B2 (ja) | フロッピ―ディスク装置の書込回路 | |
| JP2921314B2 (ja) | 磁気記録装置の書込み回路 | |
| JPS6367764B2 (ja) | ||
| JPH0467707B2 (ja) |