JPS60114099A - Signal selection system - Google Patents

Signal selection system

Info

Publication number
JPS60114099A
JPS60114099A JP22191383A JP22191383A JPS60114099A JP S60114099 A JPS60114099 A JP S60114099A JP 22191383 A JP22191383 A JP 22191383A JP 22191383 A JP22191383 A JP 22191383A JP S60114099 A JPS60114099 A JP S60114099A
Authority
JP
Japan
Prior art keywords
signal
turned
relay
output
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP22191383A
Other languages
Japanese (ja)
Inventor
Takashi Okamoto
高志 岡本
Yoshio Koizumi
小泉 義男
Hirohisa Kumazaki
熊崎 裕久
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Pioneer Corp
Original Assignee
Pioneer Corp
Pioneer Electronic Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Pioneer Corp, Pioneer Electronic Corp filed Critical Pioneer Corp
Priority to JP22191383A priority Critical patent/JPS60114099A/en
Publication of JPS60114099A publication Critical patent/JPS60114099A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B1/00Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06Receivers
    • H04B1/16Circuits
    • H04B1/20Circuits for coupling gramophone pick-up, recorder output, or microphone to receiver

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Circuit For Audible Band Transducer (AREA)

Abstract

PURPOSE:To provide a signal selection system which effectively cope with extension of a signal source by commonly connecting respective control input terminals of the signal source device and concatenately connecting outer signal input terminals to signal output terminals respectively. CONSTITUTION:When an operation switch inside a signal source device C is operated, a relay 16 is turned on and a relay 14 is turned off, a signal source 15 of the device C is impressed on an amplifier 2 via the relays 14 of devices A, B. Under this condition, when an operation switch 17 inside this device D is turned on to select a signal in the device D, on/off conditions of respective relays 14 and 16 of the device C are reversed, the relay 14 of the device D is turned off and the relay 16 is turned on, and a signal output of a the source 15 of the device D is supplied to the amplifier 2. Thus, for extension of a the signal source, it is enough to concatenately connect signal input and output terminals and commonly connect control signal input/output terminals, thereby degree of freedom in the system is remarkably improved.

Description

【発明の詳細な説明】 この発明は信号選択システムに関し、特に複数の信号源
の1つを選択して出力するようにした信号選択システム
に関する。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a signal selection system, and more particularly to a signal selection system that selects and outputs one of a plurality of signal sources.

第1図はかかる信号選択システムの一例を示す図であり
、たとえば3つの信号源△、B、Cの各信号を、選択及
び増幅機能を有するアンプ2へ供給し選択増幅された信
号をスピー7J 3へ印加するJ、うにしており、これ
等信号源はチューナ、テープデツキ、レコードプレーヤ
等が考えられる。尚、21は選択スイッチ、22は増幅
回路である。
FIG. 1 is a diagram showing an example of such a signal selection system. For example, each signal from three signal sources Δ, B, and C is supplied to an amplifier 2 having a selection and amplification function, and the selectively amplified signal is sent to a speaker 7J. These signal sources may be tuners, tape decks, record players, etc. Note that 21 is a selection switch, and 22 is an amplifier circuit.

ヅなわら、従来のシステムでは、複数の信号源A〜Cの
信号出力を選択する場合に共通のアンプ部2に設けたス
イッチ21によって行なっているので、信号源の増設の
際にはこのスイッチの接点を増加゛す゛る必要があり、
よってシステムの自由度が制約されるという欠点がある
However, in the conventional system, when selecting the signal output of multiple signal sources A to C, this is done using a switch 21 provided in the common amplifier section 2, so when adding more signal sources, this switch is used. It is necessary to increase the number of points of contact between
Therefore, there is a drawback that the degree of freedom of the system is restricted.

本発明の目的は信号源の増設に対し有効に対処可能な信
号選択システムを提供づることである。
An object of the present invention is to provide a signal selection system that can effectively cope with the addition of signal sources.

本発明の信号選択システムは、複数の信号源装置の信号
出力を択一的に選択して出力するようにした信号選択シ
ステムであって、信号源装置の各々に信号出力端、外部
信号入力端、制御入出力端、信号用ノj端べ内部信号源
出力を送出する第1状態と信号出力端へ外部信号入力端
の入力(Fj号を送出する第2状態とを有するスイッチ
ング手段と、このスイッチング手段を第1状態とすると
共に制御入出力端へスイッチング手段を第2状態にリセ
ツ1へする制御信号を送出する操作手段とを設け、信号
源装置の各制御入出力端を共通接続Jると共に外部信号
入力端と信号出力端とを夫々縦続接続してなることを特
徴とする。
The signal selection system of the present invention is a signal selection system that selectively selects and outputs signal outputs of a plurality of signal source devices, and each of the signal source devices has a signal output terminal and an external signal input terminal. , a control input/output terminal, a switching means having a first state in which the signal no. An operation means for setting the switching means in the first state and sending a control signal to the control input/output terminal to reset the switching means to the second state is provided, and each control input/output terminal of the signal source device is commonly connected. Additionally, an external signal input terminal and a signal output terminal are connected in series.

以下に本発明の実施例につぎ第2図を用い−r FJI
明する。第2図は信号源装置Aの回路構成を示ずが、他
の信号源装@B、C等についても同等構成となっている
ものとする。
Below, the embodiments of the present invention will be described using FIG. 2.
I will clarify. Although FIG. 2 does not show the circuit configuration of signal source device A, it is assumed that other signal source devices @B, C, etc. have the same configuration.

11は外部信号入力端、12は信号出力gH113は制
御信号入出力端であり、信号入出力端11と12とはリ
レー14にJ:って短絡可能とされていると共に、信号
用)j端12へはこの信号源Aの信号15がリレー16
を介して導出可能とされている。一方、操作制御スイッ
チ17が設けられており、このスイッチ17の非操作時
は、プルアップ抵抗R1によってインバータ18の入力
が高レベルとなっており、スイッチ17の操作時にはイ
ンバータ18の入力は低レベルとなる。このインバータ
18の出力は抵抗R2を介してトランジスタQ1のベー
スへ印加されており、このトランジスタのコレクタ出力
が制御信号入出力端13へ接続されている。また、この
制御信号入出力端13は1〜ランジスタQ2のベースに
接続されており、このトランジスタQ2のコレクタ出ツ
ノは2人力ナンドゲート19の1人力となっている。そ
の他人力にはスイッチ17の出力が印加されている。尚
、R3、R4LよトランジスタQ2のバイアス抵抗であ
る。
11 is an external signal input terminal, 12 is a signal output gH113 is a control signal input/output terminal, and the signal input/output terminals 11 and 12 can be short-circuited to a relay 14 (J: for signal use). 12, the signal 15 from signal source A is sent to relay 16.
It is said that it can be derived via . On the other hand, an operation control switch 17 is provided, and when the switch 17 is not operated, the input to the inverter 18 is at a high level due to the pull-up resistor R1, and when the switch 17 is operated, the input to the inverter 18 is at a low level. becomes. The output of this inverter 18 is applied to the base of a transistor Q1 via a resistor R2, and the collector output of this transistor is connected to the control signal input/output terminal 13. Further, this control signal input/output terminal 13 is connected to the bases of transistors 1 to Q2, and the collector output terminal of this transistor Q2 is one of the two NAND gates 19. The output of the switch 17 is applied to other human power. Note that R3 and R4L are bias resistances of the transistor Q2.

このゲート19の出力はノアゲートからなるFF(フリ
ップフロップ>20のリセット端へ接続され、このFF
のセット端にはスイッチ17の出力が印加されている。
The output of this gate 19 is connected to the reset terminal of an FF (flip-flop>20) consisting of a NOR gate, and this FF
The output of switch 17 is applied to the set end of .

このFF20のQ出力は抵抗R5を介してトランジスタ
Q3のベースへ供給されてJ5す、この1〜ランジスタ
Q3によってリレー16がオンオフ制御される。また、
FF20の0出力は抵抗R6を介してトランジスタQ4
のベースへ供給されており、このトランジスタQ4によ
ってリレー14がオンA)制御される。
The Q output of this FF20 is supplied to the base of a transistor Q3 via a resistor R5, and the relay 16 is controlled to be on/off by this transistor Q3. Also,
The 0 output of FF20 is connected to transistor Q4 via resistor R6.
The relay 14 is turned on by this transistor Q4.

いま、FF20がリセツ]・状態にあってQ出力がしく
低レベル)、Φ出力がH(aレベル)にあると覆ると、
i〜ランジスクQ3はオフ、トランジスタQ4はオンと
なっており、よってリレー16はオフ、リレー14はオ
ンであり、信号出力端12には外部信号入力端11へ供
給されている外部の信号が導出される状態にある。
Now, if FF20 is in the reset state and the Q output is at a low level), and the Φ output is at H (a level), then
i~ Ranjisk Q3 is off and transistor Q4 is on, so relay 16 is off and relay 14 is on, and the external signal supplied to external signal input terminal 11 is derived from signal output terminal 12. is in a state of being

この時、操作スイッチ17をオンにすると、FF20が
セットされてその出ノJが反転する。よって、リレー1
4がオフ、リレー16がオンとなって信号出力端12に
はこの信号源装置△の信号源15の出力信号が導出され
る状態にある。この■テ、スイッチ17がオンとなって
いる間だけ]〜ランジスタQ1がオンとなり、制御信号
入出力端13に制御信号が出力される。同時に、トラン
ジスタO2がオフとなるがナントゲート1つの出力は変
化しない。よってFF20は反転しない。
At this time, when the operation switch 17 is turned on, the FF 20 is set and its output J is reversed. Therefore, relay 1
4 is off and the relay 16 is on, so that the output signal of the signal source 15 of the signal source device Δ is derived to the signal output terminal 12. Only while the switch 17 is on, the transistor Q1 is turned on and a control signal is output to the control signal input/output terminal 13. At the same time, transistor O2 is turned off, but the output of one Nandt gate remains unchanged. Therefore, FF20 is not inverted.

この状態で、制御信号入出力端13に外部から制御信号
が印加されると、トランジスタQ2はオフとなりよって
、ナントゲート1つの入力は共に(」となるから、その
ゲート出力はLとなってFF20がリセツl−される。
In this state, when a control signal is applied from the outside to the control signal input/output terminal 13, the transistor Q2 turns off, and the inputs of one Nant gate both become ('', so the gate output becomes L and the FF20 is reset.

その結果、FF20は反転してリレー16はオフ、リレ
ー14はオ゛ンとなり、外部信号入力@11に印加され
ている外部信号が信号出力端12へ導出される状態とな
るのである。
As a result, the FF 20 is inverted, the relay 16 is turned off, and the relay 14 is turned on, so that the external signal applied to the external signal input @11 is led out to the signal output terminal 12.

第3図は本発明の実施例のシステムの模式的ブロック図
であり、第1.2図と同等部分は同一符号により示され
ている。複数の信号源装置A、B、C,D、・・・の各
装置の制御信号入出力@13はすべて共通接続されてい
る。各装置の信号出力端12と外部信号入力端11とは
互いに順次縦続接続されている。
FIG. 3 is a schematic block diagram of a system according to an embodiment of the present invention, and parts equivalent to those in FIG. 1.2 are designated by the same reference numerals. The control signal input/output @13 of each of the plurality of signal source devices A, B, C, D, . . . are all commonly connected. The signal output terminal 12 and external signal input terminal 11 of each device are sequentially connected in cascade to each other.

この構成において、図示の如く信号源装置C内の操作ス
イッチ17(第2図参照)が操作されてリレー16がオ
ン、リレー14がオフとなっていれば、この装置Cの信
号源15が装置B及びAの各リレー14を通ってアンプ
2へ印加されることになる。この状態で、信号源装置り
の信号を選択すべくこの装置り内の操作スイッチ17を
オンすれば、装置Cの各リレー14.16のオンオフ状
態が反転すると共に装置りのリレー14がオフ、リレー
16がオンとなって、装置りの信号源15の信号出力が
アンプ2へ供給されるのである。
In this configuration, if the operation switch 17 (see FIG. 2) in the signal source device C is operated as shown in the figure, and the relay 16 is turned on and the relay 14 is turned off, the signal source 15 of this device C is turned on. The signal is applied to the amplifier 2 through the B and A relays 14. In this state, if the operation switch 17 in this device is turned on to select a signal from the signal source device, the on/off state of each relay 14, 16 of device C is reversed, and the relay 14 of the device is turned off. The relay 16 is turned on and the signal output from the signal source 15 of the device is supplied to the amplifier 2.

このように、本発明によれば信号源を増設覆る場合、単
に信号入出力端を縦続接続して、制御信号入出力端を共
通接続すればよいので、システムの自由度が著しく向上
する。
As described above, according to the present invention, when adding a signal source, it is sufficient to simply connect the signal input/output terminals in cascade and connect the control signal input/output terminals in common, thereby significantly improving the degree of freedom of the system.

尚、上記例では制御信号としC単なるパルスを用いてい
るが、各信号源装置を識別づるコードデータをあらかじ
め設定しておきこのデータをやりとりするようにしても
よい。
In the above example, a simple pulse C is used as the control signal, but code data for identifying each signal source device may be set in advance and this data may be exchanged.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は従来の信号選択システムの例のブロック図、第
2図は本発明による信号源装置の回路図、第3図は本発
明の実施例のブロック図である。 主要部分の符号の説明 A、B、C,D・・・・・・信号源装置11・・・・・
・外部信号入力端 12・・・・・・信号出力端 13・・・・・・制御信号入出力端 14.16・・・・・・リレー 15・・・・・・信号源 17・・・・・・操作スイッチ 20・・・・・・FF 出願人 パイオニア株式会社 代理人 弁理士 藤村元彦 (外1名) #/口 某2図 A 右3 図
FIG. 1 is a block diagram of an example of a conventional signal selection system, FIG. 2 is a circuit diagram of a signal source device according to the present invention, and FIG. 3 is a block diagram of an embodiment of the present invention. Explanation of symbols of main parts A, B, C, D...Signal source device 11...
・External signal input terminal 12...Signal output terminal 13...Control signal input/output terminal 14.16...Relay 15...Signal source 17... ...Operation switch 20...FF Applicant Pioneer Co., Ltd. agent Patent attorney Motohiko Fujimura (1 other person) #/Guchi 2 Figure A Right 3 Figure

Claims (1)

【特許請求の範囲】[Claims] 複数の信号源装置の信号出力を択一的に選択して出力す
るようにした信号選択システムであって、前記信号源装
置の各々に信号出力端、外部信号入力端、制御入出力端
、前記信号比ツノ端へ内部信号源出力を送出する第1状
態と前記信号出力端へ前記外部信号入力端の入力信号を
送出づ”る第2状態とを有するスイッチング手段と、前
記スイッチング手段を前記第1状態とすると共に前記制
御入出力端へ前記スイッチング手段を前記第2状態にリ
セットする制御信号を送出覆る操作手段とを設()、前
記信@源装置の各制御入出力端を共通接続でると共に前
記外部信号入力端と信号出力端とを夫々縦続接続してな
ることを特徴とづる信号選択システム。
A signal selection system that selectively selects and outputs signal outputs of a plurality of signal source devices, wherein each of the signal source devices has a signal output terminal, an external signal input terminal, a control input/output terminal, and a control input/output terminal. a switching means having a first state in which the internal signal source output is sent to the signal ratio terminal and a second state in which the input signal of the external signal input terminal is sent to the signal output terminal; 1 state and sends a control signal to the control input/output terminal to reset the switching means to the second state. A signal selection system characterized in that the external signal input terminal and the signal output terminal are connected in series.
JP22191383A 1983-11-25 1983-11-25 Signal selection system Pending JPS60114099A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP22191383A JPS60114099A (en) 1983-11-25 1983-11-25 Signal selection system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP22191383A JPS60114099A (en) 1983-11-25 1983-11-25 Signal selection system

Publications (1)

Publication Number Publication Date
JPS60114099A true JPS60114099A (en) 1985-06-20

Family

ID=16774116

Family Applications (1)

Application Number Title Priority Date Filing Date
JP22191383A Pending JPS60114099A (en) 1983-11-25 1983-11-25 Signal selection system

Country Status (1)

Country Link
JP (1) JPS60114099A (en)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58175320A (en) * 1982-04-07 1983-10-14 Pioneer Electronic Corp Audio system connection control system

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58175320A (en) * 1982-04-07 1983-10-14 Pioneer Electronic Corp Audio system connection control system

Similar Documents

Publication Publication Date Title
JPS60114099A (en) Signal selection system
JPH0876976A (en) Xor circuit, inversion selector circuit and adding circuit using these circuits
JPH01256212A (en) Two-way buffer circuit
JP2627341B2 (en) Timer circuit
JPH0416243Y2 (en)
JPS6316100Y2 (en)
JPH0125271B2 (en)
JPS61131206A (en) Signal selection system
JPH01248811A (en) Gain switching circuit
JPH05268033A (en) Digital signal output device
JPS5828434U (en) Signal switching circuit
JPH0514138A (en) Latch circuit with temporary latch function
JPS61120523A (en) Digital input and output circuit
JPS63211805A (en) Gain control circuit
JPS59229921A (en) Switch circuit
JPS62145901A (en) Oscillation circuit
JPS5948124U (en) Digital variable resistance output circuit
JPS5854405B2 (en) Sequencer
JPS583419A (en) Chattering preventing circuit
JPS62165431A (en) Emitter coupling and gate circuit
JPS6318365B2 (en)
JPS6354246B2 (en)
JPS63257139A (en) Chattering prevention circuit
JPH02263385A (en) Semiconductor storage device
JPH05227554A (en) Cross point mixer