JPH05268033A - Digital signal output device - Google Patents
Digital signal output deviceInfo
- Publication number
- JPH05268033A JPH05268033A JP6491992A JP6491992A JPH05268033A JP H05268033 A JPH05268033 A JP H05268033A JP 6491992 A JP6491992 A JP 6491992A JP 6491992 A JP6491992 A JP 6491992A JP H05268033 A JPH05268033 A JP H05268033A
- Authority
- JP
- Japan
- Prior art keywords
- output
- output terminal
- trs
- switch
- digital signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electronic Switches (AREA)
Abstract
Description
【0001】[0001]
【産業上の利用分野】本発明はディジタル信号出力装置
に関し、特に、トランジスタを用いたディジタル信号出
力装置の改良に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a digital signal output device, and more particularly to improvement of a digital signal output device using a transistor.
【0002】[0002]
【従来の技術】図4はトランジスタを用いたディジタル
信号出力装置の一例を示す接続図である。図において、
1はディジタル信号の出力コントロール回路、2は外部
にディジタル信号を出力する複数のトランジスタ、3は
出力端子であり、トランジスタのコレクタがそのまま出
力される。トランジスタ2のベースには出力コントロー
ル回路1から制御信号が入力され、各エミッタは共通に
アースに接続され、コレクタにはそれぞれ出力端子3が
接続されている。該出力端子3には用途に応じた種々の
負荷が接続され、選択的に駆動される。2. Description of the Related Art FIG. 4 is a connection diagram showing an example of a digital signal output device using a transistor. In the figure,
Reference numeral 1 is an output control circuit for digital signals, 2 is a plurality of transistors for outputting digital signals to the outside, 3 is an output terminal, and the collectors of the transistors are directly output. A control signal is input to the base of the transistor 2 from the output control circuit 1, each emitter is commonly connected to the ground, and an output terminal 3 is connected to each collector. Various loads according to the application are connected to the output terminal 3 and are selectively driven.
【0003】[0003]
【発明が解決しようとする課題】ところが、このような
装置におけるLoレベルのトランジスタ2の出力電流I
OLは、使用されるトランジスタの絶対最大定格によっ
て制限される。However, such a problem
Output current I of the Lo-level transistor 2 in the device
OLDepends on the absolute maximum ratings of the transistors used.
Be restricted.
【0004】従って、IOLmax以上の駆動電流が必
要なリレーやランプ等は駆動することができない。本発
明は、このような従来の問題点に鑑みてなされたもので
あり、その目的は、必要に応じて使用されるトランジス
タの絶対最大定格を超えるLoレベルの出力電流が供給
できるディジタル信号出力装置を提供することにある。Therefore, it is impossible to drive a relay, a lamp or the like which requires a drive current of IOL max or more. The present invention has been made in view of such conventional problems, and an object thereof is a digital signal output device capable of supplying a Lo level output current exceeding the absolute maximum rating of a transistor used as necessary. To provide.
【0005】[0005]
【課題を解決するための手段】本発明に係るディジタル
信号出力装置は、ディジタル信号の出力コントロール回
路と、出力コントロール回路の制御信号に従って外部に
ディジタル信号を出力する複数のトランジスタと、これ
らトランジスタから出力されるディジタル信号を選択的
に加算するスイッチ、とで構成されたことを特徴とする
ものである。A digital signal output device according to the present invention includes a digital signal output control circuit, a plurality of transistors for outputting a digital signal to the outside according to a control signal of the output control circuit, and outputs from these transistors. And a switch for selectively adding the digital signals to be generated.
【0006】[0006]
【作用】スイッチの開閉に応じてトランジスタから出力
されるディジタル信号が選択的に加算され、トランジス
タの並列接続となり、トランジスタ単体よりも大きな出
力電流が得られる。The digital signals output from the transistors are selectively added according to the opening / closing of the switch, and the transistors are connected in parallel, so that an output current larger than that of a single transistor can be obtained.
【0007】[0007]
【実施例】以下、図面を参照して、本発明の実施例を詳
細に説明する。図1は本発明に係わるディジタル信号出
力装置の原理ブロック図であり、図4と共通する部分に
は同一の符号を付けている。図において、4はスイッチ
であって、トランジスタ2から出力されるディジタル信
号を選択的に加算するために設けられている。該スイッ
チ4は出力コントロール回路1により選択的に駆動され
る。Embodiments of the present invention will now be described in detail with reference to the drawings. FIG. 1 is a block diagram showing the principle of a digital signal output device according to the present invention, and parts common to those in FIG. In the figure, 4 is a switch, which is provided to selectively add the digital signals output from the transistor 2. The switch 4 is selectively driven by the output control circuit 1.
【0008】図2は本発明の一実施例を示す接続図であ
る。図において、スイッチ4としては、ノーマリーオー
プン接点bとノーマリークローズ接点cを有する切換ス
イッチを用いている。トランジスタ21のコレクタは直
接出力端子31に接続されるとともにスイッチ41のノ
ーマリーオープン接点bに接続されている。トランジス
タ22のコレクタはスイッチ41の可動接点aに接続さ
れ、スイッチ41のノーマリークローズ接点cは出力端
子出力端子32に接続されるとともにスイッチ42のノ
ーマリーオープン接点bに接続されている。トランジス
タ23のコレクタはスイッチ42の可動接点aに接続さ
れ、スイッチ42のノーマリークローズ接点cは出力端
子33に接続されるとともにスイッチ43のノーマリー
オープン接点bに接続されている。トランジスタ24の
コレクタはスイッチ43の可動接点aに接続され、スイ
ッチ43のノーマリークローズ接点cは出力端子出力端
子34に接続されるとともに図示しない次段のスイッチ
のノーマリーオープン接点に接続される。FIG. 2 is a connection diagram showing an embodiment of the present invention. In the figure, as the switch 4, a changeover switch having a normally open contact b and a normally closed contact c is used. The collector of the transistor 2 1 is connected is connected directly to the output terminal 3 1 a normally open contact b of the switch 4 1. The collector of the transistor 2 2 is connected to the movable contact a of the switch 4 1, normally closed contact c of the switch 4 1 is connected to the normally open contact b of the switch 4 2 is connected to an output terminal an output terminal 3 2 ing. The collector of the transistor 2 3 is connected to the movable contact a of the switch 4 2, normally-closed contact c of the switch 4 2 is connected is connected to the output terminal 3 3 a normally open contact b of the switch 4 3 . The collector of the transistor 2 4 is connected to the movable contact a of the switch 4 3, the normally open contacts of the next stage switch (not shown) with a normally closed contact c of the switch 4 3 is connected to an output terminal an output terminal 3 4 Connected.
【0009】これら各スイッチ4の可動接点aは、通
常、図に示すようにノーマリークローズ接点cに接続さ
れている。この状態で、各トランジスタ2が出力コント
ロール回路1の制御信号で駆動制御されることにより、
出力端子3にはディジタル信号が出力されるが、その出
力電流IOLの大きさはトランジスタ2の絶対最大定格
で制限される。The movable contact a of each of these switches 4 is normally connected to a normally closed contact c as shown in the figure. In this state, each transistor 2 is driven and controlled by the control signal of the output control circuit 1,
Although the digital signal to the output terminal 3 is output, the magnitude of the output current I OL is limited by the absolute maximum rating of the transistor 2.
【0010】これに対し、出力コントロール回路1の制
御信号でスイッチ4の可動接点aをノーマリーオープン
接点bに接続した場合を考察する。例えば、スイッチ4
1の可動接点aをノーマリーオープン接点bに接続した
場合、出力端子31にはトランジスタ21と22が並列
に接続されることになる。従って、これらトランジスタ
21と22を同時にオンにすることにより、出力端子3
1には2個のトランジスタ21と22の出力電流が加算
されて出力されることになり、特性の等しいトランジス
タを用いた場合には2倍の出力電流が得られる。なお、
このとき、出力端子32はどことも接続されていないの
で使用できないが、仮に何かが該出力端子32に接続さ
れていたとしてもショートする等の問題は生じない。On the other hand, consider the case where the movable contact a of the switch 4 is connected to the normally open contact b by the control signal of the output control circuit 1. For example, switch 4
When the movable contact a of No. 1 is connected to the normally open contact b, the transistors 2 1 and 2 2 are connected in parallel to the output terminal 3 1 . Therefore, by turning on these transistors 2 1 and 2 2 simultaneously, the output terminal 3
Two transistors 2 1 and 2 2 of the output current is to be output is added to 1, 2 times the output current is obtained in the case of using the same transistor characteristics. In addition,
In this case, can not be used because the output terminal 3 2 has not been where both the connection, there is no problem such as a short circuit also as something if it was connected to the output terminal 3 2.
【0011】図3は本発明の他の実施例を示す接続図で
ある。図3では、スイッチ4としてノーマリーオープン
接点dとノーマリークローズ接点eを有する2極リレー
を用いている。トランジスタ21のコレクタは直接出力
端子31に接続されるとともにスイッチ41のノーマリ
ーオープン接点dを介してトランジスタ22のコレクタ
に接続されている。トランジスタ22のコレクタはスイ
ッチ41のノーマリークローズ接点eを介して出力端子
32に接続されるとともにスイッチ42のノーマリーオ
ープン接点dを介してトランジスタ23のコレクタに接
続されている。トランジスタ23のコレクタはスイッチ
42のノーマリークローズ接点eを介して出力端子33
に接続されている。FIG. 3 is a connection diagram showing another embodiment of the present invention. In FIG. 3, a two-pole relay having a normally open contact d and a normally closed contact e is used as the switch 4. The collector of the transistor 2 1 is directly connected to the output terminal 3 1 and is also connected to the collector of the transistor 2 2 via the normally open contact d of the switch 4 1 . The collector of the transistor 2 2 is connected through the normally open contact d of the switch 4 2 is connected via the normally closed contact (e) of the switch 4 1 to the output terminal 3 2 to the collector of the transistor 2 3. The collector of the transistor 2 3 is connected to the output terminal 3 3 via the normally closed contact e of the switch 4 2.
It is connected to the.
【0012】これら各スイッチ4は、通常、図に示す状
態にあり、この状態で各トランジスタ2が出力コントロ
ール回路1の制御信号で駆動制御されることにより、出
力端子3にはディジタル信号が出力されるが、その出力
電流IOLの大きさはトランジスタ2の絶対最大定格で
制限される。Each of these switches 4 is normally in the state shown in the figure. In this state, each transistor 2 is driven and controlled by the control signal of the output control circuit 1, so that a digital signal is output to the output terminal 3. that is, the magnitude of the output current I OL is limited by the absolute maximum rating of the transistor 2.
【0013】これに対し、出力コントロール回路1の制
御信号で各スイッチ41と42のノーマリーオープン接
点dを閉じてノーマリークローズ接点eを開くことによ
り、出力端子31にはトランジスタ21と22と23が
並列に接続されることになる。[0013] In contrast, by opening the normally-closed contact e closes the respective switches 4 1 and 4 2 of the normally open contacts d by a control signal output control circuit 1, the output terminal 3 1 transistor 2 1 And 2 2 and 2 3 are connected in parallel.
【0014】従って、これらトランジスタ21と22と
23を同時にオンにすることにより、出力端子31には
3個のトランジスタ21と22と23の出力電流が加算
されて出力されることになり、特性の等しいトランジス
タを用いた場合には3倍の出力電流が得られる。なお、
このとき、出力端子32と33はどことも接続されてい
ないので使用できないが、仮に何かがこれら出力端子3
2と33に接続されていたとしてもショートする等の問
題は生じない。Therefore, by simultaneously turning on these transistors 2 1 , 2 2 and 2 3 , the output currents of the three transistors 2 1 , 2 2 and 2 3 are added and output to the output terminal 3 1. Therefore, when transistors having the same characteristics are used, a triple output current can be obtained. In addition,
At this time, the output terminals 3 2 and 3 3 cannot be used because they are not connected to anything, but if something happens to these output terminals 3 2 and 3 3.
2 and there is no problem such as a short circuit even if it is connected to a 3 3.
【0015】以下、同様に、4個以上を並列接続するこ
とも可能である。また、トランジスタとして特性の異な
るものを複数用いてそれらを組み合わせるようにしても
よい。Similarly, four or more pieces can be connected in parallel. Alternatively, a plurality of transistors having different characteristics may be used and combined.
【0016】[0016]
【発明の効果】以上説明した本発明によれば、必要に応
じて使用されるトランジスタの絶対最大定格を超えるL
oレベルの出力電流が供給できるディジタル信号出力装
置を提供することができ、トランジスタ単体の絶対最大
定格を超える駆動電流を必要とするリレー,ランプ等の
素子の駆動に有効である。According to the present invention described above, L exceeding the absolute maximum rating of the transistor used as necessary is provided.
It is possible to provide a digital signal output device capable of supplying an o-level output current, and it is effective for driving elements such as relays and lamps that require a drive current exceeding the absolute maximum rating of a single transistor.
【図1】本発明の原理ブロック図である。FIG. 1 is a principle block diagram of the present invention.
【図2】本発明の一実施例を示す接続図である。FIG. 2 is a connection diagram showing an embodiment of the present invention.
【図3】本発明の他の実施例を示す接続図である。FIG. 3 is a connection diagram showing another embodiment of the present invention.
【図4】従来のディジタル信号出力装置の一例を示す接
続図である。FIG. 4 is a connection diagram showing an example of a conventional digital signal output device.
1 出力コントロール回路 2 トランジスタ 3 出力端子 4 スイッチ 1 Output control circuit 2 Transistor 3 Output terminal 4 Switch
Claims (1)
と、 出力コントロール回路の制御信号に従って外部にディジ
タル信号を出力する複数のトランジスタと、 これらトランジスタから出力されるディジタル信号を選
択的に加算するスイッチ、 とで構成されたことを特徴とするディジタル信号出力装
置。1. A digital signal output control circuit, a plurality of transistors for outputting a digital signal to the outside according to a control signal of the output control circuit, and a switch for selectively adding the digital signals output from these transistors. A digital signal output device characterized by being configured.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6491992A JPH05268033A (en) | 1992-03-23 | 1992-03-23 | Digital signal output device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6491992A JPH05268033A (en) | 1992-03-23 | 1992-03-23 | Digital signal output device |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH05268033A true JPH05268033A (en) | 1993-10-15 |
Family
ID=13271940
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP6491992A Pending JPH05268033A (en) | 1992-03-23 | 1992-03-23 | Digital signal output device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH05268033A (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR19990084447A (en) * | 1998-05-06 | 1999-12-06 | 이종수 | Output signal redundancy device |
JP2012249509A (en) * | 2011-05-02 | 2012-12-13 | Mitsubishi Electric Corp | Power semiconductor device |
-
1992
- 1992-03-23 JP JP6491992A patent/JPH05268033A/en active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR19990084447A (en) * | 1998-05-06 | 1999-12-06 | 이종수 | Output signal redundancy device |
JP2012249509A (en) * | 2011-05-02 | 2012-12-13 | Mitsubishi Electric Corp | Power semiconductor device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4897836A (en) | Programmable connection path circuit | |
KR960016161A (en) | Current source drive transducer | |
US5006732A (en) | Semiconductor circuit having buffer function | |
US5600269A (en) | Low power consumption comparator circuit | |
US4361816A (en) | Current mirror amplifiers with programmable gain | |
KR940000940B1 (en) | Switching device for suppressing a signal | |
JPH05268033A (en) | Digital signal output device | |
US4200843A (en) | Non-linear operational circuit | |
US4075433A (en) | Signal switching device | |
JPS5844718Y2 (en) | Speaker switching circuit | |
EP0501412B1 (en) | Signal line changeover circuit | |
KR102216903B1 (en) | Relay device capable of controlling a plurality of relays by using a main operating relay | |
US3027520A (en) | Switching circuit | |
JPH0416243Y2 (en) | ||
JPH019085Y2 (en) | ||
JPS6010120Y2 (en) | signal switching device | |
RU2025041C1 (en) | Commutator | |
SU845283A1 (en) | Transistorized switch | |
SU1559401A1 (en) | N-channel switchboard | |
JPH06349397A (en) | Switch | |
SU1690187A1 (en) | Multichannel power circular distributor | |
JPH075208A (en) | Current subtraction circuit | |
JPH05276010A (en) | Buffer circuit | |
JPS6121877Y2 (en) | ||
JPS612409A (en) | Amplifier circuit |