JPS60109105U

JPS60109105U - PWM control device

Info

Publication number: JPS60109105U
Application number: JP19850683U
Authority: JP
Inventors: 文昭池田; 宮添　束
Original assignee: 株式会社日立製作所
Priority date: 1983-12-26
Filing date: 1983-12-26
Publication date: 1985-07-24

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.

Description

[Brief explanation of drawings]

第１図は従来のＰＷＭ制御装置の構成図、第２図は従来
のＰＷＭ制御装置のタイロチヤード図、第３図は本考案
の一実施例のＰＷＭ制御装置の構成図、第４図は同じ（
ＰＷＭ制御装置のタイムチャート図である。１・・・コンピュータ、２・・・書込信号、３・・・レ
ジスタ、３′・・・レジスタ、３′・・・レジスタ、４
・・・コンパ　　”レータ、５・・・データ、６・・・
パルス発生器、７・・・クロックパルス、８・・・カウ
ンタ、９・・・カウント値、１０・・・データ、１１・
・・ドライバ　２０　ｍ＊＊コンパレータ出力、２１・
・・デー夕、２２・・・カウンタ最上位ビット、２３・
・・ハードタイマ、２４・・・フリップフロップ出力、
２５・・・フリップフロップ。 −＼ □　　゛一一一一一Δ −＜′２゜二≠］Fig. 1 is a block diagram of a conventional PWM control device, Fig. 2 is a tire chart diagram of a conventional PWM control device, Fig. 3 is a block diagram of a PWM control device according to an embodiment of the present invention, and Fig. 4 is the same (
It is a time chart figure of a PWM control device. 1... Computer, 2... Write signal, 3... Register, 3'... Register, 3'... Register, 4
...Comparator, 5...Data, 6...
Pulse generator, 7... Clock pulse, 8... Counter, 9... Count value, 10... Data, 11...
・・Driver 20 m** Comparator output, 21・
...Data value, 22...Counter most significant bit, 23.
...hard timer, 24...flip-flop output,
25...Flip-flop. −＼ □ ゛1111Δ −＜′2゜２≠]

Claims

[Scope of utility model registration request]

A PWM control device consisting of a register that stores command values from a computer, a counter that counts the output of a pulse generator, and a comparator that compares the output of the register and the counter, characterized by two stages of registers connected in series. PWM control device.