JPS60107720U - 補正回路付エンコ−ダパルスカウント回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【図面の簡単な説明】

第１図は本考案のエンコーダパルス回路を示す略構成図
。第２図は下ｍビットに進カウンタを含む下位部分の回
路構成歯。第３図は運動体の位置制御システム略構成図
。第４図は２５０４カウンタがアップ、ダウンカウント
される時、データデコーダの出力とカウント−過少、正
常、過多の範囲を〒−−−１、’１　ｍ−ｍａｔ＜ｔｌ
ｉ７．ｆｉ’７７９イ、３・・・・・・制御部、４・・
・・・・モータ、６・・・・・・前制御部、７・・・・
・・Ｎ桁カウンタ、８・・・・・・回転方向判定回路、
゛　９・・・・・・補正回路、１０・・・・・・カウン
トパルス、１１・・・・・・ゼロマークパルス、１２・
・・・・・カウント＆Ｕ／Ｄ信号、１３・・・・・・ゼ
ロマーク信号、２０・・・・・・下ｍビットに進カウン
タ、２１・・・・・・データセレクタ、２２・・・・−
・データデコーダ、２３・・・・・・桁下げ信号用アン
ドゲート、２４・・・・・・桁上げ信号用アント°ゲー
ト。 ３１　　−　”− １１□ニー 第４図　　　　ＵＰカウンｔ　　　　　　ＤＯｍ０ｍカ
ラ　　−−旦出力 １．２　　　　　　　　　　　−．１門−−１２５〃揚
十−一”− Ｄ−Ｈ ２５ ２０ノ 第３図

Claims (1)

【実用新案登録請求の範囲】
1. １回転についてｎ個のカウントパルス１０を生スルエン
   コーダ１に１つのゼロマークを設けて１回転についてひ
   とつのゼロマークパルス１１を生゛　　じるようにし、
   エンコーダ１のカウントパルスト　　０を回転方向に従
   ってアップカウント又はダウンカウントするＮ桁カウン
   タ７の下ｍ桁に進カウンタの部分をゼロマークパルス１
   １が発生するたびに、カウント値を、アップカウントの
   場合はＯに、ダウンカウントの場合は（ｋ＝１）にセッ
   トし、計数値が過少の場合、アップカウント時には上位
   カウンタへ桁上げ信号を出しダウンカウント時には上位
   カウンタへ桁下げ信号を出すように構成した事を特徴と
   する補正回路付エンコーダパルスカウント回路。