JPS6010669B2 - Storage device control method - Google Patents

Storage device control method

Info

Publication number
JPS6010669B2
JPS6010669B2 JP51093193A JP9319376A JPS6010669B2 JP S6010669 B2 JPS6010669 B2 JP S6010669B2 JP 51093193 A JP51093193 A JP 51093193A JP 9319376 A JP9319376 A JP 9319376A JP S6010669 B2 JPS6010669 B2 JP S6010669B2
Authority
JP
Japan
Prior art keywords
program
storage device
register
block
information
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP51093193A
Other languages
Japanese (ja)
Other versions
JPS5318930A (en
Inventor
亘彦 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP51093193A priority Critical patent/JPS6010669B2/en
Publication of JPS5318930A publication Critical patent/JPS5318930A/en
Publication of JPS6010669B2 publication Critical patent/JPS6010669B2/en
Expired legal-status Critical Current

Links

Description

【発明の詳細な説明】 この発明は記憶装置制御方式に関するものである。[Detailed description of the invention] This invention relates to a storage device control method.

記憶装置制御方式に関し、特に記憶装置上にZ残された
機密情報の処理方式の改良に関するものである。電子計
算機等の情報処理システムに於いては、多くの人々のプ
ログラムが同時に処理(マルチプログラミング)される
ことがある。
This invention relates to a storage device control system, and particularly relates to an improvement in a processing method for confidential information left on a storage device. In information processing systems such as electronic computers, many people's programs may be processed simultaneously (multiprogramming).

この場合、処2理されるプログラムの中には他人に知ら
れてはこまる機密情報が含まれることがあり、他からの
アクセスを禁止するか、自分で消すかのいずれかが必要
となる。一般的に情報処理システムに使用される主記憶
装置は、一度記憶されると次に書込ま2れる迄情報を保
持する性質を持っている。そこで機密を守る為には個々
のプログラムが、処理終了後に確実に主記憶装置上の情
報を消すことになる。これをプログラムで行うのでは情
報処理システムの処理能力を低下させることになる。こ
の発明の目的とするところは前記の如き従来の問題点を
除去するものであり、主記憶装置上の自分が使用した情
報を自分のプログラムですべて丹念に消して行くことな
く、一命令で自分が使用した主記憶装直上のアドレスを
消すという、効果を有する記憶装置制御方式を提供する
ことにある。
In this case, the program to be processed may contain confidential information that cannot be known by others, and it is necessary to either prohibit access from others or delete it yourself. A main memory device generally used in an information processing system has the property that once information is stored, it retains the information until it is written next. Therefore, in order to protect confidentiality, each program must ensure that the information in the main memory is erased after completing its processing. If this is done by a program, the processing capacity of the information processing system will be reduced. The purpose of this invention is to eliminate the above-mentioned conventional problems, and it is possible to erase all the information that you have used in the main memory with one command without having to carefully erase all the information that you have used in the main memory. An object of the present invention is to provide a storage device control method that has the effect of erasing an address immediately above a main storage device that has been used by a user.

この発明の特徴とするところは、一般的に主記憶装置は
多くのブロックに分割されてブロック単位にどのプログ
ラムで使用するか決定され処理される。
A feature of the present invention is that the main memory is generally divided into many blocks, and each block is determined and processed by which program it will be used.

そこでブロック単位に記憶情報を消す回路(電源を切る
とか特別な電圧を加えて情報を消す)を設け、プログラ
ム終了時に使用したブロックすべてを同時に上記の回路
を使用して消してしまうことにある。次に本発明の実施
例につさ図面を用いて詳細に説明する。
Therefore, a circuit is provided to erase stored information in block units (turning off the power or applying a special voltage to erase the information), and all blocks used at the end of the program are simultaneously erased using the above circuit. Next, embodiments of the present invention will be described in detail with reference to the drawings.

図は本発明の一実施例のブロック図である。記憶装置1
01は複数個のブロック102に分割されている。ブロ
ック102は個々のプログラムが使用可能な最少単位構
成となる。従って1個のプログラムの処理には複数ブロ
ック102が使用される。ブロック102に対応してセ
ットレジスタ103が設けられる。これは情報処理シス
テムが同時に処理するプログラム本数が区別可能なビッ
ト数からなり、プログラム番号を記憶するレジスタであ
る。15本のプログラムが同時に処理可能なシステムに
於いては4ビットのレジスタとなる。
The figure is a block diagram of one embodiment of the present invention. Storage device 1
01 is divided into a plurality of blocks 102. Block 102 is the minimum unit structure that can be used by individual programs. Therefore, multiple blocks 102 are used to process one program. A set register 103 is provided corresponding to the block 102. This register is made up of a number of bits that can distinguish the number of programs that the information processing system processes simultaneously, and is a register that stores a program number. In a system that can process 15 programs at the same time, it becomes a 4-bit register.

システムが動作すると記憶装置への書き込みが発生する
。書き込みにあたっては、データセット線107を濁し
て書き込むべきブロック102に書き込みアドレスが与
えられ、書き込みが行われるが、これと同時にそのブロ
ック102に対応するセットレジスタ103に書き込み
を指定したプログラム番号をセットする。このように各
ブロック内のアドレスに書込みが行われると常にそのプ
ログラム番号をセットレジスタ103にセットすること
によりいずれのブロック102も使用中のプログラムが
何か判定可能とする。但しここでは当然のことに複数の
プログラムが同時に処理されるのでシステムプログラム
がブロックの管理をして同じブロックが重複して使用さ
れることのないようにしていることになる。そしてある
プログラムの処理が終了し、そのプログラムの最後に使
用したすべての情報を消せという命令が発行された時、
システムプログラムではそのプログラム番号をセット線
108を通してリセツトレジスタ104にセットする。
これによりリセットレジスタ104とすべてのセットレ
ジスター03が一致回路105で比較されリセット線1
06に一致がとれた回路のみパルスを乗せ該当するブロ
ック102内のアドレスすべての情報を消し、またセッ
トレジスタ103の内容もリセットする。内容を消去す
る手法は種種知られており、任意の手法で行うことがで
きる。例えば、各ブロック対応にそのブロックへの電源
を切る回路を設けておき、一致回路105からの一致出
力により鰭源を切る回路を働かせ、そのブロックの記憶
情報を消すようにしてもよい。また別の手法は、各ブロ
ック毎に特別な電圧を加える回路を設け、一致回路10
5からの一致出力で働かせ、消すようにしてもよい。こ
れによりプログラム内に一個のリセット命令を設けるの
みで0プログラムで使用した情報がすべて一度に消すこ
とが可能となる。以上述べた如き構成であるから本発明
にあっては次の如き効果が得られる。
When the system operates, writing to the storage device occurs. When writing, a write address is given to the block 102 to be written by obscuring the data set line 107, and writing is performed, but at the same time, the program number specified for writing is set in the set register 103 corresponding to that block 102. . In this way, whenever writing is performed to an address in each block, the program number is set in the set register 103, thereby making it possible to determine which program is in use in any block 102. However, since multiple programs are of course being processed at the same time, the system program manages the blocks to prevent the same block from being used twice. When the processing of a certain program is finished and a command is issued to erase all the information used at the end of that program,
In the system program, the program number is set in the reset register 104 through the set line 108.
As a result, the reset register 104 and all set registers 03 are compared in the match circuit 105, and the reset line 1
A pulse is applied to only those circuits that match 06, erasing all information on the addresses in the corresponding block 102, and also resetting the contents of the set register 103. Various methods of erasing contents are known, and any method can be used. For example, a circuit may be provided for each block to turn off the power to that block, and a matching output from the matching circuit 105 may cause the circuit to turn off the fin source to erase the stored information of that block. Another method is to provide a circuit that applies a special voltage to each block, and
It is also possible to use the match output from 5 and erase it. This makes it possible to erase all the information used in the 0 program at once by providing only one reset command in the program. With the configuration as described above, the following effects can be obtained in the present invention.

プログラム内に1個の命令を使用するのみで便タ用した
すべての情報を消すことが可能となりしかも情報処理シ
ステム全体の能力は低下しない。
It is possible to erase all the information used for convenience by using only one instruction in the program, and the performance of the entire information processing system is not degraded.

又いつでもプログラムでそのプログラムに関係する情報
は自由に消すことができ機密が保持できる。
In addition, information related to a program can be deleted at any time and kept confidential.

【図面の簡単な説明】[Brief explanation of drawings]

0 図は本発明の−実施例を示すブロック図である。 101・・・・・・記憶装置、102・・・・・・フロ
ック、103……セットレジスタ、104……リセツト
レジスタ、105・・・・・・一致回路。 夕
0 is a block diagram showing an embodiment of the present invention. 101... Storage device, 102... Flock, 103... Set register, 104... Reset register, 105... Coincidence circuit. evening

Claims (1)

【特許請求の範囲】[Claims] 1 記憶装置を複数のブロツクに分割すると共に、ある
プログラムで使用した全ての情報を消すことを指定する
命令により消すプログラムを識別する番号がセツトされ
るリセツトレジスタと、上記ブロツク対応に、そのブロ
ツクを使用するプログラムを識別する番号がセツトされ
るセツトレジスタとを設け、上記命令が発行された際、
リセツトレジスタと各セツトレジスタとの内容の一致を
とり、一致した番号を有するセツトレジスタに対応する
ブロツクの内容を消去することを特徴とする記憶装置制
御方式。
1 The storage device is divided into a plurality of blocks, and a reset register is set in which a number identifying the program to be deleted is set by an instruction specifying that all information used by a certain program be deleted, and a reset register is set for each block corresponding to the above block. A set register is provided in which a number identifying the program to be used is set, and when the above instruction is issued,
A storage device control method characterized in that the contents of a reset register and each set register are matched, and the contents of a block corresponding to a set register having a matching number are erased.
JP51093193A 1976-08-06 1976-08-06 Storage device control method Expired JPS6010669B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP51093193A JPS6010669B2 (en) 1976-08-06 1976-08-06 Storage device control method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP51093193A JPS6010669B2 (en) 1976-08-06 1976-08-06 Storage device control method

Publications (2)

Publication Number Publication Date
JPS5318930A JPS5318930A (en) 1978-02-21
JPS6010669B2 true JPS6010669B2 (en) 1985-03-19

Family

ID=14075733

Family Applications (1)

Application Number Title Priority Date Filing Date
JP51093193A Expired JPS6010669B2 (en) 1976-08-06 1976-08-06 Storage device control method

Country Status (1)

Country Link
JP (1) JPS6010669B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58127226A (en) * 1981-12-19 1983-07-29 Fujitsu Ltd Clearing method for memory device
JPS603081A (en) * 1983-06-18 1985-01-09 Dainippon Printing Co Ltd Ic card

Also Published As

Publication number Publication date
JPS5318930A (en) 1978-02-21

Similar Documents

Publication Publication Date Title
JP3328321B2 (en) Semiconductor storage device
JPH0411957B2 (en)
DE69325072T2 (en) Secure memory card
KR19990076836A (en) Memory manager to allow flash memory to replenish main memory
US3778776A (en) Electronic computer comprising a plurality of general purpose registers and having a dynamic relocation capability
GB1328268A (en) Address manipulation circuitry for a digital computer
JPS6010669B2 (en) Storage device control method
JP3494676B2 (en) Nonvolatile semiconductor memory device and data rewriting / reading method
JPS61211788A (en) Ic card
JPS6045994A (en) Information storing method by prom
JPH06309527A (en) Ic card
JP2702943B2 (en) Semiconductor storage device
JPS6051748B2 (en) Memory writing method
JPH0120514B2 (en)
JPS6382533A (en) Portable electronic equipment
JPH06266587A (en) File management system for flash memory
SU746742A1 (en) Apparatus for protecting memory
JPH0354646A (en) Write system for memory device
JPH0673116B2 (en) Information processing equipment
JPH0447431A (en) Image memory device
JPH0266799A (en) Data write system
JPH06139141A (en) Memory card device
JPH04357543A (en) Write protecting system of memory
JPS58140857A (en) Memory circuit for program debugging
JPS56123047A (en) Electronic computer device