JPS60106116A - Laminated electronic part - Google Patents

Laminated electronic part

Info

Publication number
JPS60106116A
JPS60106116A JP58214282A JP21428283A JPS60106116A JP S60106116 A JPS60106116 A JP S60106116A JP 58214282 A JP58214282 A JP 58214282A JP 21428283 A JP21428283 A JP 21428283A JP S60106116 A JPS60106116 A JP S60106116A
Authority
JP
Japan
Prior art keywords
layer
porous layer
void
laminated electronic
silver
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP58214282A
Other languages
Japanese (ja)
Inventor
治文 万代
康信 米田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP58214282A priority Critical patent/JPS60106116A/en
Publication of JPS60106116A publication Critical patent/JPS60106116A/en
Pending legal-status Critical Current

Links

Landscapes

  • Ceramic Capacitors (AREA)
  • Thermistors And Varistors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.

Description

【発明の詳細な説明】 この発明は例えば積層型レラミツクコンデン1ノのよう
な積層型電子部品に関するものである。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a laminated electronic component such as a laminated Leramiku condenser.

従来の積層型レラ゛ミツクコンデンリ−の内部電極とし
ては一般にPt、Pdなとの貴金属が使用されており、
コスト高である他、高温の還元雰囲気焼成を行なう場合
には蒸発してしまうという欠点があっ Iこ 。
Precious metals such as Pt and Pd are generally used for the internal electrodes of conventional multilayer semiconductors.
In addition to being expensive, it has the disadvantage of evaporation when firing in a reducing atmosphere at high temperatures.

このような欠点を補なう目的で、誘電体グリーンシート
に、カーボンとセラミック粉末またはカーボンからなる
ベーストを印刷し、これを積み重ねて圧着し焼成する。
In order to compensate for these drawbacks, a base plate made of carbon and ceramic powder or carbon is printed on a dielectric green sheet, and the sheets are stacked, pressed, and fired.

このような焼成ずみの素子− には−状となったポーラス層または空隙層が形成されて
おり、このポーラス層または空隙層に溶融状態の円、8
1などの低融点金属を加圧状態で圧入する方法が提案さ
れている。
A shaped porous layer or void layer is formed in such a fired element, and this porous layer or void layer has a molten circle, eight
A method has been proposed in which a low melting point metal such as No. 1 is injected under pressure.

しかし、この方法では製造が困t11で、かつ電気特性
が損なはれる欠点がある。即ち、外部電極間に低融点金
属が(=J着し、ブリッジを起−りのでこれを取り去る
必要があるがこの作業が非常に困!II r−1極端な
場合には、必要な外部電極ま゛(取り去られる。
However, this method has disadvantages in that it is difficult to manufacture and the electrical characteristics are impaired. In other words, a low melting point metal (=J) is deposited between the external electrodes, causing a bridge, which must be removed, but this work is extremely difficult.゛(Removed.

また、低融点金属と誘電体磁器どの接触は弱く、特に人
寄口の材料の場合には誘電体損失が大きくなってしまう
などの種々の問題があった。
In addition, the contact between the low melting point metal and the dielectric ceramic is weak, and there have been various problems such as increased dielectric loss, especially in the case of materials that are used for crowds.

この発明は上記のような従来の積層型セラミックコンデ
ンザなどの積層型電子部品の問題点を解消するためなさ
れたもので、小型で電気特性が優れ、しかt)製造の容
易な積層型電子部品を提供りることを目的とする。
This invention was made in order to solve the above-mentioned problems of conventional multilayer electronic components such as multilayer ceramic capacitors. The purpose is to provide the following.

即ち、この発明は層状に形成された誘電体層と、ポーラ
ス層または空隙層とからなり、該ポーラス層または空隙
層には、銀を主体とした内部電極が形成されていること
を特徴とするものである。
That is, the present invention is characterized in that it consists of a dielectric layer formed in a layered manner and a porous layer or a void layer, and an internal electrode mainly made of silver is formed in the porous layer or void layer. It is something.

以下、この発明の一実施例を添f号図面にもとづいて説
明する。
Hereinafter, one embodiment of the present invention will be described based on the attached drawing No. f.

第1図の1はグリーンシートでセラミック等の適宜の誘
電体からなっているが、その製造方法の一例はつぎのと
おりである。
Reference numeral 1 in FIG. 1 denotes a green sheet made of a suitable dielectric material such as ceramic, and an example of its manufacturing method is as follows.

(Sr 965 Y 005) TiO2の組成になる
ようにSr CO3゜■、02、Y2O3を秤ω混合し
た後1100℃で仮焼する。
(Sr 965 Y 005) Sr CO3 ゜■, 02, and Y2O3 are mixed in proportions so as to have the composition of TiO2, and then calcined at 1100°C.

上記のように仮焼したものを粉砕した後、有機バインダ
ーを加えてドクターブレード法でグリーンシートを作成
し所定の大きさにカットする。
After pulverizing the calcined material as described above, an organic binder is added thereto, a green sheet is created using a doctor blade method, and the green sheet is cut into a predetermined size.

上記のようにして作成し1=グリーンシート1と、これ
と同じ材質のグリーンシート2上に、カーボンSr T
i o3粉末、有機バインダーか′らなるペーストを印
刷したカーボン印刷層3を有刃るものどを第1図のJ:
うに交互に積み車ねるが、ぞのさい該印刷層3は一端か
ら設りて他端に達しないものと、他端から設りて一端に
達しないものとを交Hに配置するが、上、端と下端はカ
ーボン印刷層のないグリーンシート1とする。
Created as above, 1 = green sheet 1, and carbon Sr T
J in Figure 1:
In this case, the printed layers 3 are placed at one end and not reaching the other end, and the other are placed from the other end but not reaching the other end. , the end and the bottom end are a green sheet 1 without a carbon printing layer.

上記のようにして積み重ねたグリーンシート1゜2を圧
着して空気中において1100℃でバインダを燃焼させ
た後、N295% 825%の雰囲気で1400℃で焼
成を行なった。
The stacked green sheets 1.2 as described above were pressed together and the binder was burned at 1100°C in air, followed by firing at 1400°C in an atmosphere containing 95% N2 and 825% N2.

焼成後の素子4は第2図に示ずにうに層状にポーラス層
5が形成されている。しかる後日り、03、円、07、
CuOなどからなる酸化剤ペーストを微量4何し、11
50℃で熱拡散させ結晶粒界を絶縁体化させる。
After firing, the element 4 has a porous layer 5 formed in a layered manner, not shown in FIG. Later, 03, yen, 07,
Add a small amount of oxidizing agent paste made of CuO etc. to 11
Thermal diffusion is performed at 50° C. to make the grain boundaries into insulators.

次に、銀粉と有機バインダー、溶剤からなるペーストを
用意する。図示省略しCある真空容器中において、該ペ
ースト中に前記素子4を入れると、ポーラス層5に銀ペ
ーストが注入される。このさい必要に応じ加圧してもよ
い。
Next, prepare a paste consisting of silver powder, an organic binder, and a solvent. When the element 4 is placed in the paste in a vacuum container C (not shown), the silver paste is injected into the porous layer 5. At this time, pressure may be applied if necessary.

その後周辺に付着した余分な銀ペーストをふき取り、改
めて銀を主体としたペーストを素子4の両端に浸漬法等
でfり着さけた後、800℃で焼付()て外部電極6を
第3図のように両端に設ける。
Thereafter, excess silver paste adhering to the periphery is wiped off, and a paste mainly composed of silver is again applied to both ends of the element 4 using a dipping method, etc., and then baked at 800°C to form the external electrode 6 as shown in FIG. Provided at both ends as shown.

上記の実施例により0.1μFの積層型レラミックコン
デンザを得た場合の誘電体損失は0.5%rあつIC0 これに対しポーラス層に1金属を圧入した従来品の場合
0.1μFで損失は3.2%ぐあった。
When a 0.1 µF multilayer reramic capacitor is obtained using the above example, the dielectric loss is 0.5%r IC0.On the other hand, in the case of a conventional product in which one metal is press-fitted into the porous layer, the dielectric loss is 0.1 µF. The loss was 3.2%.

実施例ではブタン酸ストロンチウム系粒界絶縁、型半導
体コンテン1ノーの例を示したが、通常の誘電体でも同
様な効果が得られる。また、上記し1=実施例ではポー
ラス層5を形成したが、このポーラス層5の代わりに空
隙層としでもよい。なJ3実施例の銀ペースhに適当量
のガラスフリットを加えることは一般的である。
In the embodiment, an example of strontium butanoate-based grain boundary insulation and type semiconductor content 1 is shown, but similar effects can be obtained with a normal dielectric material. Moreover, although the porous layer 5 was formed in the above-mentioned 1=example, a void layer may be used instead of the porous layer 5. It is common to add an appropriate amount of glass frit to the silver paste h of the J3 example.

また、前記の銀ペーストの注入前に素子の両端にセラミ
ック粉末を焼結させた障壁を設けτ83 <ことにより
銀ペーストの注入後のペーストの逆流を防止できる。
Moreover, by providing barriers made of sintered ceramic powder at both ends of the element before injecting the silver paste, backflow of the paste after injecting the silver paste can be prevented.

また、実施例のような積層型セラミックコンデンサの他
に積層型バイリスタのような電子部品にも利用できる。
Further, in addition to the multilayer ceramic capacitor as in the embodiment, it can also be used for electronic components such as a multilayer biristor.

なお、ポーラス層または空隙層については、その厚みを
50〜200μmの範囲にすることが望ましい。つまり
、50μm未満の厚みでは内部電極の厚みが薄くなり、
容量が小さくかつ損失が大きくなるため、実用に供しな
くなる。また、200μn1を越えると単位面積当りの
容量が小さくなり、小型大容量のものが得られなくなる
Note that the thickness of the porous layer or void layer is preferably in the range of 50 to 200 μm. In other words, if the thickness is less than 50 μm, the internal electrode will become thinner.
Since the capacity is small and the loss is large, it is no longer of practical use. Moreover, if it exceeds 200 μn1, the capacitance per unit area becomes small, making it impossible to obtain a compact and large-capacity product.

この発明は前記のようにポーラス層または空隙層に銀ペ
ーストを注入する等の手段で銀を主体とした内部電極を
形成したものであるから、製造が容易で電気特性が優れ
た小形の積層型電子部品が得られる優れた発明である。
As described above, this invention forms internal electrodes mainly made of silver by injecting silver paste into a porous layer or a void layer, so it is a small multilayer type that is easy to manufacture and has excellent electrical properties. This is an excellent invention that allows electronic components to be obtained.

【図面の簡単な説明】[Brief explanation of drawings]

第1図はこの発明の積層型電子部品を製造するためのグ
リーンシートの斜視図、第2図は焼結後の素子の斜視図
、第3図は完成した積層型電子部品の斜視図である。 1.2・・・グリーンシート 3・・・カーボン印刷層 4・・・素子5・・・ポーラ
ス層 6・・・外部電極特許出願人 株式会社 村田製
作所 代 理 人 弁理士 和 1η 昭
FIG. 1 is a perspective view of a green sheet for manufacturing the laminated electronic component of the present invention, FIG. 2 is a perspective view of the element after sintering, and FIG. 3 is a perspective view of the completed laminated electronic component. . 1.2...Green sheet 3...Carbon printed layer 4...Element 5...Porous layer 6...External electrode patent applicant Murata Manufacturing Co., Ltd. Representative Patent attorney Kazu 1η Akira

Claims (3)

【特許請求の範囲】[Claims] (1)層状に形成された誘電体層と、ポーラス層または
空隙層とからなり、該ポーラス層または空隙層には銀を
主体とした内部電極が形成されていることを特徴とする
積層型電子部品。
(1) A multilayer electronic device comprising a dielectric layer formed in a layered manner and a porous layer or a void layer, and an internal electrode mainly made of silver is formed in the porous layer or void layer. parts.
(2)誘電体層はチタン酸スI〜ロンチウムを主体とし
た粒界絶縁型半導体磁器であることを特徴とする特許請
求の範囲第1項記載の積層型電子部品。
(2) The multilayer electronic component according to claim 1, wherein the dielectric layer is a grain-boundary insulated semiconductor porcelain mainly composed of tin titanate to rontium.
(3)ポーラス層または空隙層は厚みが50へ・200
μmの範囲であることを特徴とする特許請求の範囲第1
項記載の積層型電子部品。
(3) The thickness of the porous layer or void layer is 50 to 200
Claim 1 characterized in that the range is in the range of μm.
Laminated electronic components as described in section.
JP58214282A 1983-11-14 1983-11-14 Laminated electronic part Pending JPS60106116A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58214282A JPS60106116A (en) 1983-11-14 1983-11-14 Laminated electronic part

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58214282A JPS60106116A (en) 1983-11-14 1983-11-14 Laminated electronic part

Publications (1)

Publication Number Publication Date
JPS60106116A true JPS60106116A (en) 1985-06-11

Family

ID=16653149

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58214282A Pending JPS60106116A (en) 1983-11-14 1983-11-14 Laminated electronic part

Country Status (1)

Country Link
JP (1) JPS60106116A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62137804A (en) * 1985-12-12 1987-06-20 株式会社村田製作所 Laminated chip thermistor

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62137804A (en) * 1985-12-12 1987-06-20 株式会社村田製作所 Laminated chip thermistor
JPH0554681B2 (en) * 1985-12-12 1993-08-13 Murata Manufacturing Co

Similar Documents

Publication Publication Date Title
US4189760A (en) Monolithic capacitor with non-noble metal electrodes and method of making the same
JPS6131607B2 (en)
JP3514117B2 (en) Multilayer ceramic electronic component, method of manufacturing multilayer ceramic electronic component, and conductive paste for forming internal electrode
JPH1025157A (en) Dielectric ceramic composition and multilayer capacitor
JP3064659B2 (en) Manufacturing method of multilayer ceramic element
JPH11340090A (en) Manufacture of grain boundary insulated multilayer ceramic capacitor
JP3146966B2 (en) Non-reducing dielectric ceramic and multilayer ceramic electronic component using the same
JPS60106116A (en) Laminated electronic part
JPS60106117A (en) Laminated electronic part
JP2676620B2 (en) Multilayer ceramic capacitor and manufacturing method thereof
JPS6120084B2 (en)
JP2555638B2 (en) Method for manufacturing multilayer ceramic substrate
JP2859678B2 (en) Multilayer ceramic capacitors
JPH07201637A (en) Multilayer ceramic electronic device
JPS60115105A (en) Dielectric porcelain composition
JP2974833B2 (en) Manufacturing method of multilayer ceramic capacitor
JPH09283365A (en) Layered ceramic electronic part and its manufacture
JPH07114174B2 (en) Method for manufacturing laminated semiconductor porcelain electronic component
JP2000150293A (en) Layered ceramic capacitor
JP2803227B2 (en) Multilayer electronic components
JPS58163102A (en) Conductive paste
JPH05275271A (en) Multilayer ceramic capacitor
JPH0729765A (en) Large capacity capacitor
JP3039117B2 (en) Multilayer type grain boundary insulating semiconductor ceramic capacitor
JPH0982560A (en) Multilayer ceramic capacitor