JPS6010332B2 - Duplicate use check device for output instructions - Google Patents

Duplicate use check device for output instructions

Info

Publication number
JPS6010332B2
JPS6010332B2 JP54075821A JP7582179A JPS6010332B2 JP S6010332 B2 JPS6010332 B2 JP S6010332B2 JP 54075821 A JP54075821 A JP 54075821A JP 7582179 A JP7582179 A JP 7582179A JP S6010332 B2 JPS6010332 B2 JP S6010332B2
Authority
JP
Japan
Prior art keywords
output
circuit
check
address
program
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP54075821A
Other languages
Japanese (ja)
Other versions
JPS55166757A (en
Inventor
新樹 吉田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP54075821A priority Critical patent/JPS6010332B2/en
Publication of JPS55166757A publication Critical patent/JPS55166757A/en
Publication of JPS6010332B2 publication Critical patent/JPS6010332B2/en
Expired legal-status Critical Current

Links

Description

【発明の詳細な説明】 本発明は全プログラムステップの演算を一括して実行す
る所謂繰返し演算方式による演算処理を採用するシーケ
ンスコントローラのプログラムメモリのチェック装置に
関し、特にメモリに記憶されたプログラムにおける出力
命令の重複使用を自動的にチェックし、重複使用に関す
る情報を表示するチェック装置に関するものである。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a program memory checking device for a sequence controller that employs arithmetic processing based on a so-called iterative arithmetic method that executes arithmetic operations for all program steps at once, and particularly relates to a check device for checking a program memory of a sequence controller that employs arithmetic processing based on a so-called iterative arithmetic method that executes arithmetic operations for all program steps at once. The present invention relates to a checking device that automatically checks for duplicate use of instructions and displays information regarding the duplicate use.

シーケンスコントローラはメモ川こ記憶させたプログラ
ムに従って所定の動作を実行するが、上託したように繰
返し演算方式による演算処理を採用するシーケンスコン
トローラの場合、メモリに記憶させたプログラム中に同
一の出力命令が重複して使用されていると、そのプログ
ラムの位置によっては演算順序の初めにある出力命令が
無視されてプログラム通り動作を実行しないという問題
がある。
A sequence controller executes a predetermined operation according to a program stored in memory, but in the case of a sequence controller that uses arithmetic processing using a repetitive calculation method, as mentioned above, the same output command may be stored in a program stored in memory. If they are used repeatedly, there is a problem that depending on the position of the program, the output instruction at the beginning of the operation order may be ignored and the operation will not be executed according to the program.

例えば、第1図、第2図に示すプログラム例の場合、出
力命令「OUTY IOO」に対しては第2図のアドレ
ス1003〜1006が有効となり、アドレス000〜
0004の命令が無効となる。したがって、このプログ
ラムにおける出力命令「OUTY IOO」の意図がア
ドレス0000〜0004のラダーにあるとすれば、ア
ドレス1006の出力命令の番号100が誤っているこ
とになり、シーケンスコントローラはプログラム通り動
作を実行しなくなるわけである。そこで従来は出力番号
が正しく配分されていることを確認してから、全プログ
ラムの出力命令を1ステップづつ確認していくか、ある
いはタイプラィタ等の周辺機器を使用してメモリーこ記
憶されているプログラムを全部リストアップし、それを
順次確認していくという煩雑な作業が必要であり、した
がってチェックの為の多大な時間と費用の損失が避けら
れなかった。
For example, in the case of the program examples shown in Figures 1 and 2, addresses 1003 to 1006 in Figure 2 are valid for the output command "OUTY IOO", and addresses 000 to 1006 are valid.
Instruction 0004 becomes invalid. Therefore, if the intention of the output command "OUTY IOO" in this program is to be in the ladder at addresses 0000-0004, then the number 100 of the output command at address 1006 is incorrect, and the sequence controller executes the operation according to the program. This means that they no longer do so. Therefore, in the past, it was necessary to check that the output numbers are correctly allocated and then check the output instructions of the entire program one step at a time, or to program the program stored in memory using a peripheral device such as a typewriter. It is necessary to make a list of all the items and check them one by one, which is a tedious task, and therefore, a large amount of time and cost is unavoidable for checking.

本発明は上記従来の欠点に鑑み、シーケンスコントロー
ラのプログラムメモリに記憶されたプログラムを自動的
にチェックし、出力命令の重複使用の有無を迅速に認識
し得るようにした出力命令の重複使用チェック装置を提
供するものである。
In view of the above-mentioned conventional drawbacks, the present invention provides an output instruction overlapping use checking device that automatically checks a program stored in a program memory of a sequence controller and quickly recognizes whether or not an output instruction is overlappingly used. It provides:

本発明の目的は、メモ川こ記憶されたプログラムにおけ
る出力命令の重複使用チェックを自動的且つ迅速に行う
ことのできる出力命令の重複使用チェック装置の提供に
ある。本発明のもう1つの目的は、出力命令の重複使用
の有無と、重複使用された出力命令の存在するアドレス
を表示し得る出力命令の重複使用チェック装置の提供に
ある。
SUMMARY OF THE INVENTION An object of the present invention is to provide a device for checking duplicate use of output instructions that can automatically and quickly check for duplicate use of output instructions in a program stored in a memo file. Another object of the present invention is to provide an output instruction overlapping use checking device capable of displaying the presence or absence of overlapping use of an output instruction and the address where the overlappingly used output instruction exists.

以下図に基づいて本発明の一実施例を説明する。第3図
は本発明に係る出力命令の重複使用チヱック装置のブロ
ック図を示す。
An embodiment of the present invention will be described below based on the drawings. FIG. 3 shows a block diagram of an output instruction duplication check device according to the present invention.

(尚、図中4のプログラムメモリはシーケンスコントロ
ーラのメモリを示す。)図において、1は出力命令の重
複使用チェックを指示するチェック指示手段を示し、該
手段を操作すると出力番号の使用状態記憶部9のリセッ
トを指示する信号が書込回路8に出力され「又アドレス
カウンタ2には該カリン夕をリセットする信号が出力さ
れる。
(In addition, the program memory 4 in the figure indicates the memory of the sequence controller.) In the figure, 1 indicates a check instruction means for instructing to check for duplicate use of output commands. A signal instructing to reset the printer 9 is output to the write circuit 8, and a signal to reset the printer 9 is output to the address counter 2.

アドレスカウンタ2はプログラムメモリ4(このメモリ
はシーケンスコントローラのプログラムメモリである。
The address counter 2 is connected to the program memory 4 (this memory is the program memory of the sequence controller).

)に記憶されているプログラムのアドレスを指定するカ
ウンタを示し、次段のプログラム謙出回路3は前記カウ
ンタ2の出力するアドレス情報に基づいてプログラムメ
モリ4からアドレスの内容を順次読み出す。5は前記プ
ログラム謙出回路3を介して転送されてくるアドレスの
内容が出力命令(OUT命令)のときはHIGHレベル
信号を、又それ以外のときはLOWレベル信号をそれぞ
れ次段のインバータG,に出力する出力命令検出回路を
示し、該検出回路5はまた出力命令を検出したとき謙出
回路6と出力番号使用チェック回路7に検出した出力命
令に対応する出力番号を転送する。
), and the program output circuit 3 at the next stage sequentially reads out the contents of the addresses from the program memory 4 based on the address information output from the counter 2. Reference numeral 5 indicates a HIGH level signal when the content of the address transferred via the program output circuit 3 is an output command (OUT command), and a LOW level signal otherwise, to the next stage inverter G, The detection circuit 5 also transfers the output number corresponding to the detected output command to the detection circuit 6 and the output number use check circuit 7 when it detects an output command.

この出力番号は記憶部9から該出力番号の使用状態を謙
出す為と、チェック後その出力番号が使用済である旨を
記憶部9に記憶させる為にそれぞれ使用されるものであ
る。したがって、今リセット信号によってアドレスカゥ
ンタ2が“0000’’になると、プログラム論出回路
3はシーケンスコントローラのプログラムメモリ4から
プログラムの“000び番地の内容、第2図を参照する
と、“STAXOOO’1を議出し次段の出力命令検出
回路5に転送する。
This output number is used to determine the usage status of the output number from the storage section 9, and to store in the storage section 9 that the output number has been used after checking. Therefore, when the address counter 2 becomes "0000" due to the reset signal, the program logic circuit 3 transfers the contents of the program "000" from the program memory 4 of the sequence controller to "STAXOOO" (see FIG. 2). 1 and transfers it to the output command detection circuit 5 at the next stage.

該検出回路5では転送されてきたアドレス“0000’
’の内容が出力命令ではないことからィンバータG,に
LOWレベル信号を出力し、この信号はインバータG,
、オアゲートG3を介してアンドゲートG4に印加され
る。このときインバータG2とG5からはHIGHレベ
ル信号が出力されているからクロツク回路10のmGH
レベル信号の出力タイミングでアンドゲートGが動作し
、次段のアドレスアップ指示回路11の動作と相換って
アドレスカウンタ2は“000r’にカウントアップさ
れる。この様にして、前記プログラムメモリ4からはア
ドレス“0000’’から順にその内容が出力命令とな
るまで読出されるわけである。
The detection circuit 5 detects the transferred address “0000”.
Since the content of ' is not an output command, a LOW level signal is output to inverter G, and this signal is sent to inverter G,
, are applied to AND gate G4 via OR gate G3. At this time, since HIGH level signals are output from inverters G2 and G5, mGH of clock circuit 10 is
The AND gate G operates at the output timing of the level signal, and the address counter 2 counts up to "000r" in response to the operation of the address up instruction circuit 11 at the next stage. From there, the contents are sequentially read from address "0000" until the contents become an output command.

謙出回路6は出力命令検出回路5から転送されてきた出
力番号に基づいて記憶部9からその出力番号の使用状態
を読み出し、次段の出力番号使用チェック回路7に転送
する。
Based on the output number transferred from the output command detection circuit 5, the detection circuit 6 reads the usage status of the output number from the storage section 9, and transfers it to the output number usage check circuit 7 at the next stage.

出力番号使用チェック回路7は謙出回路6からの使用状
態信号をチェックし、未使用であればLOW信号を、又
その逆であればHIGH信号をィンバータG2に出力す
る。
The output number usage check circuit 7 checks the usage status signal from the output circuit 6, and outputs a LOW signal to the inverter G2 if it is unused, and a HIGH signal if vice versa.

また該チェック回路7は出力命令検出回路5から出力番
号が転送されてきたときは記憶回路9にその出力番号が
使用済と記億すべ〈書込回路8に検出した出力番号の使
用済信号を出力する。このとき書込回路8はオアゲート
G3にmGHレベル信号を出力する。重複使用状態表示
変換回路13はィンバ−タG2からのLOWレベル信号
を受けて表示部1 5にて重複状態である旨を表示すべ
く動作し、またィンバ−夕○5からのLOWレベル信号
を受けて表示部15にて重複状態でない旨を表示すべく
動作する。
In addition, when the output number is transferred from the output command detection circuit 5, the check circuit 7 should record the output number as used in the storage circuit 9. Output. At this time, the write circuit 8 outputs the mGH level signal to the OR gate G3. The overlapping usage state display conversion circuit 13 receives the LOW level signal from the inverter G2 and operates to display the overlapping state on the display unit 15, and also receives the LOW level signal from the inverter G2. In response, the display section 15 operates to display that there is no overlap.

一方アドレス論出表示変換回路14は前記ィンバータG
2からのLOWレベル信号を受けてこのときのアドレス
カゥンタ2の内容を表示部15にて表示すべく動作する
。アドレス検出回路12はアドレスカウンタ2の内容か
らプログラムメモリの終了を検出したときmGHレベル
信号を次段のィンバータG5に出力し、表示部15にて
重複使用が無い旨の表示を行うことによってプ。
On the other hand, the address output display conversion circuit 14 is connected to the inverter G.
In response to a LOW level signal from the address counter 2, the address counter 2 operates to display the contents of the address counter 2 at this time on the display section 15. When the address detection circuit 12 detects the end of the program memory from the contents of the address counter 2, it outputs an mGH level signal to the next stage inverter G5, and displays on the display section 15 that there is no duplicate use.

グラムのチェックが全て終了したことを認識できるよう
に考慮されている。したがって、上記したようにアドレ
スカウン夕2のカウントアップによって順次プログラム
がチェックされ、次に例えば第2図のアドレス“000
rの内容“OUTYIOO”が出力命令検出回路5に転
送されると、この内容は出力命令であることからィンバ
ータG,にはHIGHレベル信号が印加されてアンドゲ
ートG4が閉成状態となりアドレスカゥンタ2の動作が
停止される。
It is designed so that it can be recognized that all Gram checks have been completed. Therefore, as described above, the program is sequentially checked by counting up the address counter 2, and then, for example, the address "000" in FIG.
When the content "OUTYIOO" of r is transferred to the output command detection circuit 5, since this content is an output command, a HIGH level signal is applied to the inverter G, and the AND gate G4 is closed and the address counter is 2 is stopped.

一方、出力命令検出回路5からはこのとき検出した出力
命令の出力番号“YIOO’’が諭出回路6と出力番号
使用チェック回路7に転送される。
On the other hand, the output instruction detecting circuit 5 transfers the output number "YIOO'' of the output instruction detected at this time to the admonition circuit 6 and the output number use check circuit 7.

謙出回路6では上記出力番号“YIOO’’の使用状態
を記憶部9より読み出しチェック回路7に転送するが、
このとき記憶部9の内容は全てリセット状態にあるため
、前記チェック回路7は出力番号“YIOO”が未使用
と判断し、ィンバータG2にLOWレベル信号を出力す
る。一方書込回路8は前記チェック回路7からの信号を
受けて記憶部9に出力番号“YIOO’’が使用済であ
る旨を記憶させると共に、オアゲートG3を介してアン
ドゲートG4にHIGHレベル信号を出力するため、再
びアドレスカウンタ2がカウント動作を開始して以後の
アドレスの内容チェックが続行される。
The output circuit 6 reads out the usage status of the output number "YIOO'' from the storage section 9 and transfers it to the check circuit 7.
At this time, since the contents of the storage section 9 are all in a reset state, the check circuit 7 determines that the output number "YIOO" is unused, and outputs a LOW level signal to the inverter G2. On the other hand, the write circuit 8 receives the signal from the check circuit 7, stores in the storage section 9 that the output number "YIOO" is used, and sends a HIGH level signal to the AND gate G4 via the OR gate G3. In order to output the address, the address counter 2 starts counting operation again and the contents of the subsequent address are checked.

このようにして再びアドレスの内容が順次チェックされ
て、例えば第2図のアドレス“1006’の内容“OU
TYIOO’’が出力命令検出回路5に転送されると、
この内容は出力命令であるから前回同様アドレスカウン
タ2が停止し、出力番号‘‘YIOO’’が読出回路6
とチェック回路7に転送される。
In this way, the contents of the addresses are sequentially checked again, and for example, the contents of the address "1006" in FIG.
When TYIOO'' is transferred to the output command detection circuit 5,
Since this content is an output command, the address counter 2 stops as before, and the output number ``YIOO'' is the readout circuit 6.
and is transferred to the check circuit 7.

そして謙出回路6では記憶部9から出力番号“YIOO
”の使用状態を読み出しチェック回路7に転送するが、
出力番号“YIOO”は前述したようにアドレス“00
04’’で既に使用済のためチェック回路7はィンバー
タG2にHIGHレベル信号を出力し、アンドゲートG
4を閉じてアドレスカウンタ2のカウントアップ動作を
停止させる。一方、ィンバータG2のLOWレベル信号
は重複使用状態表示変換回路13とアドレス論出表示変
換回路14に印加され、出力命令が重複使用されている
ことと、このときのアドレスカウンタ2の内容則ち出力
命令が重複使用されたアドレス“100げが表示部15
に表示されて一連の出力命令の重複使用チェック動作が
終了するわけである。なお、出力命令が重複して使用さ
れていない場合には、プログラムメモリが終了した時点
でアドレス検出回路12よりィンバータG5に日にHレ
ベル信号を出力してアドレスカウンタ2の動作を停止す
ると共に、重複使用状態表示変換回路13にLOWレベ
ル信号を導出して表示部15に重複使用が無い旨の表示
を行うことになる。以上のようにして出力命令の重複使
用の有無を自動的にチェックし、重複使用の有無の表示
と重複使用個所のアドレスの表示を行うことができるわ
けである。
Then, in the output circuit 6, the output number "YIOO" is stored in the storage section 9.
” is transferred to the reading check circuit 7,
As mentioned above, the output number “YIOO” is the address “00”.
04'' has already been used, the check circuit 7 outputs a HIGH level signal to the inverter G2, and the AND gate G
4 to stop the count-up operation of the address counter 2. On the other hand, the LOW level signal of inverter G2 is applied to the overlapping usage state display conversion circuit 13 and the address logical output display conversion circuit 14, and it is confirmed that the output command is being used overlappingly, and the contents of the address counter 2 at this time, i.e., the output The address “100” where the instruction was used twice is displayed on the display unit 15.
is displayed, and the duplication check operation for a series of output commands is completed. If the output command is not used in duplicate, the address detection circuit 12 outputs an H level signal to the inverter G5 when the program memory is finished, and the operation of the address counter 2 is stopped. A LOW level signal is derived to the overlapping usage status display conversion circuit 13, and a display indicating that there is no overlapping usage is performed on the display section 15. As described above, it is possible to automatically check whether or not an output instruction is used repeatedly, and to display the presence or absence of duplicate use and the address of the location where the output instruction is used repeatedly.

以上詳細に説明したように、本発明の出力命令の重複使
用チェック装置によれば、プログラムにおける出力命令
の重複使用チェックを自動的且つ迅速に行うことができ
、而も重複使用の有無と、重複使用のある場合にはその
個所(アドレス)を表示し得るのでプログラムの修正を
簡単且つ短時間に行うことができる。
As explained in detail above, according to the output instruction duplicate use check device of the present invention, it is possible to automatically and quickly check the duplicate use of output instructions in a program, and to check whether there is duplicate use or not. If there is a use, the location (address) can be displayed, so that the program can be modified easily and in a short time.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は従来例を説明するためのプログラムラダー図、
第2図は同コーディングシート図、第3図は本発明装置
のブロック図である。 1はチェック指示装置、2はアドレスカウンタ、3はプ
ログラム読出回路、4はプログラムメモリ、5は出力命
令検出回路、6は読出回路、7は出力番号使用チェック
回路、8は書込回路、9は記憶部、10はクロック回路
、11はアドレスアップ指示回路、12はアドレス検出
回路、13は重複使用状態表示変換回路、14はアドレ
ス謙出表示変換回路、15は表示部。 第1図 第2図 第3図
Figure 1 is a program ladder diagram for explaining the conventional example.
FIG. 2 is a diagram of the coding sheet, and FIG. 3 is a block diagram of the apparatus of the present invention. 1 is a check instruction device, 2 is an address counter, 3 is a program read circuit, 4 is a program memory, 5 is an output command detection circuit, 6 is a read circuit, 7 is an output number use check circuit, 8 is a write circuit, 9 is a 10 is a clock circuit; 11 is an address up instruction circuit; 12 is an address detection circuit; 13 is a duplication status display conversion circuit; 14 is an address low display conversion circuit; 15 is a display section. Figure 1 Figure 2 Figure 3

Claims (1)

【特許請求の範囲】[Claims] 1 プログラムメモリからアドレスの内容を順次読出す
読出回路と、該読出回路により順次読出されたアドレス
の内容から出力命令を検出する出力命令検出回路と、該
検出回路にて出力命令が検出されたとき、出力番号の使
用状態を記憶する記憶部より前記出力命令に対応する出
力番号の使用状態を読出し前記検出した出力命令の重複
使用をチエツクすると共に、チエツク後は前記記憶部に
前記検出した出力命令に対応する出力番号の使用済を記
憶すべく動作する出力番号チエツク回路と、該チエツク
回路におけるチエツク結果に応答して重複使用に関する
情報を表示する表示部とを備えたことを特徴とする出力
命令の重複使用チエツク装置。
1. A read circuit that sequentially reads the contents of addresses from the program memory, an output command detection circuit that detects an output command from the contents of the addresses sequentially read by the read circuit, and when the output command is detected by the detection circuit. , reads the usage status of the output number corresponding to the output command from the storage unit that stores the usage status of the output number, checks for duplicate use of the detected output command, and after checking, stores the detected output command in the storage unit. An output instruction comprising: an output number check circuit that operates to store whether the output number corresponding to the output number has been used; and a display section that displays information regarding duplicate use in response to a check result in the check circuit. Duplicate use check device.
JP54075821A 1979-06-15 1979-06-15 Duplicate use check device for output instructions Expired JPS6010332B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP54075821A JPS6010332B2 (en) 1979-06-15 1979-06-15 Duplicate use check device for output instructions

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP54075821A JPS6010332B2 (en) 1979-06-15 1979-06-15 Duplicate use check device for output instructions

Publications (2)

Publication Number Publication Date
JPS55166757A JPS55166757A (en) 1980-12-26
JPS6010332B2 true JPS6010332B2 (en) 1985-03-16

Family

ID=13587226

Family Applications (1)

Application Number Title Priority Date Filing Date
JP54075821A Expired JPS6010332B2 (en) 1979-06-15 1979-06-15 Duplicate use check device for output instructions

Country Status (1)

Country Link
JP (1) JPS6010332B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6384627U (en) * 1986-11-21 1988-06-03

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06100926B2 (en) * 1987-08-07 1994-12-12 富士電機株式会社 Programmable controller
JPS6446104A (en) * 1987-08-17 1989-02-20 Fuji Electric Co Ltd Checking device for double application of output instruction
JPH0736201U (en) * 1994-11-18 1995-07-04 富士電機株式会社 Output instruction double use check device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6384627U (en) * 1986-11-21 1988-06-03

Also Published As

Publication number Publication date
JPS55166757A (en) 1980-12-26

Similar Documents

Publication Publication Date Title
US5206948A (en) Bus monitor with means for selectively capturing trigger conditions
JPH0481932A (en) Interruption controller
JPS6010332B2 (en) Duplicate use check device for output instructions
JP3124278B2 (en) Inspection method of memory cell contents of program memory
JP2731047B2 (en) Program operand check method
JP2600484B2 (en) Programmable controller
JPS59218556A (en) Microprogram controlling system
JPH04153822A (en) Information processor
JPS644195B2 (en)
US5542092A (en) Method and system for setting bus addresses in order to resolve or prevent bus address conflicts between interface cards of a personal computer
JP2503981B2 (en) Peripheral storage
JPH0452841A (en) Storage device
JPS59125453A (en) Retrying system
JPS623471A (en) Magnetic disk control device
JPH0571107B2 (en)
JPS592113B2 (en) Magnetic bubble memory control method
JPS6236578B2 (en)
JPS62168241A (en) Microprogram controller
JPS63191343A (en) Magnetic tape device
JPH0359740A (en) Memory fault detection system
JPH06100926B2 (en) Programmable controller
JPH03147130A (en) Operating system correcting system
JPH0659900A (en) Memory writer
JPH01233641A (en) Memory diagnostic system
JPH01147754A (en) Storage device