JPS5999527A - チヤネルスタ−ト制御装置 - Google Patents
チヤネルスタ−ト制御装置Info
- Publication number
- JPS5999527A JPS5999527A JP58209749A JP20974983A JPS5999527A JP S5999527 A JPS5999527 A JP S5999527A JP 58209749 A JP58209749 A JP 58209749A JP 20974983 A JP20974983 A JP 20974983A JP S5999527 A JPS5999527 A JP S5999527A
- Authority
- JP
- Japan
- Prior art keywords
- channel
- microinstruction
- register
- control device
- started
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
- G06F13/28—Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は情報を取り扱うだめの少なくとも２つの独立な
チャネルを備えた集積マイクロプログラム装置における
チャノ・ルスタート制御′装置およびその駆動方法に関
する。
チャネルを備えた集積マイクロプログラム装置における
チャノ・ルスタート制御′装置およびその駆動方法に関
する。
集積ζ、＃′Ｌだ高出力ＤＭＡコントローラＡ ＤＭＡ
（ａｄｖａｎｃｅｄ ｄｉｒｅｃｔ ＋’ｎｅｍｏｒｙ
ａｃｃｅｓｓ）は、例えば４つの互いｆ独立なチャネ
ルを杓［７、これらのチャノ、ルミｄ媒体（周辺機器、
メモリ）間でのデータ転送、すなわち一般的に言うなら
ばデータ源側とデータ受側との間でのデータ転送を行な
う。
（ａｄｖａｎｃｅｄ ｄｉｒｅｃｔ ＋’ｎｅｍｏｒｙ
ａｃｃｅｓｓ）は、例えば４つの互いｆ独立なチャネ
ルを杓［７、これらのチャノ、ルミｄ媒体（周辺機器、
メモリ）間でのデータ転送、すなわち一般的に言うなら
ばデータ源側とデータ受側との間でのデータ転送を行な
う。
チャノ・ルの主制御はＡ Ｄ Ｍ Ａ内のマイクロプロ
グラムメモリ内に含まれているマイクロプログラムが引
き受ける。マイクロ命令の条件依存性の順序は全部で４
つのチャネルに共通な１つのシーケンサによって制御さ
れ、このシーケンサはマイクロ命令を共通なマイクロプ
ログラムメモリＲＯＭから読み出す。４つのチャネルの
それぞれのためにマイクロブログラムインストラクレヨ
ンンジスク（ＭＰＩＲｉ、ｉ＝０．１，２．３ ）とマ
イクロプログラムアドレスレジスタ＋ＭＰＡＲ夏、＋−
ｏ＋ｉ＋２＋３）が用意されている。
グラムメモリ内に含まれているマイクロプログラムが引
き受ける。マイクロ命令の条件依存性の順序は全部で４
つのチャネルに共通な１つのシーケンサによって制御さ
れ、このシーケンサはマイクロ命令を共通なマイクロプ
ログラムメモリＲＯＭから読み出す。４つのチャネルの
それぞれのためにマイクロブログラムインストラクレヨ
ンンジスク（ＭＰＩＲｉ、ｉ＝０．１，２．３ ）とマ
イクロプログラムアドレスレジスタ＋ＭＰＡＲ夏、＋−
ｏ＋ｉ＋２＋３）が用意されている。
動作状態て入れるべきチャネルの選択およびそれにとも
なう対応せるマイクロインストラクションレジスタＭＰ
ＩＲｉの選択は優先順位ユニット（ＰＲＩＯ）によって
行なわれる。この１）ＲＩ○は次のチャネル固有の情報
に基いて区別を行なう。
なう対応せるマイクロインストラクションレジスタＭＰ
ＩＲｉの選択は優先順位ユニット（ＰＲＩＯ）によって
行なわれる。この１）ＲＩ○は次のチャネル固有の情報
に基いて区別を行なう。
すなわち、
・ チャネルの状態（スタートされた／ストップされた
） ・ マイクロインストラクションレジスタＭ ｌ）］’
Ｒｉ内にあるマイクロ命令（実行マイクロ命令ＯＲＧ／
データ転送マイクロ命令ＤＭＡ）・ 同期化様式 ％式％ ・ 予め与えられた優先順位 ・ 現在の優先権割当て である。
） ・ マイクロインストラクションレジスタＭ ｌ）］’
Ｒｉ内にあるマイクロ命令（実行マイクロ命令ＯＲＧ／
データ転送マイクロ命令ＤＭＡ）・ 同期化様式 ％式％ ・ 予め与えられた優先順位 ・ 現在の優先権割当て である。
チャネルの条件（スタート、ストップ、連続、ノングル
ステップ／ホルト）は中央ユニッ）（ＣＰＵ）によりい
わゆる制御レジスタ（汎用指令レジスタ）へ相応せる制
御語をロードするととによって行なわれる。そこで制御
語がデコードされて相応せる動作を起こさせる。
ステップ／ホルト）は中央ユニッ）（ＣＰＵ）によりい
わゆる制御レジスタ（汎用指令レジスタ）へ相応せる制
御語をロードするととによって行なわれる。そこで制御
語がデコードされて相応せる動作を起こさせる。
チャネルのスタートは、チャネルが次のような状態に置
かれるべきであること、すなわち優先権を与えられた際
に自動的に、適切な同期条件が存在するときデータ転送
を実行すべく、実行マイクロ命令（ＯＲＧつにてデータ
転送に必要な制御情報を組織メモリから読出す状ｊ原に
置かれるべきであることを意味する。これは始動すべき
チャネルが選択チャネルとして形成されている場合にも
当てはまる。始動すべきチャネルがマルチプレクサ・テ
ヤイ・ルとして形成きれている場合には、ますこのチャ
ネルの始動後に烙らに必要な副チャネルが始動烙れ、こ
れは同様に中央ユニット（ＣＰＵ）の実行マイクロ命令
（ＯＲＧ）を介１〜で行なわれ、特別のマイクロプログ
ラムにより処理される。したがって、スタート要求に引
き続いて多かれ少なかれ延長されたスタート動作が行な
われる。
かれるべきであること、すなわち優先権を与えられた際
に自動的に、適切な同期条件が存在するときデータ転送
を実行すべく、実行マイクロ命令（ＯＲＧつにてデータ
転送に必要な制御情報を組織メモリから読出す状ｊ原に
置かれるべきであることを意味する。これは始動すべき
チャネルが選択チャネルとして形成されている場合にも
当てはまる。始動すべきチャネルがマルチプレクサ・テ
ヤイ・ルとして形成きれている場合には、ますこのチャ
ネルの始動後に烙らに必要な副チャネルが始動烙れ、こ
れは同様に中央ユニット（ＣＰＵ）の実行マイクロ命令
（ＯＲＧ）を介１〜で行なわれ、特別のマイクロプログ
ラムにより処理される。したがって、スタート要求に引
き続いて多かれ少なかれ延長されたスタート動作が行な
われる。
チャノ・ル始動時にチャノ・ル形態にとって適切なマイ
クロプログラムへのジャンプを、その適切なマイクロプ
ログラムの最初のマイクロ命令をチャネル固有に準備す
ることによって可能てすべきであるという問題がある。
クロプログラムへのジャンプを、その適切なマイクロプ
ログラムの最初のマイクロ命令をチャネル固有に準備す
ることによって可能てすべきであるという問題がある。
情報の転送速度をできるだけ高ぐ、そしであるチャネル
への要求に対する反応時間をできるたけ短くすべきであ
るのて、″パフ万一マンス■の理由から、既に、動作中
の高優先のチャネルが低優先のチャ４・ルのスター）Ｋ
よって、そのチャネルを始動するため圧共通システムバ
スへの中央ユニッ） （ＣＰＵ）の不可欠のアクセスを
除いて、できるだけ妨害されてはならない。
への要求に対する反応時間をできるたけ短くすべきであ
るのて、″パフ万一マンス■の理由から、既に、動作中
の高優先のチャネルが低優先のチャ４・ルのスター）Ｋ
よって、そのチャネルを始動するため圧共通システムバ
スへの中央ユニッ） （ＣＰＵ）の不可欠のアクセスを
除いて、できるだけ妨害されてはならない。
さらに、中央ユニッ） （ＣＰＵ）の唯一の制御語によ
ってスタート要求を４つのテヤイ、ルまで同時に与える
ことができる。これは、スタート時点れに反して最高優
先のチャ騰・ルが即座に進行して、そしておそらぐその
上回じくそのスタート活性化て に続いてデータ転送を実行するときはじわりなわれる。
ってスタート要求を４つのテヤイ、ルまで同時に与える
ことができる。これは、スタート時点れに反して最高優
先のチャ騰・ルが即座に進行して、そしておそらぐその
上回じくそのスタート活性化て に続いてデータ転送を実行するときはじわりなわれる。
本発明の目的は、冒頭に述べたような装置において、１
つのチャネルのスタート時にチャネル形’ＨＩＪにとっ
て適切なマイクロプログラムへのジャンプを最初のマイ
クロ命令の準備によって可能にし、しかも種々のチャネ
ルの与えられた優先順位ができるだけ乱れなぐ有効にと
どまるようＶＣ１〜、しかも付加的な制御費用をできる
だけ少なくすることにある。
つのチャネルのスタート時にチャネル形’ＨＩＪにとっ
て適切なマイクロプログラムへのジャンプを最初のマイ
クロ命令の準備によって可能にし、しかも種々のチャネ
ルの与えられた優先順位ができるだけ乱れなぐ有効にと
どまるようＶＣ１〜、しかも付加的な制御費用をできる
だけ少なくすることにある。
この目的は本発明によれば、スタート要求があるときス
タートすべきテヤイ・ルに属するマイクロインストラク
ションレジスタの初期化のために当該マイクロインスト
ラクションレジスタへマイクロ命令をロードするだめの
手段を設けることによって達１戊される。
タートすべきテヤイ・ルに属するマイクロインストラク
ションレジスタの初期化のために当該マイクロインスト
ラクションレジスタへマイクロ命令をロードするだめの
手段を設けることによって達１戊される。
本発明による実施態様は特許請求の範囲第２項以下に記
載されている。
載されている。
優先順位二二ッ） Ｐ ＲＩ Ｏはスター）ＩＨ求のス
タート活性化への導入を管理する。その際に優先順位ユ
ニッ）ＰＲＩＯはどのチャネル（等）が始動されるべき
かを伝えるべきである。
タート活性化への導入を管理する。その際に優先順位ユ
ニッ）ＰＲＩＯはどのチャネル（等）が始動されるべき
かを伝えるべきである。
以下、図面に示す本発明の実施例のブロック図を参照し
ながら本発明をさらに詳細に説明する。
ながら本発明をさらに詳細に説明する。
中央制御ユニッ）ＣＣは、制御レジスタＣＲ、ステータ
スレジスタＳ１で、優先順位ユニットＰＲ■０およびス
タート要求（すなわち中央制御レジスタＣＪマからのデ
コードされたスタート制御語）でもってステータスレジ
スタＳ Ｒへ導がれるスター）ｔべ＠チャノ・ルのステ
ータスをハードウェア」二で′スタートされた′ヘセッ
トする手段ｃｓを４丁する。これによりスタートすべき
チャネルは優先順位ユニッ）ＰＲＩＯによる優先権割当
てにおける所定の順位如関係する。
スレジスタＳ１で、優先順位ユニットＰＲ■０およびス
タート要求（すなわち中央制御レジスタＣＪマからのデ
コードされたスタート制御語）でもってステータスレジ
スタＳ Ｒへ導がれるスター）ｔべ＠チャノ・ルのステ
ータスをハードウェア」二で′スタートされた′ヘセッ
トする手段ｃｓを４丁する。これによりスタートすべき
チャネルは優先順位ユニッ）ＰＲＩＯによる優先権割当
てにおける所定の順位如関係する。
これに加えて、スタートすべきチャ４、ルの固有のマイ
クロインストラクションレジスタＭＰＩＲｉ（ｌ二０．
１，２．３）へ、同様にバー÷゛ウェア的に実行マイク
ロ命令ＯＲＧがデマルチプレクサＪ）ＥＭＵＸ２を介し
てロードでれる。それによりこのチャネル固自のマイク
ロインストラクションレジスタＭＰＩＲｉが初期化され
る。この実行マイクロ命令ＯＲＧの命令ビットの優先権
を相応して選択するとき、スタートすべきテヤイ・ルの
マイクロインストラクションレジスタへＪＪ’ＩＲｉの
初期化は結果的眞このチャネル固有のマイクロインスト
ラクションレジスタＭＰＩＲｉのリセットとなる。
クロインストラクションレジスタＭＰＩＲｉ（ｌ二０．
１，２．３）へ、同様にバー÷゛ウェア的に実行マイク
ロ命令ＯＲＧがデマルチプレクサＪ）ＥＭＵＸ２を介し
てロードでれる。それによりこのチャネル固自のマイク
ロインストラクションレジスタＭＰＩＲｉが初期化され
る。この実行マイクロ命令ＯＲＧの命令ビットの優先権
を相応して選択するとき、スタートすべきテヤイ・ルの
マイクロインストラクションレジスタへＪＪ’ＩＲｉの
初期化は結果的眞このチャネル固有のマイクロインスト
ラクションレジスタＭＰＩＲｉのリセットとなる。
したがって、スタートすべきチャ４・ルのだめのスター
ト要求＋ｄマイクロ命令の発生に転化される。
ト要求＋ｄマイクロ命令の発生に転化される。
この実行マイクロ命令ＯＲＧは、池の各マイクロ命令も
行なうように、今や割当て要求を優先順位二二ッ）ＰＲ
ＩＯＫセットする。実行マイクロ命令は同期化、すなわ
ち外部のトリガ事象を何ら必要と１−ないため、この実
行マイクロ命令ＯＲＧは高優先の割当て要求が優先順位
ユニットにもはや全くセットされていないとなるとすぐ
に実行きれる。
行なうように、今や割当て要求を優先順位二二ッ）ＰＲ
ＩＯＫセットする。実行マイクロ命令は同期化、すなわ
ち外部のトリガ事象を何ら必要と１−ないため、この実
行マイクロ命令ＯＲＧは高優先の割当て要求が優先順位
ユニットにもはや全くセットされていないとなるとすぐ
に実行きれる。
この実行マイクロ命令ＯＲＧの実行は、この実行マイク
ロ命令９ＲＧの命令ビットの優先権の相応の選択時にも
っばら一番目のマイクロプログラム命令のある０番のマ
イクロ命令メモリアドレスＲＯＭＡへの無条件ジャンプ
において行なわれることが好ましい。マイクロ命令メモ
リＲＯＭにおける０番のマイクロプログラムアドレスＲ
Ｏｉ＼・■Ａへのジャンプによって同時にチャネル固有
の該当スルマイクロプログラムアドレスレジスタＭＰＡ
Ｒｉが初期化σれる。このチャイ・ル固有の該娼するマ
イクロプログラムアドレスレジスタΔＪＰＡ、ＲｉＫＯ
番のジャンプアドレスをロードされる。同（■こマイク
ロ命令メモリＲＯＭ ｖｔｃおいて０番のマイクロ命令
メモリアドレスＲＯＭＡのもとに含捷れるマイクロ命令
がスタートすべきチャネルのマイクロインストラクショ
ンレジスタＭＰＩＲｉにロードきれる。
ロ命令９ＲＧの命令ビットの優先権の相応の選択時にも
っばら一番目のマイクロプログラム命令のある０番のマ
イクロ命令メモリアドレスＲＯＭＡへの無条件ジャンプ
において行なわれることが好ましい。マイクロ命令メモ
リＲＯＭにおける０番のマイクロプログラムアドレスＲ
Ｏｉ＼・■Ａへのジャンプによって同時にチャネル固有
の該当スルマイクロプログラムアドレスレジスタＭＰＡ
Ｒｉが初期化σれる。このチャイ・ル固有の該娼するマ
イクロプログラムアドレスレジスタΔＪＰＡ、ＲｉＫＯ
番のジャンプアドレスをロードされる。同（■こマイク
ロ命令メモリＲＯＭ ｖｔｃおいて０番のマイクロ命令
メモリアドレスＲＯＭＡのもとに含捷れるマイクロ命令
がスタートすべきチャネルのマイクロインストラクショ
ンレジスタＭＰＩＲｉにロードきれる。
したがって、今やチャネル形、態に応じて適切なスター
トマイクロプログラムを実行する通常のマイクロプログ
ラム処理が開始される。
トマイクロプログラムを実行する通常のマイクロプログ
ラム処理が開始される。
しかし、実行マイクロ命令○Ｒｑの実行後、今や゛１パ
フォーマンスｌの理由がら各チャネルがマイクロ命令の
各実行後他のチャネルによって遮断されなければならな
いという要求に応じて、高優先のチャネルによるスター
トすべきチャネルの活動の最初の遮断を既て行なうこと
がてするよう１・こなっている。
フォーマンスｌの理由がら各チャネルがマイクロ命令の
各実行後他のチャネルによって遮断されなければならな
いという要求に応じて、高優先のチャネルによるスター
トすべきチャネルの活動の最初の遮断を既て行なうこと
がてするよう１・こなっている。
チャネルは中央制御ユニットＣＣにおけるそれらに付属
ζせられた制御レジスタからそれらの！ｆｉ１１個１情
報（例えばデータ源側およびデータ受側のアドレス、ア
ドレス計数方向、バイト奴、比較ビットパターン）を取
り寄せるのに関するかきり互いに独立である。それらの
制御レジスタ（−１：いわゆる組織メモリの制御ブロッ
クから内部のデータバスＩ Ｂを介して値を受は取る。
ζせられた制御レジスタからそれらの！ｆｉ１１個１情
報（例えばデータ源側およびデータ受側のアドレス、ア
ドレス計数方向、バイト奴、比較ビットパターン）を取
り寄せるのに関するかきり互いに独立である。それらの
制御レジスタ（−１：いわゆる組織メモリの制御ブロッ
クから内部のデータバスＩ Ｂを介して値を受は取る。
すべてのチャネルにとってできるたけ多ぐのリソースが
一度のみて構成されているだめに、チャネルは厳密に（
は同時Ｖこ動作せず・パイプライン方式にて動作する。
一度のみて構成されているだめに、チャネルは厳密に（
は同時Ｖこ動作せず・パイプライン方式にて動作する。
チャネルの主制御を引き受けるマイクロプログラム（こ
れはチャイ・ルのスタート時１に必需コな制御情報を組
織メモリから読み込む）は、内部の処理課題を実行し、
本来のデータ転送を１ム制御し、そして再び制御情報、
例えばステータス情報を組織メモリにおいて取り出す。
れはチャイ・ルのスタート時１に必需コな制御情報を組
織メモリから読み込む）は、内部の処理課題を実行し、
本来のデータ転送を１ム制御し、そして再び制御情報、
例えばステータス情報を組織メモリにおいて取り出す。
図示の本発明実施例は４つの異なるチャネル固イＪのマ
イクロプログラムアドレスレジスタＭＰＡＲｉおよび４
つの異なるマイクロインストラクションレジスタＭＰ
Ｉ Ｒｉ と、マイクロ命令メモリＲＯＭと、シーケン
サＳＱと、シーケンサ中間メモリ５ＬＡＴＣＨとを有す
る。各マイクロプログラムアドレスレジスタＭＰＡＲｉ
には対応せるマイクロインストラクションレジスタＭＰ
ＩＲｉ内のマイクロ命令のアドレスがある。マイクロイ
ンストラクションレジスタＭＰＩＲｉは実行制御部Ａｓ
における後続のパイプライン装置ＰＩＰの０段をなす。
イクロプログラムアドレスレジスタＭＰＡＲｉおよび４
つの異なるマイクロインストラクションレジスタＭＰ
Ｉ Ｒｉ と、マイクロ命令メモリＲＯＭと、シーケン
サＳＱと、シーケンサ中間メモリ５ＬＡＴＣＨとを有す
る。各マイクロプログラムアドレスレジスタＭＰＡＲｉ
には対応せるマイクロインストラクションレジスタＭＰ
ＩＲｉ内のマイクロ命令のアドレスがある。マイクロイ
ンストラクションレジスタＭＰＩＲｉは実行制御部Ａｓ
における後続のパイプライン装置ＰＩＰの０段をなす。
装置ＰＩＦはパイプライニングを可能処する。
活動状態にすべきチャネルの選択（優先すること）によ
り、このチャネル尾付属するマイクロインストラクショ
ンレジスタＭＰＩＲｉおよびこのチャネルに付属するマ
イクロプログラムアドレスレジスタＭＰＡＲＩが読み出
される。その際にチャネルの選択は現在のチャイ・ル番
号を指示する信号ＡＫＮを介して制御きれる。この／こ
めに信号Ａ Ｋ Ｎは２つの制御線ｓｏ、ｓｉを介して
２つのマルチプレクサＭＵＸＩ、へ４ＵＸ２およびデマ
ルブ〜プレクサＤＥＭＵＸを制御する。マルチプレクサ
ＩｖｌＵＸｔの出力には信号Ａ Ｋ Ｎのおがげて優先
はれたチャネルに属する現在のマイクロ命令アドレスＡ
ＭＢＡが現われる。マルチプレクサＭＵ Ｘ ２の出力
には信号Ａ Ｋ Ｎのおかげで優先されたチャネルに属
する現在のマイクロ命令Ａ、 Ｉｖｌ Ｂが現われる。
り、このチャネル尾付属するマイクロインストラクショ
ンレジスタＭＰＩＲｉおよびこのチャネルに付属するマ
イクロプログラムアドレスレジスタＭＰＡＲＩが読み出
される。その際にチャネルの選択は現在のチャイ・ル番
号を指示する信号ＡＫＮを介して制御きれる。この／こ
めに信号Ａ Ｋ Ｎは２つの制御線ｓｏ、ｓｉを介して
２つのマルチプレクサＭＵＸＩ、へ４ＵＸ２およびデマ
ルブ〜プレクサＤＥＭＵＸを制御する。マルチプレクサ
ＩｖｌＵＸｔの出力には信号Ａ Ｋ Ｎのおがげて優先
はれたチャネルに属する現在のマイクロ命令アドレスＡ
ＭＢＡが現われる。マルチプレクサＭＵ Ｘ ２の出力
には信号Ａ Ｋ Ｎのおかげで優先されたチャネルに属
する現在のマイクロ命令Ａ、 Ｉｖｌ Ｂが現われる。
デマルチプレクサＤ Ｅ Ｍ Ｕ Ｘは１つの入力を介
してクロック信号Ｃを受ける。このクロック信号Ｃてよ
り、優先これるべきチャイ、ルに属するマイクロ命令ア
ドレスレジメ５ＭＰＡＲｉおよびマイクロインストラク
ションレジスタＭＰＴＲｉ がクロック制御される。
してクロック信号Ｃを受ける。このクロック信号Ｃてよ
り、優先これるべきチャイ、ルに属するマイクロ命令ア
ドレスレジメ５ＭＰＡＲｉおよびマイクロインストラク
ションレジスタＭＰＴＲｉ がクロック制御される。
現在のマイクロ命令Ａ’ＭＢの実行は実行制御部Ａｓに
よって監視される。この現在のマイクロ命令Ａ Ｍ Ｂ
の実行中、シーケンサＳＱがテスト情報ＴＩおよび制御
情報ＣＩて基いてその都度ちょうと優先これているチャ
ノ、ルにおける次のマイクロ命令Ｍ Ｂのマイクロ命令
アドレスＲＯＭＡを準備する。このマイクロ命令アドレ
スＲＯＭ Ａは中間メモリｓｒ、Ａ’ｒｃＨに中間記憶
され、マイクロ命令固定値メモリＲＯＭにおける読出し
サイクルを制御し、それからこのＲＯＭは新たなチャネ
ル固自のマイクロ命令ＭＢを供給する。
よって監視される。この現在のマイクロ命令Ａ Ｍ Ｂ
の実行中、シーケンサＳＱがテスト情報ＴＩおよび制御
情報ＣＩて基いてその都度ちょうと優先これているチャ
ノ、ルにおける次のマイクロ命令Ｍ Ｂのマイクロ命令
アドレスＲＯＭＡを準備する。このマイクロ命令アドレ
スＲＯＭ Ａは中間メモリｓｒ、Ａ’ｒｃＨに中間記憶
され、マイクロ命令固定値メモリＲＯＭにおける読出し
サイクルを制御し、それからこのＲＯＭは新たなチャネ
ル固自のマイクロ命令ＭＢを供給する。
そΩ際に制御情報ＣＩおよびテスト情＠ＴＩは中央制御
二二ッ）ＣＣによっても実行制御部ＡＳによっても供給
される。現在のマイクロ命令アドレスＡ Ｉ’ｖｆ Ｂ
Ａは必要なときにインクリメンタＩＮＣＲを介して増
きれ、このようにしてチャノ・ル固有の次の新たなマイ
クロ命令ＭＢのマイクロ命令アドレスＲＯＭＡが与えら
れる。しかしながら、シーケンサＳＱは付加的なアドレ
ス情報ＡＩを中央制御二二ソ）ＣＣから、あるいは現在
のマイクロ命令Ａ Ｍ Ｂからも得る。か＼る付加的な
アドレス情報Ａ、 Ｉは例えばテストアドレスＴ Ａ
、マツプアドレスＭＡあるいはジャンプアドレスＪＡで
あり得現在の、イクロ命令Ａ Ｍ Ｈの実行啓端で、チ
ャネル固有の新だｒ読出される次のマイクロ命令へＩＢ
が該当するチャノ・ル固有のマイクロインストラクショ
ンレジスタにロードされるとともに、新たな該当するマ
イクロ命令アドレスＲＯへｌが中間メモリ５ＬＡＴＣｉ
−Ｉから現在のチャネルＶこ対応するマイクロプログラ
ムアドレスレジスタＮＩＰＡＲ１ヘロードはれる。ちょ
うど活動中のチャネルの選択がここで中断されると、こ
のチャネルが後で再び優先権を与えられるとき、即座に
とのチャノ・ルに属するマイクロ命令が該当せるマイク
ロインストラクションレジスタＨＰ Ｉ Ｒｉに準備で
れる。
二二ッ）ＣＣによっても実行制御部ＡＳによっても供給
される。現在のマイクロ命令アドレスＡ Ｉ’ｖｆ Ｂ
Ａは必要なときにインクリメンタＩＮＣＲを介して増
きれ、このようにしてチャノ・ル固有の次の新たなマイ
クロ命令ＭＢのマイクロ命令アドレスＲＯＭＡが与えら
れる。しかしながら、シーケンサＳＱは付加的なアドレ
ス情報ＡＩを中央制御二二ソ）ＣＣから、あるいは現在
のマイクロ命令Ａ Ｍ Ｂからも得る。か＼る付加的な
アドレス情報Ａ、 Ｉは例えばテストアドレスＴ Ａ
、マツプアドレスＭＡあるいはジャンプアドレスＪＡで
あり得現在の、イクロ命令Ａ Ｍ Ｈの実行啓端で、チ
ャネル固有の新だｒ読出される次のマイクロ命令へＩＢ
が該当するチャノ・ル固有のマイクロインストラクショ
ンレジスタにロードされるとともに、新たな該当するマ
イクロ命令アドレスＲＯへｌが中間メモリ５ＬＡＴＣｉ
−Ｉから現在のチャネルＶこ対応するマイクロプログラ
ムアドレスレジスタＮＩＰＡＲ１ヘロードはれる。ちょ
うど活動中のチャネルの選択がここで中断されると、こ
のチャネルが後で再び優先権を与えられるとき、即座に
とのチャノ・ルに属するマイクロ命令が該当せるマイク
ロインストラクションレジスタＨＰ Ｉ Ｒｉに準備で
れる。
図は本発明一実施例を示すブロック図である。
ＣＣ・・中央器１ユニット、 ＣＲ制御レジスタ、 Ｓ
Ｒ・・・ステータスレジスフ、 ＰＲＩＯ優先順位ユニ
ット、 ＭＰＩＩでｉ （ｉ＝０．１．２＋３）・・マ
イクロインストラクションレジスタ、へ・１ＰＡＲｉい
二０，１．２．３）・ マイクロプログラムアドレスレ
ジスタ、 ＲＯＭ・マイクロ命令メモリ、 ５ＬＡｉ
”ＣＩｌ、、中間メモリ、 ＭＵＸｌ 、ＭＵＸ２・
マルチプレクサ、 ＤＥＭＵＸ・・デマルチプレク
サ、ＳＱ・・・シーケンサ、 ＩＮＣＲインクリメン
タ、 ｌ） Ｉ Ｐパイプライン装置、 ＡＳ 実行
制御部、０１＜Ｇマイクロ命令、 ＲＯＭ Ａ マイ
クロ命令アドレス。
Ｒ・・・ステータスレジスフ、 ＰＲＩＯ優先順位ユニ
ット、 ＭＰＩＩでｉ （ｉ＝０．１．２＋３）・・マ
イクロインストラクションレジスタ、へ・１ＰＡＲｉい
二０，１．２．３）・ マイクロプログラムアドレスレ
ジスタ、 ＲＯＭ・マイクロ命令メモリ、 ５ＬＡｉ
”ＣＩｌ、、中間メモリ、 ＭＵＸｌ 、ＭＵＸ２・
マルチプレクサ、 ＤＥＭＵＸ・・デマルチプレク
サ、ＳＱ・・・シーケンサ、 ＩＮＣＲインクリメン
タ、 ｌ） Ｉ Ｐパイプライン装置、 ＡＳ 実行
制御部、０１＜Ｇマイクロ命令、 ＲＯＭ Ａ マイ
クロ命令アドレス。
Claims (1)
- 【特許請求の範囲】 ｊ）情報を扱うだめの少なぐとも２つの独立なチャネル
を有する集積マイクロプログラム装置におけるチャネル
スタート制御装置において、スタート要求の存在時πチ
ャノ・ル固有のマイクロインストラクションレジスタを
初期化するためにスタートすべきチャノ・ルのマイクロ
インストラクションレジスタにマイクロ命令を登録する
手段を備えていることを特許とするチャネルスタート制
御装置。 ２）ステータスレジスフに導かれるスタートす°べきチ
ャネルのステータスを、制御レジスタにおけるこのチャ
ネルに対するスタート要求後て、°゛スタート１゛セッ
トする手段を備えていることを特徴とする特許請求の範
囲第１項記載のチャネルスタート制御装置。 ３）スタートすべきチャネルに対するスタート要求によ
りこのチャネルが所定の慶先順位に応じて優先順位ユニ
ットによって侵先権を割当てるようになっていることを
特徴とする特許請求の範囲第１項捷たけ第２項に記載の
チャノ・ルスクート制御装置。 ４）スタートすべきチャネルに対するスタート要求が存
在するとき如マイクロ命令がそのスタートｆべきチャネ
ルの固有のマイクロインストラクションレジスタに登録
さね、るようになっていることを特徴とする特許請求の
範囲第１項ないし第３項のいずれかに記載のチャネルス
タート制御装置。 ５）マイクロ命令は該当するチャネル固有のマイクロイ
ンストラクションレジスタのリセットを生せしめるよう
になっていることを特徴とする特許請求の範囲第４項記
載のチャネルスタート制御装置。 ６）該当するチャネル固有のマイクロインストラクショ
ンレジスタにおけるマイクロ命令が優先順位ユニットに
割当て要求をセットするようになっていることを特徴と
する特許請求の範囲第１項ないし、第５項のいずれ力・
に記載のヂャイ・ルスタート制御装置。 ７）マイクロ命令の実行はマイクロプログラムメモリに
おける所定のアドレスへの無条件ジャンプにて行なわれ
るよってなっていることを特徴とする特許請求の範囲第
１項ない１．第６項のいずれかに記載のチャノ・ルスタ
ート制御装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19823241349 DE3241349A1 (de) | 1982-11-09 | 1982-11-09 | Vorrichtung zur steuerung des kanalstarts bei einer integrierten mikroprogrammierten vorrichtung mit mindestens zwei unabhaengigen kanaelen zum handhaben von informationen und verfahren zu ihrem betrieb |
| DE32413491 | 1982-11-09 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5999527A true JPS5999527A (ja) | 1984-06-08 |
Family
ID=6177646
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58209749A Pending JPS5999527A (ja) | 1982-11-09 | 1983-11-08 | チヤネルスタ−ト制御装置 |
Country Status (4)
| Country | Link |
|---|---|
| EP (1) | EP0108416B1 (ja) |
| JP (1) | JPS5999527A (ja) |
| AT (1) | ATE45827T1 (ja) |
| DE (2) | DE3241349A1 (ja) |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3766526A (en) * | 1972-10-10 | 1973-10-16 | Atomic Energy Commission | Multi-microprogrammed input-output processor |
| US3972030A (en) * | 1975-01-02 | 1976-07-27 | Honeywell Information Systems, Inc. | Peripheral control capable of dynamically executing command sequences |
| JPS5299034A (en) * | 1976-02-17 | 1977-08-19 | Nippon Telegr & Teleph Corp <Ntt> | Control system for micro program |
-
1982
- 1982-11-09 DE DE19823241349 patent/DE3241349A1/de not_active Withdrawn
-
1983
- 1983-11-07 EP EP83111101A patent/EP0108416B1/de not_active Expired
- 1983-11-07 AT AT83111101T patent/ATE45827T1/de not_active IP Right Cessation
- 1983-11-07 DE DE8383111101T patent/DE3380459D1/de not_active Expired
- 1983-11-08 JP JP58209749A patent/JPS5999527A/ja active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| DE3380459D1 (en) | 1989-09-28 |
| EP0108416A3 (en) | 1986-11-26 |
| EP0108416B1 (de) | 1989-08-23 |
| ATE45827T1 (de) | 1989-09-15 |
| EP0108416A2 (de) | 1984-05-16 |
| DE3241349A1 (de) | 1984-05-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0315275B1 (en) | Flexible asic microcomputer | |
| US4758948A (en) | Microcomputer | |
| US7661107B1 (en) | Method and apparatus for dynamic allocation of processing resources | |
| US6816921B2 (en) | Micro-controller direct memory access (DMA) operation with adjustable word size transfers and address alignment/incrementing | |
| US8234430B2 (en) | Apparatus and method with controlled switch method | |
| US7689809B2 (en) | Transparent return to parallel mode by rampoline instruction subsequent to interrupt processing to accommodate slave processor not supported by operating system | |
| JP2006503385A (ja) | マルチスレッド・プロセッサの高速スレッド間割込みのための方法および装置 | |
| JPH05204679A (ja) | Ｉ／ｏ割込みサブクラスの認識方法 | |
| JP2002533807A (ja) | 割込み／ソフトウエア制御スレッド処理 | |
| JPH07120299B2 (ja) | マルチプロセッサシステムの試験方法 | |
| JP2004531830A (ja) | キャッシュメモリバーストサイクル中にバスアービトレーションを制御するためのシステム及び方法 | |
| JP2002014830A (ja) | 複数リソースアーキテクチャの管理システムと方法 | |
| JP2006085428A (ja) | 並列処理システム、インタコネクションネットワーク、ノード及びネットワーク制御プログラム | |
| US20130104141A1 (en) | Divided central data processing, | |
| JPS5999527A (ja) | チヤネルスタ−ト制御装置 | |
| US7093254B2 (en) | Scheduling tasks quickly in a sequential order | |
| US5159674A (en) | Method for supplying microcommands to multiple independent functional units having a next microcommand available during execution of a current microcommand | |
| JP2677719B2 (ja) | 情報処理装置 | |
| JPH11249873A (ja) | ドライバ機能の動的管理方式及び動的管理方法 | |
| US20020129229A1 (en) | Microinstruction sequencer stack | |
| JPH06324861A (ja) | Ｃｐｕ制御システム及び制御方法 | |
| JP2551054B2 (ja) | 入出力系再構成処理装置 | |
| JP3493768B2 (ja) | データ処理装置 | |
| JPH0363091B2 (ja) | ||
| JPH01321525A (ja) | ハードウェアセマフォ |