JPS5995744A - 多チヤンネル信号送信装置 - Google Patents
多チヤンネル信号送信装置Info
- Publication number
- JPS5995744A JPS5995744A JP20676882A JP20676882A JPS5995744A JP S5995744 A JPS5995744 A JP S5995744A JP 20676882 A JP20676882 A JP 20676882A JP 20676882 A JP20676882 A JP 20676882A JP S5995744 A JPS5995744 A JP S5995744A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- channel
- low
- speed
- frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/22—Time-division multiplex systems in which the sources have different rates or codes
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Time-Division Multiplex Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、多チャンネルの信号を単一の伝送路により送
信する装置に関するものである。
信する装置に関するものである。
例えば、筋電図や心電図などの生体現象信号は変化が速
（周波級の高い信号であり、体温などｌＨｚ以下のアナ
ログ信号や、測定現象の名称、各アンプの感度、ＭＥＡ
Ｓ−ＣＡＬ（測定・校正・休止）の状態、電池電圧の状
態或いは多チヤンネル中の未使用チャンネルなどの情報
を含むデジタル信号は、変化が遅く周波数の低い信号で
ある。このような周ｔＪＪ！数が高い高速情報信号と周
波Ｖが低い低速情報信号を単一伝送路を介して送信する
場合、これらの多砂のチャンネルの信号を一様に時分割
して例えばＰＷＭ波として送信すると、伝送帯域幅が広
がって好ましくない。
（周波級の高い信号であり、体温などｌＨｚ以下のアナ
ログ信号や、測定現象の名称、各アンプの感度、ＭＥＡ
Ｓ−ＣＡＬ（測定・校正・休止）の状態、電池電圧の状
態或いは多チヤンネル中の未使用チャンネルなどの情報
を含むデジタル信号は、変化が遅く周波数の低い信号で
ある。このような周ｔＪＪ！数が高い高速情報信号と周
波Ｖが低い低速情報信号を単一伝送路を介して送信する
場合、これらの多砂のチャンネルの信号を一様に時分割
して例えばＰＷＭ波として送信すると、伝送帯域幅が広
がって好ましくない。
本発明は、上述の点に鑑み、相対的に周波数に高低があ
る２つの信号群を単一伝送路を介して伝送帯域幅を広げ
ることな（簡単な回路措成で送信しうる多チヤンネル信
号送信装置を得ようとするものである。
る２つの信号群を単一伝送路を介して伝送帯域幅を広げ
ることな（簡単な回路措成で送信しうる多チヤンネル信
号送信装置を得ようとするものである。
本発明の特徴は、高周波信号を主チャンネルとして高い
速度で時分割する一万、低周波信号をサブ・チャンネル
として低速で時分割し、主チヤンネル時分割信号の１フ
レーム毎にザブ・チャンネル時分割信号を１パルスずつ
付加して送信する点にある。以下、図面により本発明を
具体的に説明する。
速度で時分割する一万、低周波信号をサブ・チャンネル
として低速で時分割し、主チヤンネル時分割信号の１フ
レーム毎にザブ・チャンネル時分割信号を１パルスずつ
付加して送信する点にある。以下、図面により本発明を
具体的に説明する。
第１図は本発明送信装置の実施例を示すブロック図、第
２図は本発明に関連して用いる各種信号説明図、第３図
は本発明に用いうる受信装置の一例を示すブロック図、
第４図は第１及び第３図の装置の動作説明用波形図であ
る。第１及び第３図において、■〜［相］は、第４図■
〜［相］に示す波形の信号が発生する位置を示す。高周
波発振器ｏｓｃ １は、第４図■の如きクロック信号を
発生する。高速走査装置Ｓ１は、通常の走査端子（図で
は５個）の外に付加された１個の走査端子を有し、クロ
ック信号■を受げそのクロック・パルスの立上がりで各
スイッチを上の方から順次切換え、通常の走査端子に加
えられるタイミング信号ｖＴ及び主チヤンネル信号ＣＨ
１〜ｃ）１４と付加された走査端子に加えられる後述の
低速走査装置Ｓ２よりの信号とを走査する。図では、主
チャンネル４３号として４ツノチヤンネルの信号を示し
たが、チャンネル数はこれに限られない。低周Ｓ数発振
器０８Ｃ２は、第４図■の如きクロック信号■と同期し
周期が６倍のクロック信号を発生する。６倍の周期とい
うのは、高速走査の繰返し周期に相当する。低速走査装
置Ｓ２は、クロック信号■を受けてタイミング信号Ｖｔ
及びＮ個のサブ・チャンネル信号ＳＣ１〜ＳＣＮ （ア
ナログ信号やデジタル信号）を走査する。
２図は本発明に関連して用いる各種信号説明図、第３図
は本発明に用いうる受信装置の一例を示すブロック図、
第４図は第１及び第３図の装置の動作説明用波形図であ
る。第１及び第３図において、■〜［相］は、第４図■
〜［相］に示す波形の信号が発生する位置を示す。高周
波発振器ｏｓｃ １は、第４図■の如きクロック信号を
発生する。高速走査装置Ｓ１は、通常の走査端子（図で
は５個）の外に付加された１個の走査端子を有し、クロ
ック信号■を受げそのクロック・パルスの立上がりで各
スイッチを上の方から順次切換え、通常の走査端子に加
えられるタイミング信号ｖＴ及び主チヤンネル信号ＣＨ
１〜ｃ）１４と付加された走査端子に加えられる後述の
低速走査装置Ｓ２よりの信号とを走査する。図では、主
チャンネル４３号として４ツノチヤンネルの信号を示し
たが、チャンネル数はこれに限られない。低周Ｓ数発振
器０８Ｃ２は、第４図■の如きクロック信号■と同期し
周期が６倍のクロック信号を発生する。６倍の周期とい
うのは、高速走査の繰返し周期に相当する。低速走査装
置Ｓ２は、クロック信号■を受けてタイミング信号Ｖｔ
及びＮ個のサブ・チャンネル信号ＳＣ１〜ＳＣＮ （ア
ナログ信号やデジタル信号）を走査する。
すなわち、低速走査装［８２は、高速走査が１回行なわ
れる毎に信号ｖｔ、 ５Ｃ１−ＳＣＮの１つを走査する
ことになる。第４図■において、′ｒはタイミング信号
ＶＴに対応するクロック・パルス、１〜４は主チヤンネ
ル信号ＣＨＩ〜ＣＨ４に対応するクロック・パルス、５
は低速走査装置Ｓ２よりの信号（Ｖｔ、ＳＣ１〜ＳＣＮ
）中の１つの信号にヌＪ応するクロック・パルスを示
す。第４図■は、クロック信号■と同期し比較器Ｃ０Ｍ
１の一方の入力端に加えられる比Ｖ、基準信号である。
れる毎に信号ｖｔ、 ５Ｃ１−ＳＣＮの１つを走査する
ことになる。第４図■において、′ｒはタイミング信号
ＶＴに対応するクロック・パルス、１〜４は主チヤンネ
ル信号ＣＨＩ〜ＣＨ４に対応するクロック・パルス、５
は低速走査装置Ｓ２よりの信号（Ｖｔ、ＳＣ１〜ＳＣＮ
）中の１つの信号にヌＪ応するクロック・パルスを示
す。第４図■は、クロック信号■と同期し比較器Ｃ０Ｍ
１の一方の入力端に加えられる比Ｖ、基準信号である。
比較器Ｃ（ＪＭＩは、高速走査装置Ｓ１により時分割さ
れた信号と比較基準信号■を比較して周知のように第４
図■の如きＰＷＭパルス列信号を発生する。第４図■の
ような時分割多重信号において、時分割走査の繰返し周
期に相当する期間（第４図■におけるＦ）を１フレーム
という。なお、Ｔはタイミング信号ｖＴに対応するＰＷ
Ｍ パルスを示す。タイミング信号ＶＴは、第２図に示
すように信号範囲Ｖｓ （斜線部分）の上限より高いレ
ベルに設定する。また、サブ・チャンネルのタイミング
信号ｖｔは、信号範囲Ｖｓの上限よりやや低いレベルに
設定する。
れた信号と比較基準信号■を比較して周知のように第４
図■の如きＰＷＭパルス列信号を発生する。第４図■の
ような時分割多重信号において、時分割走査の繰返し周
期に相当する期間（第４図■におけるＦ）を１フレーム
という。なお、Ｔはタイミング信号ｖＴに対応するＰＷ
Ｍ パルスを示す。タイミング信号ＶＴは、第２図に示
すように信号範囲Ｖｓ （斜線部分）の上限より高いレ
ベルに設定する。また、サブ・チャンネルのタイミング
信号ｖｔは、信号範囲Ｖｓの上限よりやや低いレベルに
設定する。
このようにして、出方端子から、主チャンネルのタイミ
ング信号ｖＴ、及び４個の主チヤンネル信号Ｃ）１１〜
ＣＨ４と付加されたサブ・チャンネルのタイミング信号
ｖｔ及びＮ個のサブ・チャンネル信号ＳＣ１〜ＳＣＮの
１つとが１フレームの中に収められた時分割ＰＷＭパル
ス列信号として送信される。
ング信号ｖＴ、及び４個の主チヤンネル信号Ｃ）１１〜
ＣＨ４と付加されたサブ・チャンネルのタイミング信号
ｖｔ及びＮ個のサブ・チャンネル信号ＳＣ１〜ＳＣＮの
１つとが１フレームの中に収められた時分割ＰＷＭパル
ス列信号として送信される。
したがって、図の送信装置によれば、多数のサブ・チャ
ンネル信号を主チヤンネル信号に１チャンネル分の信号
として付加するだけで伝送帯域幅を殆ど広げることなく
単一伝送路により送信することが可能となる。
ンネル信号を主チヤンネル信号に１チャンネル分の信号
として付加するだけで伝送帯域幅を殆ど広げることなく
単一伝送路により送信することが可能となる。
第３図の受信装置においては、送信された第４図■の如
きＰＷＭ信号を受信し、ＰＷＭパルス頓に対応してスイ
ッチＳＷ１を断続し、基挙電圧源■ｒｅｆにより積分回
路ＩＮＴを充電しては放電させ、第４図■の如きＰ’Ｗ
Ｍパルス幅に応じたピーク値をもつ鋸痢状積分波を作る
。比較器Ｃ０ｆｖ１２の一方の入力端子に第４図■中に
示す比較基準電圧ＶＴＲを印加し、第４図■中のタイミ
ング・パルスＴを検出してカウンタＣＴＲＩをリセット
する。比較基準電圧ＶＴＲは、第２図に示すようにタイ
ミング信号■Ｔより低く他の信号より高いレベルに設定
する。鋸紹状鼓■のピーク値は、ＰＷＭパルス■の立下
がりで開放し立上がりで閉成するスイッチＳＷ２を有す
るスイッチ・ホールド（又はザンブル・ホールド）回路
５Ｉ（１において保持される（第４図■）。
きＰＷＭ信号を受信し、ＰＷＭパルス頓に対応してスイ
ッチＳＷ１を断続し、基挙電圧源■ｒｅｆにより積分回
路ＩＮＴを充電しては放電させ、第４図■の如きＰ’Ｗ
Ｍパルス幅に応じたピーク値をもつ鋸痢状積分波を作る
。比較器Ｃ０ｆｖ１２の一方の入力端子に第４図■中に
示す比較基準電圧ＶＴＲを印加し、第４図■中のタイミ
ング・パルスＴを検出してカウンタＣＴＲＩをリセット
する。比較基準電圧ＶＴＲは、第２図に示すようにタイ
ミング信号■Ｔより低く他の信号より高いレベルに設定
する。鋸紹状鼓■のピーク値は、ＰＷＭパルス■の立下
がりで開放し立上がりで閉成するスイッチＳＷ２を有す
るスイッチ・ホールド（又はザンブル・ホールド）回路
５Ｉ（１において保持される（第４図■）。
カウンタｃ’ｒｉも１は、リセットされた後ＰＷＭ信号
■のタイミング・パルスＴに続くパルス辞なカウントし
始め、最初のパルスの立上がりで出方端子Ｑ１に第４図
■の如きスイッチ制御（又はサンプリング）パルスを発
生し、２番目のパルスの立上がりで出力端子Ｑ２に第４
図■の如きスイッチ制御パルスを発生し、以下同様にし
て５番目のパルスの立上がりで出力端子Ｑ５に第４図■
のスイッチ制御パルスを発生し、同時にこのパルスをカ
ウンタＣＴ Ｒ２のクロック端子ＣＬに印加する。カウ
ンタＣＴ Ｒ２については、後で述べる。ピーク・ホー
ルド信号■は、それぞれ■、■、・・・・・、■の如き
スイッチ制御パルスにより閉成されるスイッチを有する
スイッチ・ボールド回路５）１２においてチャンネル毎
に取出され、第１チヤンネルから第４チヤンネルまでは
低域通過ＰｅＺ器ＬＰＦを通して主チヤンネル信号ＣＨ
Ｉ〜ＣＨ４が書生される。
■のタイミング・パルスＴに続くパルス辞なカウントし
始め、最初のパルスの立上がりで出方端子Ｑ１に第４図
■の如きスイッチ制御（又はサンプリング）パルスを発
生し、２番目のパルスの立上がりで出力端子Ｑ２に第４
図■の如きスイッチ制御パルスを発生し、以下同様にし
て５番目のパルスの立上がりで出力端子Ｑ５に第４図■
のスイッチ制御パルスを発生し、同時にこのパルスをカ
ウンタＣＴ Ｒ２のクロック端子ＣＬに印加する。カウ
ンタＣＴ Ｒ２については、後で述べる。ピーク・ホー
ルド信号■は、それぞれ■、■、・・・・・、■の如き
スイッチ制御パルスにより閉成されるスイッチを有する
スイッチ・ボールド回路５）１２においてチャンネル毎
に取出され、第１チヤンネルから第４チヤンネルまでは
低域通過ＰｅＺ器ＬＰＦを通して主チヤンネル信号ＣＨ
Ｉ〜ＣＨ４が書生される。
他方、５番目の付加チャンネルのピーク・ホールド信号
については、比較器Ｃ０Ｍ３でタイミング信号Ｖｌが、
比較器Ｃ０Ｍ４でサブ・チャンネル中のデジタル信号が
検出される。そのため、１示を省略したが、比較器Ｃ０
Ｍ３の一方の入力端子には、タイミング信号Ｖ、より低
（・が他のアナログ又はデジタル信号より高いレベルの
比較基準電圧ＶｔＨを加える（第２図参照）。また、比
較器Ｃ０Ｍ４の一方の入力端子には、デジタル信号の高
低２１直を示す電圧ｖＨ及びｖＬの中間レベルに当たる
比較基準電圧ＶＨ−Ｌを加える（第２図参照）。検出さ
れたタイミング１３号ＶｊでカウンタＣＴＲ２をリセッ
トし、カウンタＣＴＲ２は、第４図■のスイッチ制御パ
ルスのｎすなわちザブ・チャンネル情報パルスの数をカ
ウントし始める。図の例は、サブ・チャンネル信号中Ｓ
ＣＩのみアナログ信号で他のＳＣ２〜ＳＣＮはデジタル
信号の場合である。よって、カウンタＣＴＲ，２は１カ
ウントで出力端子Ｑ１にパルスを発生し、スイッチ・ボ
ールド回路ＳＨ３はそのスイッチＳＷ３が閉ぢてアナロ
グ信号ＳＣ１をサンプル・ホールドしく第４図［相］）
、低域通過ＰＭ器ＬＰＦを通して原信号が再生される。
については、比較器Ｃ０Ｍ３でタイミング信号Ｖｌが、
比較器Ｃ０Ｍ４でサブ・チャンネル中のデジタル信号が
検出される。そのため、１示を省略したが、比較器Ｃ０
Ｍ３の一方の入力端子には、タイミング信号Ｖ、より低
（・が他のアナログ又はデジタル信号より高いレベルの
比較基準電圧ＶｔＨを加える（第２図参照）。また、比
較器Ｃ０Ｍ４の一方の入力端子には、デジタル信号の高
低２１直を示す電圧ｖＨ及びｖＬの中間レベルに当たる
比較基準電圧ＶＨ−Ｌを加える（第２図参照）。検出さ
れたタイミング１３号ＶｊでカウンタＣＴＲ２をリセッ
トし、カウンタＣＴＲ２は、第４図■のスイッチ制御パ
ルスのｎすなわちザブ・チャンネル情報パルスの数をカ
ウントし始める。図の例は、サブ・チャンネル信号中Ｓ
ＣＩのみアナログ信号で他のＳＣ２〜ＳＣＮはデジタル
信号の場合である。よって、カウンタＣＴＲ，２は１カ
ウントで出力端子Ｑ１にパルスを発生し、スイッチ・ボ
ールド回路ＳＨ３はそのスイッチＳＷ３が閉ぢてアナロ
グ信号ＳＣ１をサンプル・ホールドしく第４図［相］）
、低域通過ＰＭ器ＬＰＦを通して原信号が再生される。
カウンタＣＴＲ２は、２カウント後は出力端子Ｑ２をＥ
端子に短絡しリセットされるまで何の作用も行なわない
。
端子に短絡しリセットされるまで何の作用も行なわない
。
一方、比較器ＣＵＭ３で検出されたタイミング信号ｖｔ
はシフトレジスタＳ几Ｇをリセットし、シフトレジスタ
ＳＲ，Ｇは、比較器Ｃ０Ｍ２で検出されたタイミング・
パルスＴをクロック信号として比較器ＣＯＭ ４で検出
されたデジタル信号をデータ作子りより順次受は入れラ
ッチ回路Ｌ Ａ Ｔに記憶させる。こうして、サブ・チ
ャンネル信号中のデジタル信号ＳＣ２〜ＳＣＮが再生さ
れる。
はシフトレジスタＳ几Ｇをリセットし、シフトレジスタ
ＳＲ，Ｇは、比較器Ｃ０Ｍ２で検出されたタイミング・
パルスＴをクロック信号として比較器ＣＯＭ ４で検出
されたデジタル信号をデータ作子りより順次受は入れラ
ッチ回路Ｌ Ａ Ｔに記憶させる。こうして、サブ・チ
ャンネル信号中のデジタル信号ＳＣ２〜ＳＣＮが再生さ
れる。
以上説明したとおり、本発明によれば、主チヤンネル信
号を通常の高速走査により時分割多重信号に変換する走
査手段に走査するチーヤンネルを１つだけ増やし、この
チャンネルに低速走査により時分割多重信号に変換され
た多数のサブ・チャンネル信号を１パルスずつ供給する
（換言すると、主チヤンネル時分割信号の１フレームの
中にザブ・チャンネル時分割信号用スロットを１つ付加
する）ようにしたので、伝送帯域帖を広げることなく単
一の伝送路を介して数十に及ぶ多数のサブ・チャンネル
信号情報を簡単な回路構成で送信することができる。
号を通常の高速走査により時分割多重信号に変換する走
査手段に走査するチーヤンネルを１つだけ増やし、この
チャンネルに低速走査により時分割多重信号に変換され
た多数のサブ・チャンネル信号を１パルスずつ供給する
（換言すると、主チヤンネル時分割信号の１フレームの
中にザブ・チャンネル時分割信号用スロットを１つ付加
する）ようにしたので、伝送帯域帖を広げることなく単
一の伝送路を介して数十に及ぶ多数のサブ・チャンネル
信号情報を簡単な回路構成で送信することができる。
なお、受信装置は、上記の例に限らす桟々の回路を使用
することができる。
することができる。
第１図は本発明の実施例を示すブロック図、第２図は本
発明に関連して用いる各わ信号説明図、第３図は本発明
に使用しうる受信装置の例を示すブロック図、第４図は
第１及び第３図の装置の動作智明用鼓形図である。 ｓｌ （ｏｓｃｌ ）・・・・・高速走査手段、８２（
Ｏ８Ｃ，２）・・・・・低運走丘手段、Ｆ・・・・・島
通走査繰返し周期（１フレーム）。 同 松 １畏 秀 盛 。
発明に関連して用いる各わ信号説明図、第３図は本発明
に使用しうる受信装置の例を示すブロック図、第４図は
第１及び第３図の装置の動作智明用鼓形図である。 ｓｌ （ｏｓｃｌ ）・・・・・高速走査手段、８２（
Ｏ８Ｃ，２）・・・・・低運走丘手段、Ｆ・・・・・島
通走査繰返し周期（１フレーム）。 同 松 １畏 秀 盛 。
Claims (1)
- 袂数チャンネルの変化が速く周波数の高い信号と接舷チ
ャンネルの変化が遅（周波数の低い信号とを単一の伝送
路によって送信するに当たり、上記高周波斂信号を時分
割するための高速走査手段に上記低周波信号を低速で走
査して時分割した信号を供給するチャンネルを付加し、
上記低速走五手段は上記低周波信号の各チャンネルを上
記高速走査繰返し周期に相当する時間走立して上記高速
走査手段の伺加チャンネルに供給し、上記高周波信号と
低周波信号とを上記高速走査手段により時分割して送信
することを％徴とする多チヤンネル信号送信装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20676882A JPS5995744A (ja) | 1982-11-25 | 1982-11-25 | 多チヤンネル信号送信装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20676882A JPS5995744A (ja) | 1982-11-25 | 1982-11-25 | 多チヤンネル信号送信装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5995744A true JPS5995744A (ja) | 1984-06-01 |
Family
ID=16528762
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20676882A Pending JPS5995744A (ja) | 1982-11-25 | 1982-11-25 | 多チヤンネル信号送信装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5995744A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6330034A (ja) * | 1986-07-23 | 1988-02-08 | Nec Corp | 多重化回路 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5236050A (en) * | 1975-09-17 | 1977-03-19 | Toshiba Corp | Telemeter unit |
-
1982
- 1982-11-25 JP JP20676882A patent/JPS5995744A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5236050A (en) * | 1975-09-17 | 1977-03-19 | Toshiba Corp | Telemeter unit |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6330034A (ja) * | 1986-07-23 | 1988-02-08 | Nec Corp | 多重化回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5551351A (en) | Sound stereoscopic image pickup system | |
| JPS5995744A (ja) | 多チヤンネル信号送信装置 | |
| JPS5450212A (en) | Receiver | |
| US4731781A (en) | Receiver of a digital communication apparatus | |
| EP0573295B1 (en) | Level detection circuit and automatic color control circuit | |
| GB2110023A (en) | Digital to analogue converters | |
| EP0063316B1 (en) | Method of and apparatus for reading out image information | |
| US4891644A (en) | Device for determining pick-up head tracking error in a digital tape player | |
| JPS5479010A (en) | Recording mode discriminator | |
| JPS6310636B2 (ja) | ||
| JP3945389B2 (ja) | 時間電圧変換器及び方法 | |
| RU2019914C1 (ru) | Преобразователь частоты в напряжение | |
| JPS57104388A (en) | Information recording medium regeneration device | |
| RU1786649C (ru) | Устройство дл выделени импульсных сигналов на фоне шумов и импульсных помех | |
| Cheek Jr et al. | Design and performance of charge-coupled device time-division analog multiplexers | |
| JPS55113107A (en) | Recording and reproducing device | |
| SU803111A1 (ru) | Детектор качества частотно-мани-пулиРОВАННОгО СигНАлА | |
| SU1379797A1 (ru) | Устройство анализа результата воспроизведени с носител магнитной записи | |
| JPH07122648B2 (ja) | スペクトラムアナライザ | |
| SU633163A1 (ru) | Способ измерени амплитудных и частотных характеристик преобразователей телевизионных стандартов | |
| JPS54105425A (en) | Equalization system for time axis of video signal | |
| SU980139A2 (ru) | Устройство дл синхронизации многоканального воспроизведени с носител магнитной записи | |
| JPS5740716A (en) | Fd demodulating circuit | |
| SU489048A1 (ru) | "Устройство дл измерени параметров сигналов | |
| SU754680A1 (ru) | Устройство для оценки частоты заполнения одиночных радиоимпульсов 1 |