JPS5994864A - 集積回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （１）　　発明の技術分野 本発明は光重Ｃと称される集積回路に関する。

特に、立体的層構成を有する光素子と平面的構成を有す
る他の電気回路素子とが一つの基板上に形成され、互い
に接続されてなる集積回路の構造の改良に関する。

（２）　　技術の背景 回路を構成する回路素子には、平面的構成を有するもの
の他に、例えば、ダイオード、裏面電榛を有するバイポ
ーラトランジスタ、発光素子・受光素子等の光素子等、
立体的層構成を有するものがある。

このような立体的層構成を有する素子と平面的構成を有
する素子とを組み合わせて回路を構成する場合、主とし
て、プリント基板等に個別に載置し、配線することが一
般であった。ところが、このような回路の製造は自動化
が容易でないため工程的に煩瑣であＩ）、しかも、信頼
性が低いという問題がある。

そこで、このような問題を解消するためにこれらの素子
を一つの基板上に互いに分離できない形態すなわち一体
化された形態で形成した回路、いわゆる、集積回路の製
造へ向けての開発の努力がなされている。近年、急速に
発展しつつある光通信系等に使用される光素子、特にレ
ーザと、トランジスタ等の電子装置とを含む装置におい
て非常に有利になるからである。また、この集積回路の
構造はプレーナ型となすと各素子間の配線等の点で有利
である。

（３）　　従来技術と問題点 上記せる如き集積回路にあっては、平面的構成を有する
素子の電極のうちの一つと、立体的層構成を有する素子
の下部電極とを接続する必要がある場合が多く、この点
に製造上の内錐性が存在する。従来技術において、（イ
）導電性基板を使用し、この基板を導電路として一極の
接続を行なう方法上、（ロ）半絶縁性基板を使用し、こ
の基板上にメサ形に素子を形成する方法との２種類が主
として用いられている。

（イ）の場合は、はぼプレーナ形に近い構系となるが、
集積度の向上に伴ない、基板とは電気的に接続されるべ
きでない素子が基板と接続されて基板に向ってリーク′
覗原を流した番）、隣接する素子間の電気的干渉が生じ
たりするという欠点を有する。

一方、（ロ）の場合は、その構造がプレーナ形ではなく
、むしろメサ形に近い構造となるため、表面にかなり大
きな段差が生じ、配線が途中で断線しやすいという欠点
を有する。

そこで、プレーナ型に近い構造を有しながらも、基板に
向ってのり−ク゛−流の問題や、隣接する素子間の電気
的干渉等の不ｆ！Ｉ薔を伴なわない、集積−１路への要
請が強まっている。

（４）発明の目的 本発明の目的は、この要請に応えるこ七にあり、立体的
層構成を有する素子と平面的構成を有する素子とが一つ
の基板上に一体的に形成され、平面的構成を有する素子
の一極の一つと立体的層構成を有する素子の下部′−極
とが互いに接続されてなる集積回路において、その構造
がほぼプレーナ形であ番）、基板とは電気的に接続され
るべきでない素子が基板と接続して基板へ向ってリーク
電流な流したり、隣接する素子間の電気的干渉が生じた
Ｉ）することがなく、素子の高集積化が可能である等の
利益を有する集積回路を提供することにある。

（５）発明の構成 本発明に係る集積回路は、（イ）導電性半導体の一部領
域上に立体的層構成を有する半導体素子が形成され、該
半導体素子の形成されておらない領域上においては、前
記導電性半導体基上に結晶付を有する絶縁層が形成され
、該絶縁層上の一部領域には平向的構成を有する半導体
素子が形成され、該平面的構成を有する半導体素子の一
つの電極と前記立体的層構成を有する半導体素子の下方
の′一極とは、前゛記絶縁層を貫通して前記専′屯性半
棉体層に達している開口内面に形成された導′屯膜を介
して接続されてなることによ１）実現され、又、（ロ）
上記（イ）の構成において、前記４ネ゛屯件半導体層は
絶縁性基板上に形成されており、前記立体的層構成を有
する半碑８体素子の数は複数であり、該複数の立体的層
構成を有する半導体素子の夫々は前記絶縁層によって分
離されてなることによって実現される。

本発明の発明者は、従来技術において上記の欠点が生ず
る理由は、素子を公開する手段が適切でない膚にあると
考えた。すなわち、導電性基板を使用した場合は、素子
間の分離が行なわれておらず、半絶縁性基板を使用した
場合は、分離すべき領域は開口とな１）、消熱のことな
がらプレーナ形とはならない。従って、各素子間の分か
に絶縁物を使用し、立体的ノー構成を有する層は、この
絶縁物層に埋め込まれた構造となせば、表面はほぼプレ
ーナ形となり、上記の欠点を解消し７うるとの着想を得
た。そこで、導電性半導体基板上に、まず、立体的層構
成を有する素子がメサ形に形成され、・・尼いて他の領
域に絶縁層が形成され、これにより立体的層構成を有す
る素子はこの絶縁層中に埋め込まれた形となり、史に、
この絶−縁層上の一部領域に平面的構成を有する半導体
素子が形成された構造と７１すことによ番）、プレーナ
型で、しかも、基板へ向ってのリーク電流や＠接する素
子間の電気的干渉等がを効に防止されている集積回路な
実現しうろことを実駒的に確認して本発明を完成した。

上記の構成において、平面的枦成を有する素子の電極の
一つと、立体的層構成を有する素子の下部電極とを接続
する方法は、上記の絶縁層を貫通り、て上記の青電性半
導体ｌ―に達しているＵｈ口内面に形成された金属等よ
りなる導電膜を介して接続する方法が使用される。つま
り、この構造においては、′磁極接続用の開口のみが必
要であｌ凧素子面の分離用の開口は不要であるため、全
体としての構造はプレーナ形と見なすことができる。こ
のとき、基板は４電性であっても絶縁性または半絶縁性
〒あっても全く差しつかえない。

父、この素子分離用の絶縁層を構成する物質の有すべき
榮件は、（イ）良好な絶縁性を自することはもちろんの
こと、（ロ）下層をなす導電性半導体の上に成長するこ
とが可能であること、及び、（７′３この絶縁層の上に
動作層となる半導体７Ｍの成長が可能であることである
。したがって、この絶縁層ｉをなす物質は、当然のこと
ながら、結晶性を伺することが必須であｌ）、かつ、そ
の組成は下層及び上層をなす物質の格子定数と近似した
格子定数を有するように決定されなければならない。

更に、上記の立体的層構成を有する素子が複数の場合は
、それらの素子の下部小極同志が上記の導電体Ｍによっ
て導通されることを防ぐために基板々して半絶縁性瞼貿
を使用し、この上に褥一体層を形成し、この導電体層の
上記二つの立体的ｒｈ描成を有する素子に挾まれる領域
を除法し、この領海にも絶縁性物質よＩＪなる層を形成
する。その他の部分は上記せる集積回路の構造と全く同
様である。

ＩＧＩ　　発明の笑唾例 以下同曲を尽照しつつ、本発明の一実施例に係る集積回
路について説明し、本発明の構成と特有の効果とを明ら
かにする。

一例として、電界効果トランジスタ（以下、ＦＥＴとい
う。）と半導体レーザとが一つの基板上に形成され、か
つ、ＦＥＴの４ＴＭの一つと半導体レーザの下部電極と
が接続されてなる集ｆλ回路の製造方法について述べる
。

第１図参照 半絶縁性ガリウムヒ素（ＧａＡｓ）よりなる基板１上に
半導体レーザの’Ｆ　ｈａｓ電極、すなわち、負竜恒コ
ンタクト屑として機能する高濃度ｎ型ガリウムヒ素（ｎ
”ＧａＡｓ　）よりなる層２、下部クラッドＭとして機
能するｎ型アルミニウムガリウムヒ素（ｎＡ７！ＧａＡ
ｅ）　　よりなるＭ３、活性層と［７て機能するｐ型あ
るいはｎ型ガリウムヒ素（ｐｏｒｎ　（１ａＡＲ）　マ
たはアルミニウムガリウムヒ素（ｐｏｒｎＡＩ！ｏａＡ
θ）よりなる層４、」二部クランＦ：″層として機能す
るｐ型アルミニウムガリウムヒ素（ｐＡｌＯａＡａ　）
　　よりなる層５、下部電極すなわち正電極のコンタク
ト層としてＩ’４能する高濃度Ｐ型ガリウムヒ；Ｒ（ｐ
＋Ｇａｌ＼θ）よ番）なる層６を形成する。これらの工
稈は、液相エピタキシャル成長法（ＬＰＥ法）、有機金
属化合物化学気相成長法（ＭＯ−（３ＶＤ法）、分子線
エピタキシー法（ＭＢＥ法）、気相エピタキシャルＤｉ
　ｒ＋　法（ＶＰＫ法）等の成長法のいずれの方法を使
用しても実行可能であＩ】、ｊ脅２．３．４．５及び６
の厚さは、夫々、３〜５　ｐｍ　、　１．５　ａｍ　、
　０．１５　μｍ　、　１．５μｍ、０５μｍ程度であ
る０勿絢、活性層をドブロイ波長（〜３ｏｏＸ）以下の
厚さにした新子井戸彬造としてもよい。

しかるのち、上記の層構造の全面に二酸化シリコン（Ｓ
ｉ０２　）または陳化シリコン（ｓｉ３Ｎ４）よりなる
層（図示せず）を形成し、フォトリソグラフィー法とエ
ンチング法とを使用することによりこの層のノミターニ
ングを行ない、残余の部分をマスクとして上記の層構造
なメサ形にエツチングし、図示せる如きダブルへテロ構
造を有するストライプ型レーザを得る。このエンチング
法程は、硫酸（Ｈ２ＳＯ４）と過酸化水素水（Ｈ２Ｏ２
）と水（Ｈ２Ｏ）との混合溶液、または、水酸化す）　
ＩＪウム（ＮａＯＨ）と過酸化水素水（Ｈ２Ｏ２）２水
（Ｈ２Ｏ）との混合溶液を使用してなすウェットエツチ
ング法、あるいは、二塩化二フフ化炭素（ｃｃｅ２Ｆ２
）または塩１（ｃｚ２＞を反応性ガスとしてなすドライ
エツチング法あるいはアルゴンイオン（Ａｒ＋）を用い
たイオンミーリング法を使用することにより実行可能で
あ１）、導電路及び下部電極コンタクト層として機能す
る層２が露出した時点でエツチングの進行を止める。

第２図参照 続いて、素子分離のための絶縁層を形成する。

この工程は、上記により形成されたストライプルレーザ
の上層６に公知の方法を使用してマスクを形成し、ＭＯ
−ＣＶＤ法を使用して半絶縁性ガＩＪウムヒ素（ＧａＡ
ｓ）または半絶縁性アルミニウムガ１ノウムヒ素（ＡＩ
！ＧａＡｓ）よりなる絶縁層７を形成する。

本実施例ではアルミニウム（ＡＩりの混晶比は０．４５
桿度である０又、このとき成長条件な僧切に）Ｗ択すれ
ばストライプ型レーザの最上層、つまｊｌ、正電極コン
タクト層６上には絶縁層７が成長しなυＡことも可能で
ある。なお、この工程１はＭ　Ｏ−ＣＶＤ法の他にＬＰ
Ｅ法やｖｐｚ　　法等も１吏用できることは言うまでも
ない。そして、絶縁層７の表面と正電極コンタクト層６
の表向とがほぼ１致した時点で成長を止める。

続いて、ＦＥＴ　の動作層となるｎ型ガ１ノウムヒ素（
ｎＧａＡθ）よりなるＮｉ８を０．２μｍ程度の厚さく
二形成する。

第３図参照 公知の方法を使用してｎ型ガリウムヒ素（ｎＧａＡθ）
ＪＦｉ　８の・ぐターニングを行ないストライプ型レー
ザの正電極コンタクト層６の上部及び配Ｎ　／ｆｆｉ形
成予定領域からｎ型ガリウムヒ素（ｎＧａ、Ａｓ　）７
ｍ＋　８を除去する。図において、８′はＦＥＴ　　の
動作層である０しかるのち、蒸看法により金（Ａｕ）　
／亜鉛（Ｚｎ）／金（Ａｕ）の三重層を形成して、レー
ザの正電極９とする。

更に、絶縁層７の所望の領域に上記と同様のウェットエ
ツチング法を使用してレーザの負電極・配線形成用開口
１０を形成する。

第４図参照 上記の開口１０に金（Ａｌｌ）／ゲルマニウム（Ｇｅ）
／ニッケル（Ｎｉ）の三重層よりなる導電膜、すなわち
、レーザの負電極・配線１１をフｌ＝＝成する。この工
程はフォトリソグラフィー法とスノぞツタ成長法とりフ
トオフ法とを使用することにより実行可能である。次に
、ＦＦ１Ｔ　　の動作層８′に通常の方−法を使用して
形成されたソース電＆１２、ドレイン電極】３、ゲート
電極１４のうち、ドレイン電極１３とレーザの下部電極
、すなわち、負゛ル極１１とを接続するためのアルミニ
ウム（ＡＩりあるいはクロム／金（Ｏｒ／Ａｕ）等より
なる配線ｊ−１５を公知の方法を使用して形成する。

上記せる構造となせば、ＦＩＴ　　とストライプ型レー
ザとよを】なる集積回路の構造はほぼプレーナ型となり
、高集積化に有効に寄与するばか；）↑なく、基板へ向
かってのリーク電流や隣接する素子間の電気的干渉の発
生が防止される等の利益が実現される。

丈に、レーザ等、立体的層構成な倚する素子が複数個存
在する場合は、必ず半絶縁性の基板を使用し、第１図に
より示される工程において、レーザ形成後、下部電極コ
ンタクト層２の絶縁すべき領域をエツチングによって除
去し７、続く工程において、その領域にも半絶縁性の半
導体ＰＡ　７を成長させることとなせばよいＯ勿論、上
記実施例においてもＦＥＴ　　下部の電極コンタクト層
２を同様に除去しておくことにより寄生容量が減少し、
高速動作に適するという利点もある。本実施例はＡ／Ｇ
ａＡ３　／　ＧａＡｓ系で示したが、工ｎＧａＡｅＰ　
／　工ｎＰ系においても同様である。第５図に実施例を
示す。各層の月さ、及び作ｔ）方は（）ａＡｓ系と同じ
でよい０慰枠金属も同様である。この場合、埋め込む生
絶縁性層７′はＩｎＰ層でもよいが、ＩｎＰ結晶と格子
定数のあったＡ／ＧａＩｎＡｓ　　）ｖＩを用いると更
に高抵抗の層が得られる。ＦＥＴ　　の動作層８はｎ　
−ＩｎＰ層でよいが、高速動作用にはｎ　−ＩｎＧａＡ
ｓ　％も用いられる。この場合はゲート金属１４による
ショットキーバリヤゲートは難しく、通常のＭＯ８＄造
とかあるいは下の弔６図に示すように薄い高抵抗Ａ　／
ＧａＩｎＡｓ　　層１６（例えば〜３０００Ｘ厚）をは
さんでショットキー・々リヤを形成すればよい。

尚、第１Ｎ乃至第４図の実施例においては、絶縁層７の
形成後、開口１０を形成したが、これは次の様に実姉し
てもよい。即ち、第１図の工程後、絶縁層７の形成前に
、開口ＩＯを設ける位（「にてＳｉＯ□、　Ｓｉ、、Ｎ
４．　Ａｌ２Ｏ３等の膜を＠２の上に設けておき、屑７
を成長させる。この膜の上に成長する絶縁層部分は多結
晶となるから、単結晶とのエツチングレートの差を利用
して、この多結晶のみ選択的に除去することができる。

（７）発明の詳細 な説明せるとおり、本発明によれば、立体的層構成を有
する素子と平面的構成な宵する素子とが一つの基板上に
形成され、平面的構成を有する素子の電極の一つと立体
的層構成を宵する素子の下部電極とが互いに接続されて
なる集れ１１す１路において、その措造がほはプレーナ
形であり、基板とは電気的に接続されるべきでない素子
が基板と接続して基板へ向ってリーク電流を流したり、
１）４接する素子間の電気的干渉が生じたりすることが
なく、素子の高集積化が可能である等の利益を有する集
積回路を提供することができる。

【図面の簡単な説明】

第１図乃至第４図は、本発明の−笑め例に葆る集積回路
の製造工程における主費工程完了後の基板断面図である
。第５図、第６図はｉｔｕの実施例に係る集積回路の構
成を示す図である。 １・・・基板（ＧａＡｓ）、２・・・レーザの弁電極コ
ンタクト層（ｎ”ＧａＡｓ）、３・・・レーザの下部ク
ラッドノー（ｎ１ｎＧａＡｓ）　、４−レーザの活性層
（ｎｏｒｐＧａＡｅまたはｎｏｒｐＡｅ（）ａＡｅ）、
５・・・レーザの上部クラッド層（ｐＡｅＧａＡＳ）、
６・・・レーザの正電極コンタクト層（ｐ”ｏａＡｓ）
、７・・・絶縁層（半絶縁性ＧａＡθまたは半絶４イ性
Ａ／ＶＧａＡｓ）、８・・・ＦＥＴ　　動作層となる層
（ｎ（）ａＡｓ）、８’−、ＦＥＴ　動作層（ｎＧａＡ
ｓ）、９・・・正電極（Ａｕ　／　Ｚｎ　／　Ａｕ三重
層）、１０・・・レーザの負屯極形成用開口、１１・・
・レーザの負′屯極（Ａｕ／Ｇｅ／Ｎｉ三重層）、１２
・・・ＦＥＴ　のンース電極、１３・・・ＦＩＴ　　の
ドレイン電極、１４・・・ＦＥＴ　　のゲート臘極、１
５・・・配線Ｎ　（ＡＩりあるいは（Ｃｒ／Ａｕ）、１
′・・・基板（ＩｎＰ）、２′・・・レーザの負′心極
コンタクト層（ｎ”ＩｎＧａＡｓＰ　又はｎ”ＩｎＰ）
、３Ｊ　、＝レーザの下部クラッド層（ｎＩｎＰ）、４
／　、、、レーザの活性層（ｎｏｒｐ工ｎＧａＡｓＰ）
、５’　・・・レーザの上部クラッド層（ｐＩｎＰ）、
６’・・・レーザの正゛鴫極コンタクト層（ｐ”　Ｉｎ
ＧａＡｓＰ　）、７電・・絶縁層（高抵抗工ｎＰまたは
半絶縁性ＡｌＧａ工ｎＡｓ）、８−＝ＦＥＴ＠作層（ｎ
ＩｎＰまたはｎ１ｎＧａＡｓ　）　、１６−高低抗Ａ／
ＧａＩｎＡｓ層０

Claims (2)

【特許請求の範囲】
1. （１）導電性半導体の一部領域上に立体的Ｍ構成を有す
   る半導体素子が形成され、該半導体素子の形成されてお
   らない領域上においては、前記得電性牛導体層上に結晶
   性を有する絶縁層が形成され、該絶縁Ｍ上の一部領域に
   は平面的構成を有する半導体素子が形成され、該平面的
   構成を何する半導体素子の一つの電極と前記立体的層構
   成な情才る半導体素子の下方の電極と９１、前記絶縁層
   を目通して前記導電性半導体層に達している開口内面に
   形成された導電膜を介して接続されてなる集積回路０
2. （２）前記導電性半導体層は絶縁性基板上に形成されて
   おり、前記立体的層構成を有する半導体素子の敬は複数
   であ番）、該複数の立体的層構成をイイする半導体素子
   の夫々は前記絶縁層によって分削されてなる、特許請求
   の範囲第１項記載の集積回路０