JPS5994244A - 光デイスク装置 - Google Patents

光デイスク装置

Info

Publication number
JPS5994244A
JPS5994244A JP20476882A JP20476882A JPS5994244A JP S5994244 A JPS5994244 A JP S5994244A JP 20476882 A JP20476882 A JP 20476882A JP 20476882 A JP20476882 A JP 20476882A JP S5994244 A JPS5994244 A JP S5994244A
Authority
JP
Japan
Prior art keywords
data
pattern
circuit
mark
boundary
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP20476882A
Other languages
English (en)
Inventor
Seiichi Yamaguchi
誠一 山口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp, Nippon Electric Co Ltd filed Critical NEC Corp
Priority to JP20476882A priority Critical patent/JPS5994244A/ja
Publication of JPS5994244A publication Critical patent/JPS5994244A/ja
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11BINFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10Digital recording or reproducing
    • G11B20/18Error detection or correction; Testing, e.g. of drop-outs
    • G11B20/1833Error detection or correction; Testing, e.g. of drop-outs by adding special lists or symbols to the coded information
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11BINFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B7/00Recording or reproducing by optical means, e.g. recording using a thermal beam of optical radiation by modifying optical properties or the physical structure, reproducing using an optical beam at lower power by sensing optical properties; Record carriers therefor
    • G11B7/004Recording, reproducing or erasing methods; Read, write or erase circuits therefor
    • G11B7/005Reproducing

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Optical Recording Or Reproduction (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は光デイスク装置に関し、特にデジタル・データ
を記録再生する光デイスク装置に関する。
従来の光デイスク装置においては同期用パターン(PL
O5YNC)と呼ばれる一定の周期の周波数引込み用パ
ターンの後、1バイトのデータ(例えば19M−)等を
検出すると、次のデータからは実際に必要なデータであ
るという認識方式をとっていた。
この方式におけるエラー・レート(データ誤り率)の良
い装置では充分使用できるが、高密度記録になるとエラ
ー・レートが悪化するため同期引込みパターンよ〕最初
のデータの検出ができ力〈なる場合が多くなりて来た。
一般にこの種の装置はデータ部の最初が正しければその
後数十ビットのドロップが発生してもエラー訂正回路を
使用することで修正できるが、データの最初の位置が誤
まると、エラー訂正回路の効果は期待でない。したがっ
て、従来の装置では境界パターン1バイトにドロップビ
ットがあると、それに対応するデータを処理することが
できないという欠点があった。
本発明の目的は、従来の装置におけるかかる欠点を除去
すると共に高密度記録に適した信頼性の高い光デイスク
装置を提供することにある。
本発明によれば、デジタル・データを記録再生する光デ
イスク装置において、各トラック及びセクタ・アドレス
を示すID部、又はデータ部に周波数引込み用同期パタ
ーンに、続いて同期パターンとデータ部の境界を示すパ
ターンを複数バイト設け、その各バイトにデータ部にな
い第1のコードのパターンと、最初のデータ位置までの
バイト数を示すコードを持りた第2のパターンとを有す
る境界パターンを書込む手段と、読出し時これらのバイ
トからデータの最初のバイトを検出する手段と、誤って
検出した場合数ビットのドロップが、境界パターン内に
ありてもデータの最初の位置を検出し、正しく処理でき
るようにしたことを特徴とする光デイスク装置が得られ
る。
更に本発明によれば、データの最初のバイトを検出する
手段は前記境界パターンの少なくとも規定数以上のパタ
ーンを検出することによシ最初のデータ位置を判断する
装置であることを特徴とする特許請求の範囲第(1)項
記載の光デイスク装置が得られる。
次に、本発明の一実施例について図面を参照して詳細に
説明する。
第1図は本発明の実施例である光デイスク装置を示す。
第1図において1本実施例はディジタル・データを記録
、再生する光デイスク装置で、上位装置(図示せず)か
らの書込み命令102を受けるコントロール回路工と周
波数引込み用同期パターン及び同期パターンとデータ部
(又はID部)の境界を認識するマーク・パターンを発
生する同期マーク(SYNC−MARK)発生回路3と
、上位装置からの書込みデータ101を受け、たとえば
MFM変調する変8I!回路2と、同期パターン・マー
ク(SYNC−MARK)発生回路3からの信号106
と変調回路2からの信号105を選択するセレクタ4と
、セレクタ4からの信号107を媒体(図示せず)に書
込み、かつ媒体からデータを読取るリード/ライトヘッ
ド部5と、該ヘッド部5からの読取シ信号108を受け
、クロックとデータとを分けるフェイズロックド・ルー
プ(PLL)回路と、同期信号によシ弁別された信号1
09からマークを検出するマーク検出回路7と、マーク
を誤って検出した場合にデータ部にないパターンを検出
し、その旨を制御回路1に送出するマーク検出チェック
回路7と、マーク検出チェック回路9からの信号110
を受け、上位装置に正しいデータ103を送出するエラ
ー訂正回路とを含んでいる。
第2図は本発明の実施例に用いられる記録のフォーマッ
トを示す。第2図において、媒体に記録5− されるフォーマットはセクタN−1,N、N+1を有し
、各セクタはトラック番号、セクタ番号を示すインデッ
クス(ID)部22とデータ(DATA)部23とを有
しておシ、更にID部22とデータ部23は各々同期用
パターン(PLO5YNC)部20および境界パターン
21を有している。この境界パターン21はパターン2
0とデータ部23(又はID部22)との境界を示すパ
ターンである。なお、データ部23はその後にデータ終
了パターン部24を有している。
境界パターン部21はたとえば3バイトのマークMAR
K2.MARKI 、およびMARKOを有していて、
各マークMARKはデータ部にないコード(すなわちイ
レーガル・コード) 1.Cおよびイレーガル・コード
に無関係で、かつ2ビツトで構成され、最初のデータま
でのバイト数を示すコード(C=2 、 C−1、C=
O)を有している。
この最初のデータまでのバイト数を示すコードは、たと
えばC=2の場合は2バイトであシ、C=1の場合は1
バイ)C−00場合を示している。
6一 境界パターンの他の例としては、第3図に示すようにイ
レーガル・コード1.Cと最初のデータ位置を示すコー
ドCとの順序を入れ替えたノくターンでマーク(MAR
K)2Aは2バイトマーク(MARK)IAは1バイト
およびi−り(MARK)OAは0バイト後に最初のデ
ータがある位置を示す。
第4図は本実施例におけるマーク検出回路7およびマー
ク検出チェック回路9で、第4図を参照して本実施例の
動作を説明する。第4図において第2図に示すフォーマ
ットで書込まれている媒体をリードする場合にリード/
ライトヘッド部5で読取られたリードデータ108はP
LL回路8に供給される。PLL回路8はクロックビッ
トとデータビットを分離され、それぞれのビットをマー
ク検出回路7に供給する。このクロックビット201は
、クロック202によシクロツクビットシフトレジスタ
51に取込まれ、データビット208はクロック209
によりデータビットシフトレジスタ56に取込まれる。
クロック・ビット用シフトレジスタ51の出力はデコー
ド回路52に入ル、イレーガル・クロック・パターンを
検出すると、最初のイレーガル・クロック・パターン検
出フリップフロップ53をセットする。最初のイレーガ
ル・り賞ツク・パターン検出フリップフロップ53がセ
ットされると。
ゲート回路54は開き、バイト・カウンタ回路55を作
動させる。その後1バイト間隔でカウンタ57.58を
カウント・ダウンするクロックを発生する。
データ・ビットは、シフトレジスタ56にクロック20
9でロードされる。イレーガル・クロック・パターンを
検出した時のタイミング・クロック211,212によ
り、第1のカウンター5フ。
および第2のカウンタ58にロードされる。正常の場合
は第1のカウンター57にはMARK2の時12@がロ
ードされ、第2のカウンター58はMARK 1の時、
111がロードされる。AND回路59は、MARKO
の時10Iが入力される。
第1のカウンター57は、MARKIのタイミングでカ
ウント・ダウン・クロック207によ)、カウント値が
11@となり、MARKOのタイミングで101となる
同様に、第2のカウンターはMARKOのタイミングで
カウント値A101となる。カウンター57゜58およ
びAND回路59はそれぞれカウント値が0、又は入力
Jtc I o l値が入った場合に出力214゜21
5および216を発生し、その出力をOR回路60に供
給する。OR回路60はその出力217によ)データ・
エリア検出フリップフロップ61をセットする。
スナワち、MARK 2 、MARK 1 、MARK
Oの内のうち少なくとも規定数以上たとえば1個のパタ
ーンが正しければ、データ・エリア検出フリップフロッ
プ61はセットされ、最初のデータ位置を判断すること
ができる。
次に、データ・エリアを早く誤検出した場合は。
イレーガル・クロック・カウンタ62で、その後何個の
イレーガル・クロック・パターンを検出したかをカウン
トする。このカウント値により、デ9− −タ・エリアを早く検出した場合には、再位置あわせの
ため、コントロール回路1とエラー訂正回路6で、最初
の1〜2バイトを削除する動作を行う。
以上によp、MARKパターン3個の内いづれか1個が
正しければ、同期引込用パターン部20と、DATA部
23 (ID部22)を区分する位置を判断できる。ま
た誤って検出した場合も、位置修正が可能となる。
再び、第1図を参照すると、マーク検出回路7は複数の
境界バイトの内の規定数以上が正しければ、最初のデー
タ位置がバイト内のパターンよシ決定され、またマーク
を誤って検出した場合で次にさらにデータ部にないパタ
ーンが検出されると、マーク検出・チェック回路9では
、信号111を制御回路1に送シ、何バイト早めにデー
タ部を検出したかがわかり、エラー訂正回路6内でこの
余計なバイトを切ルすてる。その後のデータ部内でのド
ロップは、エラー訂正回路6で訂正され、正しいデータ
が信号103を通して上位装置に送られる。
10− したがって、本実施例では多少のドロップビット(デー
タ欠落)があってもデータの読取ルを可能とするもので
ある。
本発明は以上説明したように、同期パターンと。
データ部の間に複数バイトの境界パターンをおき。
その各々に特異性を持たせることにより、境界パターン
の一部にドロップがあってもデータ部の最初のバイトの
検出を誤らないこという効果がある。
【図面の簡単な説明】
第1図は本発明の実施例を示すブロック図、第2図は本
実施例に用いられるMFM変調における境界パターンを
示す図、第3図は他の境界パターンを示す図、第4図は
本発明の実施例におけるマーク検出回路とマーク検出チ
ェック回路を示す図である。 1・・・・・・制御回路、2・・・・・・変調回路、3
・・・・・・同期・マーク発生回路、4・・・・・・セ
レクタ、5・・・・・・リート/ライト・ヘッド部、6
・・・・・・エラー訂正回路、7・・・・・・マーク検
出回路、8・・・・・・PLL回路、9・・・・・・マ
ーク検出チェック回路、51.56・・・・・・シフト
レジスタ、52・・・・・・ヂコータ、53・・・・・
・クリップフロップ、54・・団・ゲート回路、57.
58・・団・カウンタ、59・・・・・・AND回路、
60・・・・・・OR回路、61・・・・・・データエ
リア検出回路、62・旧・・イレーガル・クロック・カ
ウンタ。 MAR〆 2A /      0000      fC MAl?K  /A oooot !( 六ARI<  0A 1000o/ 1、C 249− /     0 100 1 OO

Claims (2)

    【特許請求の範囲】
  1. (1)デジタル・データを記録再生する光デイスク装置
    において、各トラック及びセクター・アドレスを示すI
    D部、又はデータ部に周波数引込み用同期パターンに続
    いて、同期パターンとデータ部(又はID部)の境界を
    示すパターンを複数バイト設け、その各バイトにデータ
    部にないコードの第1のパターンと、最初のデータ位置
    までのバイト数を示すコードを持った第2のパターンと
    を有する境界パターンを書込む手段と、読出し時これら
    のバイトからデータの最初の位置を検出する手段とを含
    み誤って、検出した場合数ビットのドロップが、境界パ
    ターン内にあってもデータの最初の位置を検出し、正し
    く処理できるようにしたことを特徴とする光デイスク装
    置。
  2. (2)データの最初のバイトを検出する装置は前記境界
    パターンの少なくとも規定数以上のパターンを検出する
    ことKよシ最初のデータ位置を判断する装置であること
    を特徴とする特許請求の範囲第(1)項記載の光デイス
    ク装置。
JP20476882A 1982-11-22 1982-11-22 光デイスク装置 Pending JPS5994244A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP20476882A JPS5994244A (ja) 1982-11-22 1982-11-22 光デイスク装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP20476882A JPS5994244A (ja) 1982-11-22 1982-11-22 光デイスク装置

Publications (1)

Publication Number Publication Date
JPS5994244A true JPS5994244A (ja) 1984-05-30

Family

ID=16496019

Family Applications (1)

Application Number Title Priority Date Filing Date
JP20476882A Pending JPS5994244A (ja) 1982-11-22 1982-11-22 光デイスク装置

Country Status (1)

Country Link
JP (1) JPS5994244A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6059541A (ja) * 1983-09-13 1985-04-05 Matsushita Electric Ind Co Ltd 光学的情報記録再生装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6059541A (ja) * 1983-09-13 1985-04-05 Matsushita Electric Ind Co Ltd 光学的情報記録再生装置

Similar Documents

Publication Publication Date Title
US5940233A (en) Method for detecting redundant nonadjacent synchronization bytes
US5218590A (en) Optical disk apparatus having improved recording capacity
JPH0210574A (ja) 復調回路
US6084731A (en) Disk-like information recording medium, information recording/reproducing apparatus, and synchronizing method utilizing rotational angle
JPH0294070A (ja) デジタル情報再生装置
JPH0648582B2 (ja) 光学的情報記録再生方法
US5485476A (en) Method and system for error tolerant synchronization character detection in a data storage system
JPS5994244A (ja) 光デイスク装置
US5267097A (en) Information transfer control system having rotary storage unit which uses a pseudo address mark
US6574756B1 (en) Method and apparatus for identifying the start of a data field using a fault tolerant sync word
JPH0721696A (ja) データ記憶システムおよび方法
JP2589673B2 (ja) アドレスデータ検出装置
JP2522832B2 (ja) 復調回路
JPH0574051A (ja) 同期情報検出装置
JP3377821B2 (ja) 光ディスク装置の信号処理装置
JPH0729318A (ja) データ記憶システムにおけるトラックスキュー許容限界獲得バースト・シーケンス確認の方法およびシステム
JPS634458A (ja) 情報記録再生装置
JPS61206988A (ja) 磁気ディスク装置
JPH0580751B2 (ja)
JPH04310135A (ja) ポインタ制御論理装置及びポインタ制御方法
JPS5994247A (ja) 光デイスク処理装置
JPS6028076A (ja) デ−タ復調方式
JPH03116588A (ja) 光ディスク装置
JPH07121880A (ja) 光ディスクドライブ装置の書き込み済み/未書き込みセクタの判定方法
JPS6131545B2 (ja)