JPS5987494A - Input area display system for display unit - Google Patents

Input area display system for display unit

Info

Publication number
JPS5987494A
JPS5987494A JP57198299A JP19829982A JPS5987494A JP S5987494 A JPS5987494 A JP S5987494A JP 57198299 A JP57198299 A JP 57198299A JP 19829982 A JP19829982 A JP 19829982A JP S5987494 A JPS5987494 A JP S5987494A
Authority
JP
Japan
Prior art keywords
data
display
input
circuit
digits
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP57198299A
Other languages
Japanese (ja)
Inventor
乙幡 敏男
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Casio Computer Co Ltd
Original Assignee
Casio Computer Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Casio Computer Co Ltd filed Critical Casio Computer Co Ltd
Priority to JP57198299A priority Critical patent/JPS5987494A/en
Publication of JPS5987494A publication Critical patent/JPS5987494A/en
Pending legal-status Critical Current

Links

Landscapes

  • Controls And Circuits For Display Device (AREA)
  • Digital Computer Display Output (AREA)
  • Position Input By Displaying (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明はディスプレイ装置における入カニリア表示方式
に関する。
DETAILED DESCRIPTION OF THE INVENTION [Technical Field of the Invention] The present invention relates to an input canister display method in a display device.

〔従来技術とその問題点〕[Prior art and its problems]

パーソナルコンピュータやオフコン等にオイては、デー
タを入力する場合、最大側桁まで入力可hヒなのか推測
できないために、最大入力桁舷をオーバーしてエラーを
起こすとともしばしばあった。例えば第1図に示すよう
に「ショウヒンコード」としてr1234Jを入力し、
次にある数を入力してもエラーを示すアラーム表示がな
されるということもある。また、第2図に示すように、
画面に桁数に応じた長さの反転データエントリエリアを
表示するようにしだものがあるが、これは入力の最大桁
数を太ざつばには推測できても、一目瞭然に認識できる
というものではなく、誤操作を起こし鴇いという欠点が
あった。
When inputting data to personal computers, office computers, etc., it is impossible to predict whether input up to the largest digit is possible or not, so errors often occur when the maximum input digit range is exceeded. For example, as shown in Figure 1, enter r1234J as the "Shohin code",
Even after entering a certain number, an alarm message indicating an error may be displayed. Also, as shown in Figure 2,
There are some devices that display an inverted data entry area on the screen with a length corresponding to the number of digits, but even if the maximum number of digits to be input can be roughly guessed, it cannot be recognized at a glance. However, it had the disadvantage of causing errors in operation.

〔発明の目的〕[Purpose of the invention]

本発明は上記の点に鑑みてなされたもので、表示画面に
最大入力桁数が明示されるようにして、入力オーバーを
確実に防止することができるディスプレイ装置における
入カニリア表示方式を提供することを目的とする。
The present invention has been made in view of the above-mentioned points, and an object of the present invention is to provide an input digit display method in a display device that can reliably prevent over-input by clearly indicating the maximum number of input digits on the display screen. With the goal.

〔発明の実施例〕[Embodiments of the invention]

第3図において、11はデータRA)Jで、CPU(図
示せず)から送られてくる表示データが書込まれる。こ
のデータRAIJJ Zに記憶された表示データは、ラ
ッチ回路12に読出され、キャラクタジェネレータ13
により文字パターンデータに変換される。そして、上記
キャラクタジェネレータI3から出力される文字パター
ンデータは、p−s(並列−直列)変換回路14を介し
て直ダ1]データに変換され、排他的論理第1」回路(
以下EXオア回路と略称する)I5及び増1陽器16を
介してCRTfi示部(図示せず)へ送られる。また、
17はコントロールRA Mで、C’PUから送られて
くるコントロールデータが升込まれる。このコントロー
ルRAM17に記憶されたコントロールデータは、ラッ
チ回路I8に読出される。このラッチ回路18にラッチ
されるデータは、例えば8ビツト構成で、各回路へコン
トロール信号として送られるが、7ビツト目の信号は上
記Exオア回路15へ入力される。このgxオア回路1
5は、ラッチ回路18からのコントロール信号に従って
、」二制P−8斐侯回路14からのデータをそのまま、
らるいは反転して出力する。そして、このEXオア回路
15の出力は、上記したように増幅器16を介してqR
T表示部へ送られる。
In FIG. 3, 11 is data RA)J, into which display data sent from the CPU (not shown) is written. The display data stored in this data RAIJJZ is read out to the latch circuit 12, and is read out to the character generator 13.
is converted into character pattern data. Then, the character pattern data output from the character generator I3 is converted into direct data via the p-s (parallel-serial) conversion circuit 14, and the exclusive logic first'' circuit (
The signal is sent to a CRTfi display section (not shown) via I5 (hereinafter abbreviated as EX-OR circuit) and an intensifier 16. Also,
17 is a control RAM in which control data sent from the C'PU is stored. The control data stored in the control RAM 17 is read out to the latch circuit I8. The data latched by the latch circuit 18 has, for example, an 8-bit configuration and is sent to each circuit as a control signal, and the 7th bit signal is input to the Ex-OR circuit 15. This gx OR circuit 1
5, according to the control signal from the latch circuit 18, the data from the two-control P-8 circuit 14 is sent as it is.
Output is inverted. The output of this EX-OR circuit 15 is then sent to qR via the amplifier 16 as described above.
The signal is sent to the T display section.

次に上記実a例の動作を説明する。まず、ユーザプログ
ラムがコンパイルされてメインメモリ(図示せず)に記
憶され、’ CP Uにより表示データがデータRAM
ZJに、そして、コントロールチータカコントロールR
AuzyKtJ込まれる。上記ユーザプログラムの例を
次に示す。
Next, the operation of the above example A will be explained. First, the user program is compiled and stored in the main memory (not shown), and the display data is transferred to the data RAM by the CPU.
ZJ and Control Cheetaka Control R
AuzyKtJ is included. An example of the above user program is shown below.

%DATA INDATA  : DR(128) CODg   :DS  Z(4) os  c(124) B−P−K   : o s  z(2)? CNT  L         KOPgN上記のプロ
グラムにおいて、最初のr %DATAJはその後に続
くプログラムによってデータの定義付けが行なわれるこ
とを示している。例えばデータはr128Jのエリアに
よって構成され、「4」つの数値とr124Jのキャラ
クタからなっていることを定義している。そして、上記
定義付けを終了した後、[チPROCEDURE J 
 によってそれ以下の内容が具体的なプログラム命令で
あることを示している。このプログラム命令において、
rINPUT  C0D8  %4」は、「ショウヒン
コード」の最大入力桁数が4桁であることを示している
%DATA INDATA: DR (128) CODg: DS Z (4) os c (124) B-P-K: o s z (2)? CNT L KOPgN In the above program, the first r % DATAJ indicates that the data will be defined by the subsequent program. For example, it is defined that the data is constituted by an area of r128J, and consists of ``4'' numerical values and characters of r124J. After finishing the above definition, [CH PROCEDURE J
indicates that the contents below are specific program instructions. In this program instruction,
"rINPUT C0D8 %4" indicates that the maximum number of input digits for the "Shouhin code" is 4 digits.

しかして、上記第3図において、データRAM11に省
込捷れた表示データは、ラッチ回路12に読出され、キ
ャラクタジェネレータ13により文字パターンデータに
変換される。このキャラクタジェネレータ13から出力
される文字パターンデータは、P−8変換回路14を介
して直列データに変換され、EXオア回路15へ入力さ
れる。この場合、上記表示データが通電の表示を行なう
ものであれば、コントロールRAMZ7からラッチ回路
18を介してgxオア回路I5に入力されるコントロー
ル信号は01となっている。従って、P−8変換回路1
4からgxオア回路15に入力された表示データは、そ
のままgxオア回路15から出力され、増幅器16を介
してCRT表示部へ送られ、例えば第4図(a)に示す
ように表示される。第4図(a)は「A」の文字の表示
状態を示したもので、その文字は1キヤラクタエリア2
1内に構成される文字表示エリア22に表示される。上
記1キヤラクタエリア21は例えば11X13ドツト、
文字表示エリア22は7×9ドツトの構成となっている
In FIG. 3, the display data stored in the data RAM 11 is read out to the latch circuit 12 and converted into character pattern data by the character generator 13. The character pattern data output from the character generator 13 is converted into serial data via the P-8 conversion circuit 14 and input to the EX-OR circuit 15. In this case, if the display data indicates energization, the control signal inputted from the control RAM Z7 to the gx OR circuit I5 via the latch circuit 18 is 01. Therefore, P-8 conversion circuit 1
The display data input from GX OR circuit 15 to GX OR circuit 15 is output as is from GX OR circuit 15, and is sent to the CRT display section via amplifier 16, where it is displayed, for example, as shown in FIG. 4(a). Figure 4(a) shows the display state of the character "A", which is displayed in 1 character area 2.
1 is displayed in a character display area 22 configured within 1. The one character area 21 is, for example, 11×13 dots,
The character display area 22 has a configuration of 7×9 dots.

しかして、「ショウヒンコード」を入力する場合におい
ては、その最大入力桁数は、上記したようにrINPU
T  CoDE  %4」、つまり「ショウヒンコード
の最大入力桁数は4桁である。
However, when inputting a "Shohin code", the maximum number of digits to be input is rINPU as described above.
T CoDE %4", that is, "The maximum number of digits to input for the Shouhin code is 4 digits.

」とプログラムされているので、データRAu11には
データエントリボックスを表示するデータ5、烈えばス
ペースを示すデータが4桁分書込まれ、コントロールR
AIJZ7にはデータ反転命令が1込まれる。表示デー
タがスペースの場合、キャラクタジェネレータ13から
出力される文字パターンの行タリは全てwO′であシ、
P−8変換回路14を介してEXオア回路15へ送られ
る。このとき、上記コントロールRAM17からは反転
命令rO1000000Jがラッチ回路18へ読出され
、I1”信号がEXオア回路15へ入力される。このた
め上記EXオア回路I5に入力されるスペースデータ″
01は全て11″情号に反転され、増幅器16を介して
CRT表示部へ送られ、第4図(b)に示すように7×
9ドツトの文字表示エリア22が入カニリアつまりデー
タエントリエリア23として反転表示される。このj、
i;%合、CRT表示部には第5図に示すように4つの
データエントリエリア23a〜23dが表示され、入力
コードの最大桁数が4桁τあることが示される。
”, data 5 indicating a data entry box is written in data RAu11, and data indicating a space is written for 4 digits in data RAu11.
A data inversion instruction of 1 is placed in AIJZ7. If the display data is a space, all the line tallies of the character pattern output from the character generator 13 are wO',
The signal is sent to the EX-OR circuit 15 via the P-8 conversion circuit 14. At this time, the inversion instruction rO1000000J is read out from the control RAM 17 to the latch circuit 18, and the I1'' signal is input to the EX OR circuit 15. Therefore, the space data'' is input to the EX OR circuit I5.
All 01's are inverted to 11'' information, sent to the CRT display section via the amplifier 16, and 7x as shown in FIG. 4(b).
The 9-dot character display area 22 is displayed in reverse as an input area or data entry area 23. This j,
When i is %, four data entry areas 23a to 23d are displayed on the CRT display section as shown in FIG. 5, indicating that the maximum number of digits of the input code is 4 digits τ.

なお、上記実施例では、スペースデータをコントロール
データのビットで反転させるようにしたが、その他例え
ば反転を惜成するノくターンを予め設けてデータエント
リエリアを表示するようにしてもよい。
In the above embodiment, the space data is inverted with the bits of the control data, but the data entry area may be displayed by providing in advance a turn that avoids inversion.

また、上記実施例では、文字表示エリア22の全体を反
転してデータエントリエリアの表示を行なうようにした
が、データエントリエリアの表示形状は上記実施[11
’lJに限定されるものでなく、例えば第6図ないし第
8図に示すようにその表示形状は任意であシ、データエ
ントリエリアの桁数を表示するものであればよい。
Further, in the above embodiment, the data entry area is displayed by inverting the entire character display area 22, but the display shape of the data entry area is changed according to the embodiment [11].
The display shape is not limited to 'lJ', and the display shape may be arbitrary as shown in FIGS. 6 to 8, for example, as long as it displays the number of digits in the data entry area.

〔発明の効果〕〔Effect of the invention〕

以上述べたように本発明によれば予め指定した入力桁数
と同数のデータエントリエリアを所定の間隔を設けて表
示するようにしたので、表示されたデータエントリエリ
アによって最大入力桁数を容易に知ることができ、入力
オーバーを確実に防止し得るディスプレイ装置における
入カニリア表示方式を提供することができる。
As described above, according to the present invention, the same number of data entry areas as the pre-specified number of input digits are displayed at predetermined intervals, so the maximum number of input digits can be easily set using the displayed data entry areas. It is possible to provide a method for displaying input signals in a display device that can be used to accurately prevent over-input.

【図面の簡単な説明】[Brief explanation of the drawing]

81図及び第2図は従来のディスプレイ装置におけるコ
ード入力時の表示例を示すは1、第3r′で1は本発明
の一実7@例を示す回路構成図、第4図(D−) (b
)は同案が4例におけるキャラクタ表示列を示す1頃、
第5図は同実施例におけるデータエントリエリアの表示
状態を示す図、第6図ないし第8ト′1はそれぞれ本発
明の他の実施例におけるデータエントリエリアの表示例
を示す1図である。 11・・・データRAbi、12.18・・・ラッチ回
路、13・・・キャラクタジェネレータ、I4・・・P
−S(並列−直列)変換回路、15・・・EXオア回路
、I7・・・コントロールRAM。 出願人代理人  弁理士 福 江 代 彦第1図   
第2図 第3図 1 第5図   第。図 第7図    第8図
81 and 2 show an example of a display when inputting a code on a conventional display device. 1 is a circuit configuration diagram showing an example of the present invention, and 1 is a circuit configuration diagram showing an example of the present invention. FIG. 4 (D-) (b
) is around 1, which shows the character display column in the 4 examples of the same proposal,
FIG. 5 is a diagram showing the display state of the data entry area in the same embodiment, and FIGS. 6 to 8'1 are diagrams showing display examples of the data entry area in other embodiments of the present invention. 11...Data RAbi, 12.18...Latch circuit, 13...Character generator, I4...P
-S (parallel-serial) conversion circuit, 15...EX OR circuit, I7...control RAM. Applicant's agent Patent attorney Yohiko Fukue Figure 1
Figure 2 Figure 3 Figure 1 Figure 5. Figure 7 Figure 8

Claims (1)

【特許請求の範囲】[Claims] データ処理装置面において、データの最大入力桁数を予
め指定記憶する手段と、データの入力時予め指定された
入力桁数と同数のデータ入カニリアを所定の間隔を設け
てディスプレイ装置の画面に表示する手段とを具備した
ことを特徴とするディスプレイ装置における入カニリア
表示方式。
On the data processing device side, means for specifying and storing the maximum number of input digits of data in advance, and displaying the same number of data input digits as the pre-specified number of input digits on the screen of the display device at predetermined intervals when inputting data. 1. An input canister display method in a display device, characterized by comprising means for:
JP57198299A 1982-11-11 1982-11-11 Input area display system for display unit Pending JPS5987494A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57198299A JPS5987494A (en) 1982-11-11 1982-11-11 Input area display system for display unit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57198299A JPS5987494A (en) 1982-11-11 1982-11-11 Input area display system for display unit

Publications (1)

Publication Number Publication Date
JPS5987494A true JPS5987494A (en) 1984-05-21

Family

ID=16388818

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57198299A Pending JPS5987494A (en) 1982-11-11 1982-11-11 Input area display system for display unit

Country Status (1)

Country Link
JP (1) JPS5987494A (en)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5422724A (en) * 1977-07-21 1979-02-20 Nec Corp Character display system
JPS56157523A (en) * 1980-05-09 1981-12-04 Fujitsu Ltd Display control system

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5422724A (en) * 1977-07-21 1979-02-20 Nec Corp Character display system
JPS56157523A (en) * 1980-05-09 1981-12-04 Fujitsu Ltd Display control system

Similar Documents

Publication Publication Date Title
JPS6036695U (en) display control device
JPS59214079A (en) Video display control circuit
JPS5987494A (en) Input area display system for display unit
JPH0390351U (en)
JPS6359188B2 (en)
JPS61243327A (en) Recorder
JP2561308B2 (en) Data stacking device
JPS6330256A (en) Printer
JPS6235139B2 (en)
JPS6246304A (en) Programmable controller
JPS6337393A (en) Data display system
JPS5840769B2 (en) random number generator
JPS5867457A (en) Output device
JPS61190389A (en) Character display unit
JPS6186825A (en) Keyboard input device
JPS581782B2 (en) Moji pattern hatsuseiki
JPS63722A (en) Keyboard
JPS6145837B2 (en)
JPS6327882A (en) Output device
JPS6227711B2 (en)
JPS6330985A (en) Straight line drawing system
JPS60196891A (en) Data input/output unit
JPS62150291A (en) Inversion display system
JPS59157685A (en) Pattern converter
JPS61190388A (en) Character display unit