JPS598482A - Recorder and reproducer for video signal - Google Patents

Recorder and reproducer for video signal

Info

Publication number
JPS598482A
JPS598482A JP57117272A JP11727282A JPS598482A JP S598482 A JPS598482 A JP S598482A JP 57117272 A JP57117272 A JP 57117272A JP 11727282 A JP11727282 A JP 11727282A JP S598482 A JPS598482 A JP S598482A
Authority
JP
Japan
Prior art keywords
signal
blanking
head switching
circuit
switching position
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP57117272A
Other languages
Japanese (ja)
Other versions
JPH025354B2 (en
Inventor
Kunio Sekimoto
関本 邦夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP57117272A priority Critical patent/JPS598482A/en
Publication of JPS598482A publication Critical patent/JPS598482A/en
Publication of JPH025354B2 publication Critical patent/JPH025354B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00Details of television systems
    • H04N5/76Television signal recording
    • H04N5/91Television signal processing therefor
    • H04N5/911Television signal processing therefor for the suppression of noise

Abstract

PURPOSE:To eliminate the noise in blanking produced at head switching and to prevent a video signal from entering the blanking, by blanking before and after the head switching position to a pedestal potential. CONSTITUTION:A vertical synchronizing signal 22 separated at a vertical synchronizing separation circuit 18 is given to a blanking signal forming circuit 19 to form blanking signals 23, 24. Since the signal 23 controls a gate circuit 20, no video signal enters the blanking. Since the signal 24 controls a gate circuit 21, before and after the head switching position is brought to blanking in the pedestal potential. Then, the noise at head switching is eliminated. Thus, the noise in the blanking produced at head switching is eliminated and the video signal is prevented from entering the blanking.

Description

【発明の詳細な説明】 本発明は、複数個の回転ヘッドを順次切換えて映像信号
を断続した記録軌跡として記録媒体上に記録再生する記
録再生装置において、再生時のヘッド切換ノイズを除去
し、安定な再生映像信号を得ることを目的とする。
DETAILED DESCRIPTION OF THE INVENTION The present invention provides a recording and reproducing apparatus that sequentially switches a plurality of rotary heads to record and reproduce a video signal as an intermittent recording trajectory on a recording medium, which eliminates head switching noise during reproduction, and The purpose is to obtain a stable playback video signal.

Aインチや傷インチ幅のテープを使用する2ヘツドヘリ
カルスキヤン型VTRでは、回転シリンダにテープを1
80°よりやや多回に巻きつけ、それぞれのヘッドによ
り1フイ一ルド強の信号を記録し、再生時に2つのヘッ
ドを1フイールド毎に切換えて連続した映像信号を得て
いる。この再生映像信号上のヘッド切換え位置は通常、
垂直同期信号の数ライン(数水平走査期間)前に設定さ
れる。垂直同期信号の前3ラインからは垂直ブランキン
グであるだめ、垂直同期信号より3ライン以上前にヘッ
ド切換え位置を設定すると、その切換ノイズが画面の下
部に現れる。まだ、垂直ブランキング内にヘッド切換え
位置を設定すると、そのノイズは映像上には現われない
が、ブランキング部には現われ、タイムベースコレクタ
(TBC)の誤動作の原因になったりする。また、ヘッ
ド切換え位@は、回転ヘットの回転位置と垂直同期信号
(記録時)の位相を制商1して決定されるため、/リノ
ダの回転rヶ相の変動により変動する。これは、特にポ
ータプルVTFI等で記録時VTRに振動をりえた時は
著しく、へy l・切換え位置の変動は数ラインに及ぶ
。また、テープ互換時においては、記録したVTRと再
生したVTRの回転ヘッドの設けられたシリンダの回転
位置の検出位置(シリンダPC信号)の差異に」:つで
も、ヘッド切換位置は変動する。
In a two-head helical scan type VTR that uses A-inch or inch-wide tape, one tape is placed in the rotating cylinder.
It is wound slightly more than 80 degrees, and each head records a signal of just over one field, and during playback, the two heads are switched for each field to obtain a continuous video signal. The head switching position on this playback video signal is usually
It is set several lines (several horizontal scanning periods) before the vertical synchronization signal. Vertical blanking is required from the three lines before the vertical synchronization signal, so if the head switching position is set three lines or more before the vertical synchronization signal, the switching noise will appear at the bottom of the screen. However, if the head switching position is set within vertical blanking, the noise will not appear on the image, but will appear in the blanking area, and may cause a malfunction of the time base collector (TBC). Further, since the head switching position @ is determined by multiplying the rotational position of the rotary head by the phase of the vertical synchronization signal (during recording) by 1, it fluctuates due to fluctuations in r rotational phases of the /renoder. This is particularly noticeable when the VTR vibrates during recording, such as with a portable VTFI, and the change in the switching position extends over several lines. Furthermore, during tape interchange, the head switching position changes even when there is a difference in the detection position (cylinder PC signal) of the rotational position of the cylinder provided with the rotary head of the recording VTR and the reproduction VTR.

このようなヘッド切換えノイズを除去する一方法のブロ
ック図を第1図に、その各部波形を第2図に示し説明す
る。第1図において、1.1′は回転ビデオヘッド、2
 、2’はヘッドアンプ、3はヘッド切換え回路、4は
復調回路、5はドロップアウト補償回路、6は再生信号
出力端子、7は水平同期信号ガ離回路、8はビデオヘッ
ド1.1′の回転位相に応じた信号を作成するシリンダ
PG、9はPG信号作成回路、1oはヘッド切換信号お
よびゲート信号作成回路である。ビデオヘッド1゜2′
により増幅され、ヘット切換え回路3で1フイ一ルド周
期で切換えられ、復調回路4に導かれ、その出力にもと
の連続した映像信号が得られる。
A block diagram of one method for removing such head switching noise is shown in FIG. 1, and waveforms of various parts thereof are shown in FIG. 2 and will be explained. In Figure 1, 1.1' is a rotating video head, 2
, 2' is a head amplifier, 3 is a head switching circuit, 4 is a demodulation circuit, 5 is a dropout compensation circuit, 6 is a reproduction signal output terminal, 7 is a horizontal synchronizing signal separation circuit, and 8 is a video head 1.1'. A cylinder PG generates a signal according to the rotational phase, 9 is a PG signal generation circuit, and 1o is a head switching signal and gate signal generation circuit. Video head 1゜2'
The signal is amplified by the head switching circuit 3, switched at one field period, and guided to the demodulation circuit 4, where the original continuous video signal is obtained as the output.

史に、この信号はドロップアウト補償回路5を経て、出
力端子6より出力される。ドロア、プアウト補償回路5
は、ヘッドよりの再生信号が欠落した時、1ライン前の
信号で置き替える働きをする。
Historically, this signal passes through the dropout compensation circuit 5 and is output from the output terminal 6. Drawer, pullout compensation circuit 5
When the playback signal from the head is lost, it functions to replace it with the signal from one line before.

一方、ヘッド切換え回路3を制御するヘッド切換え信号
11は次のようにして作成される。/リンダPGsより
のシリンダ回転位置検出信号により、PG信号作成回路
9で第2図12のようなPC信号12が作成されろうま
だ、復調映像信号13(第2図13)より水平同期信号
分離回路7で水平同期信号14(第2図14)が分離さ
れる。
On the other hand, the head switching signal 11 that controls the head switching circuit 3 is created as follows. The PC signal 12 as shown in FIG. 2 is generated in the PG signal generation circuit 9 by the cylinder rotation position detection signal from the cylinder PGs. At 7, a horizontal synchronizing signal 14 (FIG. 2, 14) is separated.

このP0信号12と水平同期信号14より、ヘッド切換
信号およびゲート信号作成回路1oにより、ヘッド切換
信号11(第2図11)およびゲート信号15(第2図
15)が作成される。この作成回路10の一例としてヘ
ッド切換信号11の作成回路は、PG信号12をデータ
信号とし、水平同期信号14より、例えば偽ライン(第
2図で人の時間)遅れた信号をり07り信号とするD形
フリップフロップにより構成でき、ゲート信号16の作
成回路は、PC信号12をデータ信号とし、水平同期信
号14より前記ヘッド切換え信号作成回路の遅れA(V
4ライン)よりや5遅れの少ない(第2図でBの時間)
信号をクロック信号とするD形フリップフロップとその
出力を第2図のCの時間だけ遅延させる単安定マルチバ
イブレータにより構成できる。このようにして作成され
たヘッド切換え信号11は、常に水平同期信号より一定
時間(前記の例では猶ライン)後にあり、画面上で横の
位置が固定しているとともに水平同期信号や等化パルス
と重ならないようにできる。ヘット切換え位置では第2
図13に示すようにノイズが発生するが、ゲート信号1
5により第2図150Cの期間はドロップアウト補償回
路6により1ライン前の信号と置き替えられ、このノイ
ズは除去される(第2図16)。ゲート信号16の期間
Cはこのノイズを含むに十分なだけヘット切換え位置の
前後に幅をもつよう設定される。ここで、ヘッド切換え
位置を、水平同期信号に同期させ、かつ水平同期信号お
よび等化パルスに重ならないようにしたのはヘッド切換
え位置の前後の幅をもつゲート信号を作成するだめと、
テープの伸縮や互換時のシリンダ径の差により水平同期
信号の不連続(スキュー歪)を生じるが、この時もドロ
ップアウト補償回路で1ライン前の信号で置き替えて、
水平同期信号や等化パルスが1つなくなったり、1つ増
えたりしないようにするだめである。
From this P0 signal 12 and the horizontal synchronization signal 14, a head switching signal 11 (FIG. 2 11) and a gate signal 15 (FIG. 2 15) are created by the head switching signal and gate signal creating circuit 1o. As an example of this generation circuit 10, a generation circuit for the head switching signal 11 uses the PG signal 12 as a data signal, and generates a signal delayed from the horizontal synchronization signal 14 by, for example, a false line (a person's time in FIG. 2). The circuit for generating the gate signal 16 uses the PC signal 12 as a data signal, and the delay A (V
4 lines) and 5 fewer delays (time B in Figure 2)
It can be constructed from a D-type flip-flop that uses a signal as a clock signal and a monostable multivibrator that delays its output by the time indicated by C in FIG. The head switching signal 11 created in this way is always a certain period of time (in the above example, a line) after the horizontal synchronizing signal, and its horizontal position on the screen is fixed, as well as the horizontal synchronizing signal and equalization pulse. You can avoid overlapping with At the head switching position, the second
Although noise occurs as shown in Figure 13, gate signal 1
5, during the period 150C in FIG. 2, the dropout compensation circuit 6 replaces the signal with the previous line's signal, and this noise is removed (FIG. 2 16). The period C of the gate signal 16 is set to have enough width before and after the head switching position to include this noise. Here, the reason why the head switching position was synchronized with the horizontal synchronizing signal and not overlapping with the horizontal synchronizing signal and equalization pulse was to create a gate signal with a width before and after the head switching position.
Discontinuity (skew distortion) in the horizontal synchronizing signal occurs due to expansion and contraction of the tape and differences in cylinder diameter during compatibility, but even in this case, the dropout compensation circuit replaces the signal with the previous line's signal.
It is necessary to prevent the horizontal synchronization signal and equalization pulse from being lost or added by one.

ところが、前記の方法には、以下のような欠点がある。However, the above method has the following drawbacks.

前述のように、ヘッド切換え位置は変動するものである
から、前記の方法をとった場合は、1ライン単位でヘッ
ド切換え位置が移動する。今、ヘッド切換え位置が、垂
直ブランキング後の最初の1ライン目になった時の第1
同各部の信号を第3図に示す。13−1.15−1.1
6−1はそれぞれ第2図の13.15.16に相当する
。前記の方法でヘッド切換えノイズを補償すると、第3
図16−1のように本来ブランキングであるべき所に映
像信号が現われる。これは放送規格にはずれることにな
る。また、第1図の方法のようにヘッド切換えノイズを
1ライン前の信号で置き替えるのではなく、ブランキン
グする方法も考えられるが、この場合は、ヘッド切換え
位置が垂直ブランキング外になった時、映像信号をブラ
ンキングしてしまい、その部分が黒くなってしまう。
As mentioned above, since the head switching position changes, when the above method is adopted, the head switching position moves line by line. Now, when the head switching position is the first line after vertical blanking,
Figure 3 shows the signals of each part. 13-1.15-1.1
6-1 correspond to 13, 15, and 16 in FIG. 2, respectively. If head switching noise is compensated for using the method described above, the third
As shown in FIG. 16-1, a video signal appears where there should be blanking. This would violate broadcast standards. Also, instead of replacing the head switching noise with the signal from the previous line as in the method shown in Figure 1, a method of blanking may be considered, but in this case, the head switching position is outside the vertical blanking. Sometimes, the video signal is blanked, resulting in that part becoming black.

以上の点を鑑み、本発明は、垂直ブランキング内にヘッ
ド切換えノイズや映像信号がなく、かつ映像信号のある
部分をブランキングすることがないヘッド切換えを行な
う方法を提供するものである。
In view of the above points, the present invention provides a method for performing head switching without head switching noise or video signals during vertical blanking, and without blanking a certain portion of the video signal.

第4図に、本発明の一実施例のブロック図を、第5図に
その各部信号波形を示し説明する。第4図および第5図
で第1図および第2図と同じ番号で示すものは同じもの
を表わし、同じ動作をする。
FIG. 4 shows a block diagram of an embodiment of the present invention, and FIG. 5 shows signal waveforms of each part thereof and will be explained. In FIGS. 4 and 5, the same numbers as in FIGS. 1 and 2 represent the same things and perform the same operations.

17 、17’はブランキング回路、18は垂直同期信
号分離回路、19はブランキング信号作成回路、20.
21.21’はゲート回路である。第1図の場合と同様
にして、ヘッド切換信号11およびゲート信号15が作
成される。更に、再生映像信号13より、水平同期信号
分離回路7および垂直同期信号分離回路18で水平同期
信号14および垂直同期信号22が分離され、ブランキ
ング信号作成回路19へ導かれ、第6図23.24に示
すブランキング信号23および24が作成される。ブラ
ンキング信号作成回路は、垂直同期信号によりリセット
され、水平同期信号をカウントするカウンタにより構成
できる。ブランキング信号23ば、垂直ブランキング期
間と垂直グラ/キング終了後1ライン間は低レベルで池
の期間は高レベルの信号、ブランキング信号24は垂直
同期信号期間を除く垂直ブランキング期間で高レベルで
他の期間は低レベルの信号である。ブランキング信号2
3は、ゲート信号15とともにゲート回路2oに導かれ
、信号23が高レベルの時のみゲート信号15はドロン
プアウト補償回路へ伝達される。即ち、信号23が高レ
ベルの期間にヘッド切換がある時のみ、ヘッド切換えノ
イズの前段は1ライン前の信号と置き換えられる。従っ
て、垂直ブランキング内へ映像信号が入ることはない。
17, 17' are blanking circuits, 18 are vertical synchronization signal separation circuits, 19 are blanking signal generation circuits, 20.
21 and 21' are gate circuits. Head switching signal 11 and gate signal 15 are generated in the same manner as in FIG. Further, a horizontal synchronizing signal 14 and a vertical synchronizing signal 22 are separated from the reproduced video signal 13 by a horizontal synchronizing signal separating circuit 7 and a vertical synchronizing signal separating circuit 18, and are guided to a blanking signal generating circuit 19, as shown in FIG. Blanking signals 23 and 24 shown at 24 are created. The blanking signal generation circuit can be configured by a counter that is reset by a vertical synchronization signal and counts horizontal synchronization signals. The blanking signal 23 is a signal that is at a low level during the vertical blanking period and one line after the end of vertical grating and is at a high level during the blanking period, and the blanking signal 24 is high during the vertical blanking period excluding the vertical synchronization signal period. During other periods, the signal is at a low level. Blanking signal 2
3 is led to the gate circuit 2o together with the gate signal 15, and only when the signal 23 is at a high level, the gate signal 15 is transmitted to the dropout compensation circuit. That is, only when head switching occurs while the signal 23 is at a high level, the previous stage of the head switching noise is replaced with the signal from one line before. Therefore, no video signal enters the vertical blanking.

まだ、ブランキング信号24は、ゲート信号15ととも
にゲート回路21に導かれ、信号24が高レベルのとき
のみゲート信号15はブランキング回路へ伝達され、ペ
デスタル電位へブランキングされる。即ち、信号24が
高レベルが高レベルの期間にヘッド切換え位置があると
その前後の期間はペデスタル電位にブランキングされる
。また、垂直同期信号22とゲート信号16はゲ−1・
回路21′に導かれ、垂直同期信号の期間のみゲート信
号16はブランキング回路17′へ伝達され、垂直同期
信号のレベルへブランキングされる。即ち、垂直同期信
号期間にヘッド切換え位置があると、その前後の期間は
垂直同期信号レベルにブランキングされる。このように
して、垂直ブランキング後の1ライン目以外のいかなる
位置にヘッド切換え位置が来ても、そのノイズは1ライ
ン前の信号で置き替えるか、ペデスタル電位または垂直
同期信号レベルにブランキングするかして完全に除去す
ることができる。
Still, the blanking signal 24 is guided to the gate circuit 21 together with the gate signal 15, and only when the signal 24 is at a high level, the gate signal 15 is transmitted to the blanking circuit and blanked to the pedestal potential. That is, if a head switching position exists during a period in which the signal 24 is at a high level, the period before and after the head switching position is blanked to the pedestal potential. Further, the vertical synchronization signal 22 and the gate signal 16 are
The gate signal 16 is guided to the circuit 21' and is transmitted to the blanking circuit 17' only during the period of the vertical synchronizing signal, and is blanked to the level of the vertical synchronizing signal. That is, if there is a head switching position during the vertical synchronization signal period, the periods before and after the head switching position are blanked to the vertical synchronization signal level. In this way, even if the head switching position comes to any position other than the first line after vertical blanking, the noise will be replaced with the signal from the previous line, or blanked to the pedestal potential or vertical synchronization signal level. can be completely removed.

前述のように通常、ヘッド切換え位1首は垂直同期信号
の数ライン前に設定される。今、ブランキング内になる
垂直同期信号の2.75ライン前に設定したとすると、
ヘッド切換位置は変動してもほとんどの場合、垂直同期
信号の6ライン前から垂直同期信号までの間に入る。こ
のような点を考慮して、回路を簡単にするため、以下の
ような変形も考えられる。ブランキング信号23は垂直
ブランキングの始まりから少なくとも1ラインを含む期
間低レベルの信号とし、ブランキング信号24け信号2
3と逆極性の信号とし、ゲート回路21′およびブラン
キング回路17′は省略する。このようにすると、ブラ
ンキング信号24が高レベルの期間ではヘッド切換え位
置の前後はペデスタル電位にブランキングされ、かつこ
の期間内に垂直ブランキングの始まりの1ラインが含ま
れるだめ、垂直ブランキング内に映像信号が入ることが
ない。
As mentioned above, the head switching position is normally set several lines before the vertical synchronization signal. Now, if we set it 2.75 lines before the vertical synchronization signal that falls within blanking,
Even if the head switching position varies, in most cases it falls between 6 lines before the vertical synchronizing signal and up to the vertical synchronizing signal. Taking these points into consideration, the following modifications may be considered in order to simplify the circuit. The blanking signal 23 is a low level signal for a period including at least one line from the start of vertical blanking.
3, and the gate circuit 21' and blanking circuit 17' are omitted. In this way, during the period when the blanking signal 24 is at a high level, the areas before and after the head switching position are blanked to the pedestal potential, and since the first line of vertical blanking is included within this period, the vertical blanking No video signal is received.

また、この期間以外にヘッド切換え位置が来た時はその
ノイズは1ライン剤の信号と置き替えられる。
Furthermore, when the head switching position comes outside of this period, the noise is replaced with a signal from the 1-line agent.

また、ゲート回路20を省略し、ドロップアウト補償回
路5は、第1図の場合と同様に、ヘッド切換え位置が垂
直ブランキング内にあるときも動。
Further, the gate circuit 20 is omitted, and the dropout compensation circuit 5 operates even when the head switching position is within vertical blanking, as in the case of FIG.

作させておき、ブランキング回路17に供給するゲート
信号幅をドロップアウト補償回路に供給するゲート信号
よpやや広目に設定し、ヘッド切換え位置が垂直ブラン
キングの始まりの1ライン目にあって映像信号が現われ
た時はそれをブランキング回路17でペデスタル電位に
ブランキングする様構成しても良い。
The width of the gate signal supplied to the blanking circuit 17 is set slightly wider than that of the gate signal supplied to the dropout compensation circuit, and the head switching position is on the first line at the beginning of vertical blanking. When a video signal appears, the blanking circuit 17 may blank the video signal to a pedestal potential.

更に、ドロップアウト補償回路5を有しない装置におい
ては、垂直ブランキング期間はヘット切換え位置前後を
ペデスタル電位にブランキングし、垂直ブランキング以
外の期間ではブランキングしないようにすることにより
、垂直ブランキング内のヘッド切換えノイズを除去し、
映像信号内のヘッド切換えノイズは、ブランキングした
ことにより黒く広くならないで一定の水平位置の小さな
点にとどめることができる。この時、垂直同期信号期間
は垂直同期信号レベルにブランキングするか、ブランキ
ングしない様にしだ方が良い。
Furthermore, in a device that does not have the dropout compensation circuit 5, vertical blanking is performed by blanking before and after the head switching position to the pedestal potential during the vertical blanking period, and by not blanking during periods other than vertical blanking. Eliminate head switching noise within the
By blanking, the head switching noise in the video signal can be kept at a small point at a constant horizontal position without becoming black and wide. At this time, it is better to blank the vertical synchronizing signal period to the vertical synchronizing signal level or not to blank it.

以上、2ヘツドヘリカルスキヤン型VTRについて本発
明を説明しだが、本発明は、複数のへ、ノドを切換えて
映像信号を記録再生するいかなる装置にも応用できる。
Although the present invention has been described above with respect to a two-head helical scan type VTR, the present invention can be applied to any device that records and reproduces video signals by switching between a plurality of heads.

以上、述べたように、本発明によれば、ヘッド切換え時
に生じるブランキング内のノイズを除去し、また映像信
号がブランキング内に入ることも防き゛、完全な再生映
像信号を得ることができる。
As described above, according to the present invention, it is possible to remove noise in the blanking that occurs when switching heads, and also to prevent the video signal from entering the blanking, thereby obtaining a perfect reproduced video signal.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は、従来のヘッド切換え方法を示す一実施例のブ
ロック図、第2図および第3図は第1図の各部の信号波
形を示す図、第4図は、本発明の一実施例のブロック図
、第5図は、第4図の各部の信号波形を示す図である。 1.1′・・・・・ビデオヘッド、3・・・・・ヘッド
切換え回路、1Q・・・・・ヘッド切換え信号およびゲ
ート信号作成回路、17・・・・・・ブランキング回路
、19・−ブランキング信号作成回路、21・・・・・
・ゲート回路。
FIG. 1 is a block diagram of an embodiment showing a conventional head switching method, FIGS. 2 and 3 are diagrams showing signal waveforms of each part in FIG. 1, and FIG. 4 is an embodiment of the present invention. FIG. 5 is a block diagram showing signal waveforms of each part in FIG. 4. 1.1'...Video head, 3...Head switching circuit, 1Q...Head switching signal and gate signal generation circuit, 17...Blanking circuit, 19. -Blanking signal generation circuit, 21...
・Gate circuit.

Claims (2)

【特許請求の範囲】[Claims] (1)  複数個のへノドを順次切換えて映像信号を記
録再生するに際し、再生時のヘッド切換え位置を複合同
期信号に重ならない所に設定し、少なくとも垂直ブラン
キングの始まりから1水平走査期間は、ヘッド切換え位
置の前後のヘッド切換えノイズを含むに十分な期間をペ
デスタル電位にブランキングし、垂直ブランキングしな
いことを特徴とする映像信号の記録再生装置。
(1) When recording and reproducing video signals by sequentially switching multiple henodes, set the head switching position during playback to a place that does not overlap with the composite synchronization signal, and at least for one horizontal scanning period from the start of vertical blanking. A video signal recording/reproducing apparatus characterized in that blanking is performed at a pedestal potential for a period sufficient to include head switching noise before and after a head switching position, and vertical blanking is not performed.
(2)  ヘッド切換え位置の前後でブランキングすべ
き期間でヘッド切換えが行なわれた時は、そのヘッド切
換位置の前後のヘッド切換えノイズを含むに十分な期間
を1水平走査前の信号で置き換えることを特徴とする特
許請求の範囲第1項に記載の映像信号の記録再生装置。
(2) When head switching is performed during the blanking period before and after the head switching position, a period sufficient to include the head switching noise before and after the head switching position must be replaced with a signal from one horizontal scan earlier. A video signal recording and reproducing device according to claim 1, characterized in that:
JP57117272A 1982-07-05 1982-07-05 Recorder and reproducer for video signal Granted JPS598482A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57117272A JPS598482A (en) 1982-07-05 1982-07-05 Recorder and reproducer for video signal

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57117272A JPS598482A (en) 1982-07-05 1982-07-05 Recorder and reproducer for video signal

Publications (2)

Publication Number Publication Date
JPS598482A true JPS598482A (en) 1984-01-17
JPH025354B2 JPH025354B2 (en) 1990-02-01

Family

ID=14707646

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57117272A Granted JPS598482A (en) 1982-07-05 1982-07-05 Recorder and reproducer for video signal

Country Status (1)

Country Link
JP (1) JPS598482A (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01248886A (en) * 1988-03-30 1989-10-04 Sony Corp Regenerative signal processing circuit
JPH03117981A (en) * 1989-09-29 1991-05-20 Sharp Corp Display device
JPH03212081A (en) * 1990-01-17 1991-09-17 Sharp Corp Magnetic recording and reproducing device
JPH0485382U (en) * 1990-11-28 1992-07-24
JPH05276408A (en) * 1992-03-25 1993-10-22 Tokyo Electric Co Ltd Digitizing circuit for analog video signal

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5335512A (en) * 1976-09-13 1978-04-03 Sanyo Electric Co Ltd Drop-out compensating circuit

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5335512A (en) * 1976-09-13 1978-04-03 Sanyo Electric Co Ltd Drop-out compensating circuit

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01248886A (en) * 1988-03-30 1989-10-04 Sony Corp Regenerative signal processing circuit
JPH03117981A (en) * 1989-09-29 1991-05-20 Sharp Corp Display device
JPH03212081A (en) * 1990-01-17 1991-09-17 Sharp Corp Magnetic recording and reproducing device
JPH0485382U (en) * 1990-11-28 1992-07-24
JPH05276408A (en) * 1992-03-25 1993-10-22 Tokyo Electric Co Ltd Digitizing circuit for analog video signal

Also Published As

Publication number Publication date
JPH025354B2 (en) 1990-02-01

Similar Documents

Publication Publication Date Title
EP0151538B1 (en) Video tape recorder
JPH084336B2 (en) Skew-distortion remover
JPS623637B2 (en)
JPS598482A (en) Recorder and reproducer for video signal
JP2959413B2 (en) Dubbing device
JPH05130568A (en) Video signal processor
JP2529454B2 (en) Recording and playback device
US5181125A (en) Apparatus for muting noise resulting from reproducing of a PCM audio signal recorded in an extension of a slant track containing a recorded video signal
JPS63274290A (en) Detecting method for jitter of vtr recording and reproducing video signal
JPH0628865Y2 (en) Image file playback circuit
JP2697108B2 (en) Magnetic recording / reproducing device
JPS59221186A (en) Time axis correcting device
JPS62108683A (en) Video signal switching system
JPH03792Y2 (en)
JPS5833379A (en) Static picture recorder
JPH0530355B2 (en)
JPH0546756B2 (en)
JPS60206385A (en) Recording and reproducing device of video signal
JPH0220180A (en) Magnetic recording and reproducing device
JPH03184485A (en) Reproducing signal processing circuit
JPH07170482A (en) Device and method for generating tv signal for preventing vtr recording
JPS6148280A (en) Data reproducing device
JPH04310080A (en) Magnetic recording and reproducing device
JPH05258402A (en) Video signal recording and reproducing device
JPH07108028B2 (en) Video signal recording / reproducing device