JPH025354B2 - - Google Patents

Info

Publication number
JPH025354B2
JPH025354B2 JP57117272A JP11727282A JPH025354B2 JP H025354 B2 JPH025354 B2 JP H025354B2 JP 57117272 A JP57117272 A JP 57117272A JP 11727282 A JP11727282 A JP 11727282A JP H025354 B2 JPH025354 B2 JP H025354B2
Authority
JP
Japan
Prior art keywords
signal
period
head switching
blanking
video signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP57117272A
Other languages
Japanese (ja)
Other versions
JPS598482A (en
Inventor
Kunio Sekimoto
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP57117272A priority Critical patent/JPS598482A/en
Publication of JPS598482A publication Critical patent/JPS598482A/en
Publication of JPH025354B2 publication Critical patent/JPH025354B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00Details of television systems
    • H04N5/76Television signal recording
    • H04N5/91Television signal processing therefor
    • H04N5/911Television signal processing therefor for the suppression of noise

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Television Signal Processing For Recording (AREA)

Description

【発明の詳細な説明】 本発明は、複数個の回転ヘツドを順次切換えて
映像信号を断続した記録軌跡として記録媒体上に
記録再生する記録再生装置において、再生時のヘ
ツド切換ノイズを除去し、安定な再生映像信号を
得ることを目的とする。
DETAILED DESCRIPTION OF THE INVENTION The present invention provides a recording and reproducing apparatus that sequentially switches a plurality of rotary heads to record and reproduce video signals as intermittent recording trajectories on a recording medium, which eliminates head switching noise during reproduction. The purpose is to obtain a stable playback video signal.

1/2インチや3/4インチ幅のテープを使用する2
ヘツドヘリカルスキヤン型VTRでは、回転シリ
ンダにテープを180゜よりやや多目に巻きつけ、そ
れぞれのヘツドにより1フイールド強の信号を記
録し、再生時に2つのヘツドを1フイールド毎に
切換えて連続した映像信号を得ている。この再生
映像信号上のヘツド切換え位置は通常、垂直同期
信号の数ライン(数水平走査期間)前に設定され
る。垂直同期信号の前3ラインからは垂直ブラン
キングであるため、垂直同期信号より3ライン以
上前にヘツド切換え位置を設定すると、その切換
ノイズが画面の下部に現れる。また、垂直ブラン
キング内にヘツド切換え位置を設定すると、その
ノイズは映像上には現われないが、ブランキング
部には現われ、タイムベースコレクタ(TBC)
の誤動作の原因になつたりする。また、ヘツド切
換え位置は、回転ヘツドの回転位置と垂直同期信
号(記録時)の位相を制御して決定されるため、
シリンダの回転位相の変動により変動する。これ
は、特にポータブルVTR等で記録時VTRに振動
を与えた時は著しく、ヘツド切換え位置の変動は
数ラインに及ぶ。また、テープ互換時において
は、記録したVTRと再生したVTRの回転ヘツド
の設けられたシリンダの回転位置の検出位置(シ
リンダPG信号)の差異によつても、ヘツド切換
位置は変動する。
Use 1/2 inch or 3/4 inch wide tape 2
In a head helical scan type VTR, the tape is wound around a rotating cylinder slightly more than 180 degrees, and each head records a signal of just over one field. During playback, the two heads are switched for each field to produce continuous video. I'm getting a signal. The head switching position on this reproduced video signal is usually set several lines (several horizontal scanning periods) before the vertical synchronizing signal. Since vertical blanking is performed from three lines before the vertical synchronization signal, if the head switching position is set three lines or more before the vertical synchronization signal, the switching noise will appear at the bottom of the screen. Also, if the head switching position is set within vertical blanking, the noise will not appear on the image, but will appear in the blanking area, and the time base collector (TBC) will
may cause malfunction. In addition, the head switching position is determined by controlling the rotational position of the rotary head and the phase of the vertical synchronization signal (during recording).
It fluctuates due to fluctuations in the rotational phase of the cylinder. This is particularly noticeable when the VTR is vibrated during recording, such as with a portable VTR, and the head switching position can vary over several lines. Further, when tapes are interchanged, the head switching position varies depending on the difference in the detection position (cylinder PG signal) of the rotational position of the cylinder in which the rotary head is installed in the recording VTR and the reproduction VTR.

このようなヘツド切換えノイズを除去する一方
法のブロツク図を第1図に、その各部波形を第2
図に示し説明する。第1図において、1,1′は
回転ビデオヘツド、2,2′はヘツドアンプ、3
はヘツド切換え回路、4は復調回路、5はドロツ
プアウト補償回路、6は再生信号出力端子、7は
水平同期信号分離回路、8はビデオヘツド1,
1′の回転位相に応じた信号を作成するシリンダ
PG、9はPG信号作成回路、10はヘツド切換信
号およびゲート信号作成回路である。ビデオヘツ
ド1,1′より再生された変調信号は、ヘツドア
ンプ2,2′により増幅され、ヘツド切換え回路
3で1フイールド周期で切換えられ、復調回路4
に導かれ、その出力にもとの連続した映像信号が
得られる。更に、この信号はドロツプアウト補償
回路5を経て、出力端子6より出力される。ドロ
ツプアウト補償回路5は、ヘツドよりの再生信号
が欠落した時、1ライン前の信号で置き替える働
きをする。一方、ヘツド切換え回路3を制御する
ヘツド切換え信号11は次のようにして作成され
る。シリンダPG8よりのシリンダ回転位置検出
信号により、PG信号作成回路9で第2図12の
ようなPG信号12が作成される。また、復調映
像信号13(第2図13)より水平同期信号分離
回路7で水平同期信号14(第2図14)が分離
される。
A block diagram of one method for removing such head switching noise is shown in Fig. 1, and waveforms of each part are shown in Fig. 2.
It is shown and explained in the figure. In Figure 1, 1 and 1' are rotating video heads, 2 and 2' are head amplifiers, and 3
is a head switching circuit, 4 is a demodulation circuit, 5 is a dropout compensation circuit, 6 is a playback signal output terminal, 7 is a horizontal synchronizing signal separation circuit, 8 is a video head 1,
A cylinder that creates a signal according to the rotational phase of 1'
PG, 9 is a PG signal generation circuit, and 10 is a head switching signal and gate signal generation circuit. The modulated signals reproduced from the video heads 1 and 1' are amplified by the head amplifiers 2 and 2', and are switched at one field cycle by the head switching circuit 3, and then by the demodulation circuit 4.
, and the original continuous video signal is obtained as its output. Further, this signal passes through a dropout compensation circuit 5 and is outputted from an output terminal 6. The dropout compensation circuit 5 functions to replace the reproduced signal from the head with a signal from one line before when it is lost. On the other hand, the head switching signal 11 that controls the head switching circuit 3 is created as follows. A PG signal 12 as shown in FIG. 2 is generated by the PG signal generation circuit 9 based on the cylinder rotational position detection signal from the cylinder PG8. Further, a horizontal synchronizing signal 14 (FIG. 2 14) is separated from the demodulated video signal 13 (FIG. 2 13) by a horizontal synchronizing signal separation circuit 7.

このPG信号12と水平同期信号14より、ヘ
ツド切換信号およびゲート信号作成回路10によ
り、ヘツド切換信号11(第2図11)およびゲ
ート信号15(第2図15)が作成される。この
作成回路10の一例としてヘツド切換信号11の
作成回路は、PG信号12をデータ信号とし、水
平同期信号14より、例えば1/4ライン(第2図
でAの時間)遅れた信号をクロツク信号とするD
形フリツプフロツプにより構成でき、ゲート信号
15の作成回路は、PG信号12をデータ信号と
し、水平同期信号14より前記ヘツド切換え信号
作成回路の遅れA(1/4ライン)よりやゝ遅れの少
ない(第2図でBの時間)信号をクロツク信号と
するD形フリツプフロツプとその出力を第2図の
Cの時間だけ遅延させる単安定マルチバイブレー
タにより構成できる。このようにして作成された
ヘツド切換え信号11は、常に水平同期信号より
一定時間(前記の例では1/4ライン)後にあり、
画面上で横の位置が固定しているとともに水平同
期信号や等化パルスと重ならないようにできる。
ヘツド切換え位置では第2図13に示すようにノ
イズが発生するが、ゲート信号15により第2図
15のCの期間はドロツプアウト補償回路5によ
り1ライン前の信号と置き替えられ、このノイズ
は除去される(第2図16)。ゲート信号15の
期間Cはこのノイズを含むに十分なだけヘツド切
換え位置の前後に幅をもつよう設定される。ここ
で、ヘツド切換え位置を、水平同期信号に同期さ
せ、かつ水平同期信号および等化パルスに重なら
ないようにしたのはヘツド切換え位置の前後の幅
をもつゲート信号を作成するためと、テープの伸
縮や互換時のシリンダ径の差により水平同期信号
の不連続(スキユー歪)を生じるが、この時もド
ロツプアウト補償回路で1ライン前の信号で置き
替えて、水平同期信号や等化パルスが1つなくな
つたり、1つ増えたりしないようにするためであ
る。
From this PG signal 12 and horizontal synchronizing signal 14, a head switching signal and gate signal generating circuit 10 generates a head switching signal 11 (FIG. 2, 11) and a gate signal 15 (FIG. 2, 15). As an example of this generation circuit 10, a generation circuit for the head switching signal 11 uses the PG signal 12 as a data signal, and uses a signal delayed from the horizontal synchronization signal 14 by, for example, 1/4 line (time A in FIG. 2) as a clock signal. D
The circuit for generating the gate signal 15 uses the PG signal 12 as a data signal, and the circuit for generating the gate signal 15 uses the PG signal 12 as a data signal, and the circuit for generating the gate signal 15 has a signal with a delay slightly smaller than the delay A (1/4 line) of the head switching signal generating circuit from the horizontal synchronizing signal 14. It can be constructed from a D-type flip-flop which uses a signal (time (B) in FIG. 2) as a clock signal and a monostable multivibrator which delays its output by a time (C) in FIG. The head switching signal 11 created in this way is always a certain period of time (1/4 line in the above example) after the horizontal synchronizing signal.
The horizontal position on the screen is fixed, and it can be made so that it does not overlap with the horizontal synchronization signal or equalization pulse.
At the head switching position, noise occurs as shown in Fig. 2 13, but during the period C in Fig. 2 15 due to the gate signal 15, the dropout compensation circuit 5 replaces the signal with the previous line's signal, and this noise is removed. (Fig. 2, 16). The period C of the gate signal 15 is set to have enough width before and after the head switching position to include this noise. Here, the reason why the head switching position is synchronized with the horizontal synchronizing signal and not overlapping with the horizontal synchronizing signal and equalization pulse is to create a gate signal with a width before and after the head switching position, and to create a gate signal with width before and after the head switching position. Discontinuity (skew distortion) in the horizontal synchronizing signal occurs due to differences in cylinder diameter during expansion/contraction or compatibility, but even in this case, the dropout compensation circuit replaces the signal with the previous line, so that the horizontal synchronizing signal and equalization pulse are This is to prevent them from becoming unconnected or increasing by one.

ところが、前記の方法には、以下のような欠点
がある。前述のように、ヘツド切換え位置は変動
するものであるから、前記の方法をとつた場合
は、1ライン単位でヘツド切換え位置が移動す
る。今、ヘツド切換え位置が、垂直ブランキング
後の最初の1ライン目になつた時の第1図各部の
信号を第3図に示す。13−1,15−1,16
−1はそれぞれ第2図の13,15,16に相当
する。前記の方法でヘツド切換えノイズを補償す
ると、第3図16−1のように本来ブランキング
であるべき所に映像信号が現われる。これは放送
規格にはずれることになる。また、第1図の方法
のようにヘツド切換えノイズを1ライン前の信号
で置き替えるのではなく、ブランキングする方法
も考えられるが、この場合は、ヘツド切換え位置
が垂直ブランキング外になつた時、映像信号をブ
ランキングしてしまい、その部分が黒くなつてし
まう。
However, the above method has the following drawbacks. As mentioned above, since the head switching position changes, when the above method is used, the head switching position moves line by line. Now, FIG. 3 shows the signals of the various parts in FIG. 1 when the head switching position is the first line after vertical blanking. 13-1, 15-1, 16
-1 corresponds to 13, 15, and 16 in FIG. 2, respectively. When the head switching noise is compensated for by the above method, a video signal appears at a place where blanking should normally be, as shown in FIG. 3, 16-1. This would violate broadcast standards. Alternatively, instead of replacing the head switching noise with the previous line signal as in the method shown in Figure 1, a method of blanking may be considered, but in this case, the head switching position is outside the vertical blanking. Sometimes, the video signal is blanked, resulting in that part turning black.

以上の点を鑑み、本発明は、垂直ブランキング
内にヘツド切換えノイズや映像信号がなく、かつ
映像信号のある部分をブランキングすることがな
いヘツド切換えを行なう方法を提供するものであ
る。
In view of the above, the present invention provides a method for performing head switching without head switching noise or video signals in vertical blanking, and without blanking certain portions of the video signal.

第4図に、本発明の一実施例のブロツク図を、
第5図にその各部信号波形を示し説明する。第4
図および第5図で第1図および第2図と同じ番号
で示すものは同じものを表わし、同じ動作をす
る。17,17′はブランキング回路、18は垂
直同期信号分離回路、19はブランキング信号作
成回路、20,21,21′はゲート回路である。
第1図の場合と同様にして、ヘツド切換信号11
およびゲート信号15が作成される。更に、再生
映像信号13より、水平同期信号分離回路7およ
び垂直同期信号分離回路18で水平同期信号14
および垂直同期信号22が分離され、ブランキン
グ信号作成回路19へ導かれ、第5図23,24
に示すブランキング信号23および24が作成さ
れる。ブランキング信号作成回路は、垂直同期信
号によりリセツトされ、水平同期信号をカウント
するカウンタにより構成できる。ブランキング信
号23は、垂直ブランキング期間と垂直ブランキ
ング終了後1ライン間は低レベルで他の期間は高
レベルの信号、ブランキング信号24は垂直同期
信号期間を除く垂直ブランキング期間で高レベル
で他の期間は低レベルの信号である。ブランキン
グ信号23は、ゲート信号15とともにゲート回
路20に導かれ、信号23が高レベルの時のみゲ
ート信号15はドロツプアウト補償回路へ伝達さ
れる。即ち、信号23が高レベルの期間にヘツド
切換がある時のみ、ヘツド切換えノイズの前段は
1ライン前の信号と置き換えられる。従つて、垂
直ブランキング内へ映像信号が入ることはない。
また、ブランキング信号24は、ゲート信号15
とともにゲート回路21に導かれ、信号24が高
レベルのときのみゲート信号15はブランキング
回路へ伝達され、ベデスタル電位へブランキング
される。即ち、信号24が高レベルが高レベルの
期間にヘツド切換え位置があるとその前後の期間
はペデスタル電位にブランキングされる。また、
垂直同期信号22とゲート信号15はゲート回路
21′に導かれ、垂直同期信号の期間のみゲート
信号15はブランキング回路17′へ伝達され、
垂直同期信号のレベルへブランキングされる。即
ち、垂直同期信号期間にヘツド切換え位置がある
と、その前後の期間は垂直同期信号レベルにブラ
ンキングされる。このようにして、垂直ブランキ
ング後の1ライン目以外のいかなる位置にヘツド
切換え位置が来ても、そのノイズは1ライン前の
信号で置き替えるか、ペデスタル電位または垂直
同期信号レベルにブランキングするかして完全に
除去することができる。
FIG. 4 shows a block diagram of an embodiment of the present invention.
FIG. 5 shows the signal waveforms of each part and will be explained. Fourth
In FIGS. 1 and 5, the same numbers as in FIGS. 1 and 2 represent the same elements and perform the same operations. 17 and 17' are blanking circuits, 18 is a vertical synchronization signal separation circuit, 19 is a blanking signal generation circuit, and 20, 21, and 21' are gate circuits.
Similarly to the case of FIG. 1, the head switching signal 11
and gate signal 15 are created. Further, from the reproduced video signal 13, the horizontal synchronization signal separation circuit 7 and the vertical synchronization signal separation circuit 18 generate the horizontal synchronization signal 14.
and the vertical synchronization signal 22 are separated and guided to the blanking signal generation circuit 19, as shown in FIGS. 23 and 24.
Blanking signals 23 and 24 shown in are created. The blanking signal generation circuit can be configured by a counter that is reset by the vertical synchronization signal and counts the horizontal synchronization signal. The blanking signal 23 is a low level signal during the vertical blanking period and one line after the end of vertical blanking and is high level during the other periods, and the blanking signal 24 is high level during the vertical blanking period excluding the vertical synchronization signal period. and other periods are low level signals. Blanking signal 23 is led together with gate signal 15 to gate circuit 20, and only when signal 23 is at a high level, gate signal 15 is transmitted to the dropout compensation circuit. That is, only when a head switch occurs while the signal 23 is at a high level, the previous stage of the head switch noise is replaced with the signal one line before. Therefore, no video signal enters the vertical blanking.
Further, the blanking signal 24 is the gate signal 15
Only when the signal 24 is at a high level, the gate signal 15 is transmitted to the blanking circuit and blanked to the vedestal potential. That is, if a head switching position exists during a period in which the signal 24 is at a high level, the period before and after the head switching position is blanked to the pedestal potential. Also,
The vertical synchronization signal 22 and the gate signal 15 are guided to a gate circuit 21', and the gate signal 15 is transmitted to a blanking circuit 17' only during the period of the vertical synchronization signal.
Blanking is performed to the level of the vertical synchronization signal. That is, if there is a head switching position during the vertical synchronizing signal period, the periods before and after the position are blanked to the vertical synchronizing signal level. In this way, even if the head switching position comes to any position other than the first line after vertical blanking, the noise is replaced with the signal from the previous line or blanked to the pedestal potential or vertical synchronization signal level. can be completely removed.

前述のように通常、ヘツド切換え位置は垂直同
期信号の数ライン前に設定される。今、ブランキ
ング内になる垂直同期信号の2.75ライン前に設定
したとすると、ヘツド切換位置は変動してもほと
んどの場合、垂直同期信号の6ライン前から垂直
同期信号までの間に入る。このような点を考慮し
て、回路を簡単にするため、以下のような変形も
考えられる。ブランキング信号23は垂直ブラン
キングの始まりから少なくとも1ラインを含む期
間低レベルの信号とし、ブランキング信号24は
信号23と逆極性の信号とし、ゲート回路21′
およびブランキング回路17′は省略する。この
ようにすると、ブランキング信号24が高レベル
の期間ではヘツド切換え位置の前後はペデスタル
電位にブランキングされ、かつこの期間内に垂直
ブランキングの始まりの1ラインが含まれるた
め、垂直ブランキング内に映像信号が入ることが
ない。また、この期間以外にヘツド切換え位置が
来た時はそのノイズは1ライン前の信号と置き替
えられる。
As mentioned above, the head switching position is usually set several lines before the vertical synchronization signal. Assuming that the head switching position is set 2.75 lines before the vertical synchronization signal within blanking, in most cases it will be between 6 lines before the vertical synchronization signal and the vertical synchronization signal even if the head switching position changes. Taking these points into consideration, the following modifications may be considered in order to simplify the circuit. The blanking signal 23 is a low level signal for a period including at least one line from the start of vertical blanking, the blanking signal 24 is a signal of opposite polarity to the signal 23, and the gate circuit 21'
and the blanking circuit 17' are omitted. In this way, during the period when the blanking signal 24 is at a high level, the areas before and after the head switching position are blanked to the pedestal potential, and one line at the beginning of vertical blanking is included within this period. No video signal is received. Furthermore, when the head switching position comes outside this period, the noise is replaced with the signal from one line before.

また、ゲート回路20を省略し、ドロツプアウ
ト補償回路5は、第1図の場合と同様に、ヘツド
切換え位置が垂直ブランキング内にあるときも動
作させておき、ブランキング回路17に供給する
ゲート信号幅をドロツプアウト補償回路に供給す
るゲート信号よりやや広目に設定し、ヘツド切換
え位置が垂直ブランキングの始まりの1ライン目
にあつて映像信号が現われた時はそれをブランキ
ング回路17でペデスタル電位にブランキングす
る様構成しても良い。
Further, the gate circuit 20 is omitted, and the dropout compensation circuit 5 is operated even when the head switching position is within vertical blanking, as in the case of FIG. The width is set slightly wider than the gate signal supplied to the dropout compensation circuit, and when the head switching position is on the first line at the start of vertical blanking and a video signal appears, the blanking circuit 17 transfers it to the pedestal potential. It may be configured so that blanking is performed.

更に、ドロツプアウト補償回路5を有しない装
置においては、垂直ブランキング期間はヘツド切
換え位置前後をペデスタル電位にブランキング
し、垂直ブランキング以外の期間ではブランキン
グしないようにすることにより、垂直ブランキン
グ内のヘツド切換えノイズを除去し、映像信号内
のヘツド切換えノイズは、ブランキングしたこと
により黒く広くならないで一定の水平位置の小さ
な点にとどめることができる。この時、垂直同期
信号期間は垂直同期信号レベルにブランキングす
るか、ブランキングしない様にした方が良い。
Furthermore, in a device that does not have the dropout compensation circuit 5, during the vertical blanking period, the areas before and after the head switching position are blanked to the pedestal potential, and by not blanking during periods other than vertical blanking, the vertical blanking By removing the head switching noise in the video signal, the head switching noise in the video signal can be kept at a small point at a constant horizontal position without becoming black and wide due to blanking. At this time, it is better to blank the vertical synchronizing signal period to the vertical synchronizing signal level or not blanking.

以上、2ヘツドヘリカルスキヤン型VTRにつ
いて本発明を説明したが、本発明は、複数のヘツ
ドを切換えて映像信号を記録再生するいかなる装
置にも応用できる。
Although the present invention has been described above with respect to a two-head helical scan type VTR, the present invention can be applied to any device that records and reproduces video signals by switching a plurality of heads.

以上のように本発明によれば、垂直ブランキン
グ内の切換えノイズを除去するとともに映像信号
がブランキング内に入るのを防ぎ、さらに垂直ブ
ランキング直後の映像ラインにヘツド切換えが来
た時はブランキング等をせずにそのままにし、そ
れ以外の映像ラインにヘツド切換えが来た時はド
ロツプアウト補償をすることにより、映像にノイ
ズが入ることなく、TBCの誤動作も防止できる
完全な再生映像信号を得ることができる。
As described above, according to the present invention, switching noise in vertical blanking is removed, video signals are prevented from entering the blanking, and further, when head switching occurs on a video line immediately after vertical blanking, blanking is performed. By leaving it as it is without performing ranking, etc., and performing dropout compensation when a head switch occurs on other video lines, you can obtain a perfect playback video signal without noise in the video and preventing TBC malfunctions. be able to.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は、従来のヘツド切換え方法を示す一実
施例のブロツク図、第2図および第3図は第1図
の各部の信号波形を示す図、第4図は、本発明の
一実施例のブロツク図、第5図は、第4図の各部
の信号波形を示す図である。 1,1′……ビデオヘツド、3……ヘツド切換
え回路、10……ヘツド切換え信号およびゲート
信号作成回路、17……ブランキング回路、19
……ブランキング信号作成回路、21……ゲート
回路。
FIG. 1 is a block diagram of an embodiment of a conventional head switching method, FIGS. 2 and 3 are diagrams showing signal waveforms at each part of FIG. 1, and FIG. 4 is an embodiment of the present invention. The block diagram of FIG. 5 is a diagram showing signal waveforms of each part of FIG. 4. 1, 1'...Video head, 3...Head switching circuit, 10...Head switching signal and gate signal generation circuit, 17...Blanking circuit, 19
...Blanking signal creation circuit, 21...Gate circuit.

Claims (1)

【特許請求の範囲】 1 複数個のヘツドを順次切換えて映像信号を記
録再生するに際し、再生時のヘツド切換え位置を
複合同期信号に重ならないところに設定する第1
の手段と、 ヘツド切換えノイズを含むに十分な幅を有する
ゲート信号を作成する第2の手段と、 垂直ブランキング期間と垂直ブランキング期間
終了後の1ラインの間、低レベルの第1の垂直ブ
ランキング信号を作成する第3の手段と、 再生映像信号の垂直同期信号部を除く垂直ブラ
ンキング期間、高レベルの第2の垂直ブランキン
グ信号を作成する第4の手段と、 再生映像信号の垂直同期信号部を除く前記垂直
ブランキング期間内に前記第2の手段の出力ゲー
ト信号が位置した場合は、前記出力ゲート信号と
第2の垂直ブランキング信号に基き、前記垂直ブ
ランキング期間内をペデスタル電位にクランプす
る第5の手段と、 前記垂直ブランキング期間と垂直ブランキング
期間終了後の1ラインの間の期間外に第2の手段
の出力ゲート信号が位置した場合は、前記出力ゲ
ート信号と第1の垂直ブランキング信号に基き、
第2の手段の出力ゲート信号の期間の再生映像信
号を一水平走査期間前の再生映像信号で置き換え
る第6の手段とを有し、 第2の手段の出力ゲート信号が再生映像信号の
垂直ブランキング直後のラインに位置した場合
は、第2の手段の出力ゲート信号の期間の再生映
像信号を一水平走査前の再生映像信号で置き換え
ないことを特徴とする映像信号の記録再生装置。
[Claims] 1. When recording and reproducing a video signal by sequentially switching a plurality of heads, a first method for setting the head switching position during reproduction to a location that does not overlap the composite synchronization signal.
means for creating a gate signal having a width sufficient to include head switching noise; a third means for creating a blanking signal; a fourth means for creating a second vertical blanking signal at a high level during a vertical blanking period excluding a vertical synchronization signal portion of the reproduced video signal; When the output gate signal of the second means is located within the vertical blanking period excluding the vertical synchronization signal section, the output gate signal of the second means is located within the vertical blanking period based on the output gate signal and the second vertical blanking signal. a fifth means for clamping to the pedestal potential; and when the output gate signal of the second means is located outside the period between the vertical blanking period and one line after the end of the vertical blanking period, the output gate signal and the first vertical blanking signal,
and a sixth means for replacing the reproduced video signal in the period of the output gate signal of the second means with the reproduced video signal from one horizontal scanning period earlier, wherein the output gate signal of the second means replaces the reproduced video signal in the period of the output gate signal of the reproduced video signal. A video signal recording and reproducing device characterized in that when the video signal is located on a line immediately after ranking, the reproduced video signal in the period of the output gate signal of the second means is not replaced with the reproduced video signal from one horizontal scan earlier.
JP57117272A 1982-07-05 1982-07-05 Recorder and reproducer for video signal Granted JPS598482A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57117272A JPS598482A (en) 1982-07-05 1982-07-05 Recorder and reproducer for video signal

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57117272A JPS598482A (en) 1982-07-05 1982-07-05 Recorder and reproducer for video signal

Publications (2)

Publication Number Publication Date
JPS598482A JPS598482A (en) 1984-01-17
JPH025354B2 true JPH025354B2 (en) 1990-02-01

Family

ID=14707646

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57117272A Granted JPS598482A (en) 1982-07-05 1982-07-05 Recorder and reproducer for video signal

Country Status (1)

Country Link
JP (1) JPS598482A (en)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2974677B2 (en) * 1988-03-30 1999-11-10 ソニー株式会社 Playback signal processing circuit
JP2585438B2 (en) * 1989-09-29 1997-02-26 シャープ株式会社 Display device
JPH03212081A (en) * 1990-01-17 1991-09-17 Sharp Corp Magnetic recording and reproducing device
JPH0485382U (en) * 1990-11-28 1992-07-24
JPH05276408A (en) * 1992-03-25 1993-10-22 Tokyo Electric Co Ltd Digitizing circuit for analog video signal

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5335512A (en) * 1976-09-13 1978-04-03 Sanyo Electric Co Ltd Drop-out compensating circuit

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5335512A (en) * 1976-09-13 1978-04-03 Sanyo Electric Co Ltd Drop-out compensating circuit

Also Published As

Publication number Publication date
JPS598482A (en) 1984-01-17

Similar Documents

Publication Publication Date Title
EP0151538B1 (en) Video tape recorder
JPH0123871B2 (en)
CA1208355A (en) Digital video tape recorder that can be used with different television systems
JPH025354B2 (en)
US4734792A (en) Record address data recording apparatus for use with a VTR or the like
JPH0127499B2 (en)
US5181125A (en) Apparatus for muting noise resulting from reproducing of a PCM audio signal recorded in an extension of a slant track containing a recorded video signal
JPH0632467B2 (en) VTR recording / reproducing video signal jitter detection method
JP2722736B2 (en) Video signal recording and playback device
JPH065937B2 (en) Video signal recording method, video signal recording apparatus, and recording / reproducing apparatus
JP2757390B2 (en) Video signal recording and playback device
JPH0628865Y2 (en) Image file playback circuit
JPS62108683A (en) Video signal switching system
JP2697108B2 (en) Magnetic recording / reproducing device
JPH0738711B2 (en) Magnetic recording / reproducing device
JPH0771262B2 (en) Magnetic recording / reproducing device
JPH0583982B2 (en)
JPS6148280A (en) Data reproducing device
JPS60206385A (en) Recording and reproducing device of video signal
JPH0750924B2 (en) Magnetic recording / reproducing method and apparatus
JPH04324167A (en) Magnetic recording and reproducing device
JPH03184485A (en) Reproducing signal processing circuit
JPH0622280A (en) Magnetic recording and reproducing device
JPH053675B2 (en)
JPH05236413A (en) Two-channel recorder