JPS5977558A - デ−タ転送方式 - Google Patents
デ−タ転送方式Info
- Publication number
- JPS5977558A JPS5977558A JP57188612A JP18861282A JPS5977558A JP S5977558 A JPS5977558 A JP S5977558A JP 57188612 A JP57188612 A JP 57188612A JP 18861282 A JP18861282 A JP 18861282A JP S5977558 A JPS5977558 A JP S5977558A
- Authority
- JP
- Japan
- Prior art keywords
- byte
- data
- word
- address
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Memory System (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は１ソードがｎバイトの主記憶からデータを読み
出して転送するデータ転送方式に関する。
出して転送するデータ転送方式に関する。
主■１】憶のアドレスがバイト単位で付されていて、ｎ
バイトで１ワードのデータとして取り扱う情報処理装置
において、主記憶内のデータ群がバイト境、界にｌｒ′
ｉかれていることがある。例え仁＋：、Ｉワードが４バ
イトの場合、上記データ群の先（７ｒｉバイトデータが
格納されている主記憶内のバイト位什′員」第１図に示
されるように４種類となる。この種のデータ群を主記憶
の他のアドレス領ＩＪＡ１． ｔたは内部メモリに転送
する場合、従来ケ」転β′、、対象データ群をバイト単
位で主記憶から６１〔１み出し、この読み出されたバイ
ト幣位のデータを逐次転送先のアドレス位置に■き込む
方式がとられていた。この場合、上記転送対象データｔ
ＩＣは、主；ｉｉＩ！憶内バイト境界位置に無関係に、
ｅｌＬ １図に示されているように転送先のワード境界
に格納されるのが一般的である。
バイトで１ワードのデータとして取り扱う情報処理装置
において、主記憶内のデータ群がバイト境、界にｌｒ′
ｉかれていることがある。例え仁＋：、Ｉワードが４バ
イトの場合、上記データ群の先（７ｒｉバイトデータが
格納されている主記憶内のバイト位什′員」第１図に示
されるように４種類となる。この種のデータ群を主記憶
の他のアドレス領ＩＪＡ１． ｔたは内部メモリに転送
する場合、従来ケ」転β′、、対象データ群をバイト単
位で主記憶から６１〔１み出し、この読み出されたバイ
ト幣位のデータを逐次転送先のアドレス位置に■き込む
方式がとられていた。この場合、上記転送対象データｔ
ＩＣは、主；ｉｉＩ！憶内バイト境界位置に無関係に、
ｅｌＬ １図に示されているように転送先のワード境界
に格納されるのが一般的である。
しかし、このような従来の方式では、１ノ々イトことに
上記ｔ、ｔ’、ｔからの読み出しが行なわれるため、■
ワードがｎバイトのシステムでは１ワード転送するのに
ｎ回の読み出しが必要となりデータ転送に長時間を要す
る欠点があった。
上記ｔ、ｔ’、ｔからの読み出しが行なわれるため、■
ワードがｎバイトのシステムでは１ワード転送するのに
ｎ回の読み出しが必要となりデータ転送に長時間を要す
る欠点があった。
本発明は上記事情に鑑みてなされたものでその目的は、
主記憶をワード単位でリードアクセスしても主記憶内の
転送対象データ群を転送先のワード境界にＭ４集して転
送でき、もって高送転送が可能なデータ転送方式を提供
することにある。
主記憶をワード単位でリードアクセスしても主記憶内の
転送対象データ群を転送先のワード境界にＭ４集して転
送でき、もって高送転送が可能なデータ転送方式を提供
することにある。
本発明は主記憶を１ワ一ド単位でリードアクセスすると
とにより、１バイト単位でアクセスする場合に比べて転
送対象データ群の読み出し時声の短縮を図っている。こ
の場合、転送対象データ群は必ずしもワード境界に置か
れているとは限らないだめ、本発明では当該転送対象デ
ータ群が転送先のワード境界に編集されて転送される構
成としている。そこで本発明では、主記憶のワード境界
から逐次読み出されるｎバイト構成の１ワードのデータ
を、転送対象プ゛−タイ＋’ｆの先υ０バイトデータの
主記憶アドレスの下位ｍ（ｍはｎ ＝ ２ｎ′を満足す
る整数）ビットで指定さｉするバイト１１位でローティ
トシフト回路により回転シフトさせ、この回転シフト結
果をｎノぐイトレジスタにラッチし、この１１／々イト
レヅスタのｎ個のバイト位１肖°からの出力のうち、所
定のｎ−１藺のパー（ト位１６からの出力をｎ−１／々
イトレジスクにラッチするようにしている。そして杢−
発明では、セレクタ回路により、ｎ−１バイトレノスタ
の１１−１個のバイト位置からのバー（１・出力とＩＩ
パ・イトレジスタの上記所定の１１−１バイト出力との
いずれか一方を対応する〕々イト位（？ｖ年単位上記主
記憶アドレスの下位ｍビットに応じて選択し、この選択
結果であるｎ−１バイトのデータと、ｊ二Ｈｉ２ｎバイ
トレグスタの１１個のバイト位（１°゛１からの出力の
うち上ＭＯ所足のｎ−１個のバイトｒ〜’ｉ： ｉｅｔ
、を除くバイト位置からの１バイト出力とを、当該バイ
ト出力が１ワードの最後尾バイト位置、にくるように連
結し、この連結さＪまたｎバイトのデータを１ワードの
データとじて転送することにより、転送対象データ群が
転送先のワード境界に編集されて転送されるようにして
いる。
とにより、１バイト単位でアクセスする場合に比べて転
送対象データ群の読み出し時声の短縮を図っている。こ
の場合、転送対象データ群は必ずしもワード境界に置か
れているとは限らないだめ、本発明では当該転送対象デ
ータ群が転送先のワード境界に編集されて転送される構
成としている。そこで本発明では、主記憶のワード境界
から逐次読み出されるｎバイト構成の１ワードのデータ
を、転送対象プ゛−タイ＋’ｆの先υ０バイトデータの
主記憶アドレスの下位ｍ（ｍはｎ ＝ ２ｎ′を満足す
る整数）ビットで指定さｉするバイト１１位でローティ
トシフト回路により回転シフトさせ、この回転シフト結
果をｎノぐイトレジスタにラッチし、この１１／々イト
レヅスタのｎ個のバイト位１肖°からの出力のうち、所
定のｎ−１藺のパー（ト位１６からの出力をｎ−１／々
イトレジスクにラッチするようにしている。そして杢−
発明では、セレクタ回路により、ｎ−１バイトレノスタ
の１１−１個のバイト位置からのバー（１・出力とＩＩ
パ・イトレジスタの上記所定の１１−１バイト出力との
いずれか一方を対応する〕々イト位（？ｖ年単位上記主
記憶アドレスの下位ｍビットに応じて選択し、この選択
結果であるｎ−１バイトのデータと、ｊ二Ｈｉ２ｎバイ
トレグスタの１１個のバイト位（１°゛１からの出力の
うち上ＭＯ所足のｎ−１個のバイトｒ〜’ｉ： ｉｅｔ
、を除くバイト位置からの１バイト出力とを、当該バイ
ト出力が１ワードの最後尾バイト位置、にくるように連
結し、この連結さＪまたｎバイトのデータを１ワードの
データとじて転送することにより、転送対象データ群が
転送先のワード境界に編集されて転送されるようにして
いる。
以下、本発明の一実施例を図面を参照して説明する。第
１図は本発明が適用される情報処理装置の要部構成を示
すもので、１０は１ノ々イト単位でアドレスが付され、
１ワードが例えば４（ｎ＝４）バイトの主記憶である。
１図は本発明が適用される情報処理装置の要部構成を示
すもので、１０は１ノ々イト単位でアドレスが付され、
１ワードが例えば４（ｎ＝４）バイトの主記憶である。
２０は主記憶１０に対するアドレス（メモリアドレス）
が保持されるメモリアドレスレジスタ（以下、ＭＡＲと
称する）である。ＭＡＲ２ｏにはその保持内容を＋４す
る機能が旬月されている。３０は主記憶１０から読み出
されるデータ群中の転送対象データ群を転送先のワード
境界に編集する編集部である。編集部３０には主記憶１
０からの１ワードの読み出しデータ、ＭＡＲ２０の保持
内容の下位２（ｍ＝２）ビット、更にはセット信号ＬＯ
ＡＤ 、 ＬＤＢＦが供給される。４０は編集部３０の
編集出力である１ワード（４・くイ）−３２ビツト）の
データが上記セット信号ＬＤＢＦに応じて格納される内
部メモリ（以下、ＤＢＦと称する）、６０はＤＢＦ ４
０のアドレスをワード単位で指定するアドレスレジスタ
（以下、ＤＢＩと称する）でｋ・る。ＤＢＩ ５０には
その保持内容’ｒ（＋１する機能が旬月されている。６
ｏ１ｄパスラインであり、ＭＡ、Ｒ２０、Ｉ）ＢＩ ５
０にセットさ１１るアドレスなどの転送路である。
が保持されるメモリアドレスレジスタ（以下、ＭＡＲと
称する）である。ＭＡＲ２ｏにはその保持内容を＋４す
る機能が旬月されている。３０は主記憶１０から読み出
されるデータ群中の転送対象データ群を転送先のワード
境界に編集する編集部である。編集部３０には主記憶１
０からの１ワードの読み出しデータ、ＭＡＲ２０の保持
内容の下位２（ｍ＝２）ビット、更にはセット信号ＬＯ
ＡＤ 、 ＬＤＢＦが供給される。４０は編集部３０の
編集出力である１ワード（４・くイ）−３２ビツト）の
データが上記セット信号ＬＤＢＦに応じて格納される内
部メモリ（以下、ＤＢＦと称する）、６０はＤＢＦ ４
０のアドレスをワード単位で指定するアドレスレジスタ
（以下、ＤＢＩと称する）でｋ・る。ＤＢＩ ５０には
その保持内容’ｒ（＋１する機能が旬月されている。６
ｏ１ｄパスラインであり、ＭＡ、Ｒ２０、Ｉ）ＢＩ ５
０にセットさ１１るアドレスなどの転送路である。
？ｒｔ ３図は編集部３０の構成を具体的に示すもので
、３１０はＭＡＲ；ｔ Ｏの保持内容の下（＋７： ２
ビｙ１がセット信号ＬＯＡＩ）に応じてロードされるレ
ジスタ（以Ｆ、、ＭＡＲ８と称する）である。
、３１０はＭＡＲ；ｔ Ｏの保持内容の下（＋７： ２
ビｙ１がセット信号ＬＯＡＩ）に応じてロードされるレ
ジスタ（以Ｆ、、ＭＡＲ８と称する）である。
３２０は３２ビツト（４バイト）の左ローティトシフト
回路（以下、ＳＦＴと称する）である。
回路（以下、ＳＦＴと称する）である。
ＳＦ’ｌ’ 、’ｌ ２０１よ上記１意ＪＯからの１ワ
ード（４・４イト）の読み出しデータをＭＡＲ８３７０
の保持内容に応じて１バイ） 、Ｑ”−位で回転シフト
するようになっている。本実施例においてＳＦＴ ｓ
２ 。
ード（４・４イト）の読み出しデータをＭＡＲ８３７０
の保持内容に応じて１バイ） 、Ｑ”−位で回転シフト
するようになっている。本実施例においてＳＦＴ ｓ
２ 。
（」、ム’ＩＡＲ８；？ ７０の保持内容が’ （１０
” 、”０１”。
” 、”０１”。
” ］ ０ ” 、 ’“１１″のときそれぞれ左に０
バイ回路でも同様のシフト出力結果が得られるととは明
らかである。
バイ回路でも同様のシフト出力結果が得られるととは明
らかである。
３３０はＳＦＴ ３２ ｏの出力がセット信号１］）Ｂ
Ｆに応じて保持される３２ビツト（４バイト）のレジス
タ（以下、ＲＥＧ−Ａと称する）、３４ｏｌｄ、ｎｐ：
ａ−ｈ 、９ 、？ ｏ ｏ出力の上位２４ビツト（３
バイト）が上記セット信号ＩＪ）ＢＦに応じて保持され
る２４ビツト（３バイト）のレジスタ（以下、ＲＥＧ
−Ｂと称する）である。３５０はデータセレクタ（以下
、ＳＥＬと称する）３５１〜３５３からなるセレクタ回
路である。ＳＥＬ ３５１の入力端子ＡにはＲＥＧ−Ａ
ｓ 、？ ｏの出力の」三位（先頭の）１バイト（バ
イト位ｉ ＢＰＯのバイドブ゛−タ）が供給され、同じ
く入力端子Ｂには■ｊｐ：ａ−ｎ ｓ ４゜の出力の」
１位１パイｌ−（バイト位置１１Ｐｎのバイトデータ）
が供給される。また、ＳＥＬ 、９．５２の入力端子Ａ
にはＲＥＧ−Ａ ３３０の出力の次の１バイト（バイト
位置ＢＰ１０パイトチ゛−タ）が供給され、同じく入力
端子ＢにはＲＥＧ−Ｂ ３４０の出力のン欠の１パイ］
・（バイト位１？ｉ’？１ｌＰ１のバイトデータ）が伊
−給され７る。更にＳＥＬ 、？ ５．９の入力端子Ａ
に１．Ｉ ＲＥＧ−Ａ 、９３０の出力の更に次の１バ
イト（バイト位ｆｐＢＩ’２のバイトｙ″−タ）が供給
さＪｌ、同じく入力端子ＢにはＲＥＧ−Ｂ Ｊ ４０の
出力の更に次σ月バイト、す外わら下位の１バイト（バ
イト位（ｈ゛、ＢＦ２のバイトデータ）が供給される。
Ｆに応じて保持される３２ビツト（４バイト）のレジス
タ（以下、ＲＥＧ−Ａと称する）、３４ｏｌｄ、ｎｐ：
ａ−ｈ 、９ 、？ ｏ ｏ出力の上位２４ビツト（３
バイト）が上記セット信号ＩＪ）ＢＦに応じて保持され
る２４ビツト（３バイト）のレジスタ（以下、ＲＥＧ
−Ｂと称する）である。３５０はデータセレクタ（以下
、ＳＥＬと称する）３５１〜３５３からなるセレクタ回
路である。ＳＥＬ ３５１の入力端子ＡにはＲＥＧ−Ａ
ｓ 、？ ｏの出力の」三位（先頭の）１バイト（バ
イト位ｉ ＢＰＯのバイドブ゛−タ）が供給され、同じ
く入力端子Ｂには■ｊｐ：ａ−ｎ ｓ ４゜の出力の」
１位１パイｌ−（バイト位置１１Ｐｎのバイトデータ）
が供給される。また、ＳＥＬ 、９．５２の入力端子Ａ
にはＲＥＧ−Ａ ３３０の出力の次の１バイト（バイト
位置ＢＰ１０パイトチ゛−タ）が供給され、同じく入力
端子ＢにはＲＥＧ−Ｂ ３４０の出力のン欠の１パイ］
・（バイト位１？ｉ’？１ｌＰ１のバイトデータ）が伊
−給され７る。更にＳＥＬ 、？ ５．９の入力端子Ａ
に１．Ｉ ＲＥＧ−Ａ 、９３０の出力の更に次の１バ
イト（バイト位ｆｐＢＩ’２のバイトｙ″−タ）が供給
さＪｌ、同じく入力端子ＢにはＲＥＧ−Ｂ Ｊ ４０の
出力の更に次σ月バイト、す外わら下位の１バイト（バ
イト位（ｈ゛、ＢＦ２のバイトデータ）が供給される。
本実施例においてＳＥＬ 、？ ５１〜３５３は後述Ｊ
゛る選択調号が０″′のときへ入力を選択し２、１”の
ときＢ入力を選択するよう（てなっている。ＳＪすＬ３
５１〜，９６３はＤＢＦ ４０の４つのバイト位（ｉ’
ＪＢＰＱ〜１３Ｐ５のうちの上ｒ伝の３つのバイト位置
１３Ｉ）０− ＢＦ２に１対１で対応しでＨｙ′りられ
ている。ヰだ、Ｉ）Ｂｌｉ’ ４０の下位（最後尾）の
バイト位置ＢＰ３にはＲＢＧ−Ａ ３．９０の下位（最
後蔦）のパイ） ６＞僅ＢＰ５が対応１〜ている。、？
６０はオーｙ’ｒ” −＋−（にＪ、下、ＯＲと称す
る）３６ノ、排他的論理１１１回路（以下、ｐ；ｘｏｌ
ｔと称する）３６２、アンドケ゛−ト（以下、ＡＮＤと
称する）３６３、・インバータ（以下、■と称する）３
６４からなるデコード回路（ＲＯＭ″′Ｃ構成してもよ
い）で４）る。デコード回路、７６０はＭＡＲ８、’？
７０の保持内容をデコードしてＳＥＬ ３５１〜３５
３を別々に選択制御するだめの３１Φの選択制御信号を
出力するようになっている。Δ４ＡＲ８３１０の保持内
容とＳＥＬ 、？ ５１〜３５３の選択出力（Ａ′また
はＢ）との関係は次の表に示される通りである。
゛る選択調号が０″′のときへ入力を選択し２、１”の
ときＢ入力を選択するよう（てなっている。ＳＪすＬ３
５１〜，９６３はＤＢＦ ４０の４つのバイト位（ｉ’
ＪＢＰＱ〜１３Ｐ５のうちの上ｒ伝の３つのバイト位置
１３Ｉ）０− ＢＦ２に１対１で対応しでＨｙ′りられ
ている。ヰだ、Ｉ）Ｂｌｉ’ ４０の下位（最後尾）の
バイト位置ＢＰ３にはＲＢＧ−Ａ ３．９０の下位（最
後蔦）のパイ） ６＞僅ＢＰ５が対応１〜ている。、？
６０はオーｙ’ｒ” −＋−（にＪ、下、ＯＲと称す
る）３６ノ、排他的論理１１１回路（以下、ｐ；ｘｏｌ
ｔと称する）３６２、アンドケ゛−ト（以下、ＡＮＤと
称する）３６３、・インバータ（以下、■と称する）３
６４からなるデコード回路（ＲＯＭ″′Ｃ構成してもよ
い）で４）る。デコード回路、７６０はＭＡＲ８、’？
７０の保持内容をデコードしてＳＥＬ ３５１〜３５
３を別々に選択制御するだめの３１Φの選択制御信号を
出力するようになっている。Δ４ＡＲ８３１０の保持内
容とＳＥＬ 、？ ５１〜３５３の選択出力（Ａ′また
はＢ）との関係は次の表に示される通りである。
次に本発明の一実施例の動作を、第４図に示されるよう
に主記憶１０の１０２番ｔ１１．ｌ、〜１（）９番地に
格納されている（バイトデータＪ〜Ｂ ｔ／ｒ ）８バ
イトのデータを、１．）ＢＦ ４０のワード（３２ビツ
ト）境界に合せて当１ｆ（ＤＢＦ４０Ｖｃ格納する場合
を例にとり、第５図（イ）〜に）の状態図を参照し−Ｃ
ｉ’ｉ（ｉ’、明する。
に主記憶１０の１０２番ｔ１１．ｌ、〜１（）９番地に
格納されている（バイトデータＪ〜Ｂ ｔ／ｒ ）８バ
イトのデータを、１．）ＢＦ ４０のワード（３２ビツ
ト）境界に合せて当１ｆ（ＤＢＦ４０Ｖｃ格納する場合
を例にとり、第５図（イ）〜に）の状態図を参照し−Ｃ
ｉ’ｉ（ｉ’、明する。
まず、ｈＩＡＩｌ ２０およびＤＢＩ 、５０にそれぞ
れ初ｊ（１１値がセットされる。Δ４ＡＲ２０に対する
初期値は、転送対９邊となる８バイトのプ゛−夕の先頭
パイドブ゛−夕である・ぐイトテ゛−夕１の主記憶ｌ。
れ初ｊ（１１値がセットされる。Δ４ＡＲ２０に対する
初期値は、転送対９邊となる８バイトのプ゛−夕の先頭
パイドブ゛−夕である・ぐイトテ゛−夕１の主記憶ｌ。
内゛アト１／スで心り、この場合にｒ、ｌ、ｒ１０２Ｊ
（１０、ｌＡ表示）である。一方、Ｉ）ＢＩ ５０ Ｋ
： ＊’Ｊする初期値Ｃよｒ’ （ｌ Ｊ （１（＋進
表示）である。次にセット信号ＬＯＡＩ）により、ＭＡ
Ｒ２０の保持内容の下位２ビツトがＭＡＩ？、Ｓ ３７
０にロードさノ１．る。ＭＡＩ１２゜の保持内容が１０
進表示でｒ１０２１の、１ふ）合、当該保持内容の下位
２ビツト０、１０“（２進数）−Ｃアリ、（、ｌ’ｉ７
−カッチＭへＩｔＳ ３Ｊｏ Ｉｇ−は” １０ ”（
２進数）がローｌ゛されることになる。ＭＡＪ＋、８．
１７０の内容が°’ １０ ”の９、゛を合、ＳＦＴ
、９．９０は入力データを左に２パイ）（１６ビツト）
回転シフトするように州外：される。回じ（ＳＥＬ ３
５１〜３．う３ばそれ−ｔ゛れＢ入力、Ｂ入力、へ入力
を８択４るように指定される。
（１０、ｌＡ表示）である。一方、Ｉ）ＢＩ ５０ Ｋ
： ＊’Ｊする初期値Ｃよｒ’ （ｌ Ｊ （１（＋進
表示）である。次にセット信号ＬＯＡＩ）により、ＭＡ
Ｒ２０の保持内容の下位２ビツトがＭＡＩ？、Ｓ ３７
０にロードさノ１．る。ＭＡＩ１２゜の保持内容が１０
進表示でｒ１０２１の、１ふ）合、当該保持内容の下位
２ビツト０、１０“（２進数）−Ｃアリ、（、ｌ’ｉ７
−カッチＭへＩｔＳ ３Ｊｏ Ｉｇ−は” １０ ”（
２進数）がローｌ゛されることになる。ＭＡＪ＋、８．
１７０の内容が°’ １０ ”の９、゛を合、ＳＦＴ
、９．９０は入力データを左に２パイ）（１６ビツト）
回転シフトするように州外：される。回じ（ＳＥＬ ３
５１〜３．う３ばそれ−ｔ゛れＢ入力、Ｂ入力、へ入力
を８択４るように指定される。
次に、主ｎ１２憶１０の内容を１ワ一ド単位でワク１の
主記憶１０内アドレス（「］０２」番地）の下位２ビツ
トがマスクされたアドレス（この場合ｒｌｏＯＪ番地と
なる）がＭＡＲ２ｏにセットされる。これで初期設定が
終了し、装置内各部の状態は第５図（イ）に示される通
りとなる。
主記憶１０内アドレス（「］０２」番地）の下位２ビツ
トがマスクされたアドレス（この場合ｒｌｏＯＪ番地と
なる）がＭＡＲ２ｏにセットされる。これで初期設定が
終了し、装置内各部の状態は第５図（イ）に示される通
りとなる。
この状態で主記憶１（）にリード信号が供給されると共
にセット信号ＩＪ）ｌかＲＥＧ−Ａ 、？ 、？ ０、
■汀：Ｇ−Ｂ、？ ４ｏ、およびＩ）ＢＦ’ ４０に供
給される。
にセット信号ＩＪ）ｌかＲＥＧ−Ａ 、？ 、？ ０、
■汀：Ｇ−Ｂ、？ ４ｏ、およびＩ）ＢＦ’ ４０に供
給される。
この結果、上記ｉ、Ｃｆ１０の１００訃池のワード位置
の１ワードのデータ、スなわちバイトデータＸ１＋ Ｘ
２ 、］、 ＋ ２からなる３２ビツトのデータが主記
憶１０から読み出されてＳＦＴ ３２０１／Ｃ導かｔｌ
、ＳＦＴ 、？ ２０で左１６ビツト（２バイト）回転
シフトされる。これによりＳＦＴ 、？ ２０の出力＆
ｊｌ 、 ２ 、 Ｘ、、 Ｘ２となり、このデータ
１．２゜ＸＩ ＋ Ｘ２は上記セット信号ＬＤＢＦの夕
・ｆミンクで第５図（ロ）に示されるようにＲＥＧ−Ａ
３．？ ０にロードされる。そして、上述したリード
信号およびセット信号ＬＤＢＦが出力され、主記憶１０
からのＵｌ’ｒみ出しデータがＴｔＥＧ−Ａ 、？ 、
？ ０にロードされプこ１・いＭ、ＡＲ２ｏ、ＤｎＩ
５０の各内容かそれぞれ＋４、−１−．１さｉする。こ
れによりＭＡＴえ２０．Ｉ）ＢＩ５０の名内容（、］、
それぞれ１１０４香地１香地となる。
の１ワードのデータ、スなわちバイトデータＸ１＋ Ｘ
２ 、］、 ＋ ２からなる３２ビツトのデータが主記
憶１０から読み出されてＳＦＴ ３２０１／Ｃ導かｔｌ
、ＳＦＴ 、？ ２０で左１６ビツト（２バイト）回転
シフトされる。これによりＳＦＴ 、？ ２０の出力＆
ｊｌ 、 ２ 、 Ｘ、、 Ｘ２となり、このデータ
１．２゜ＸＩ ＋ Ｘ２は上記セット信号ＬＤＢＦの夕
・ｆミンクで第５図（ロ）に示されるようにＲＥＧ−Ａ
３．？ ０にロードされる。そして、上述したリード
信号およびセット信号ＬＤＢＦが出力され、主記憶１０
からのＵｌ’ｒみ出しデータがＴｔＥＧ−Ａ 、？ 、
？ ０にロードされプこ１・いＭ、ＡＲ２ｏ、ＤｎＩ
５０の各内容かそれぞれ＋４、−１−．１さｉする。こ
れによりＭＡＴえ２０．Ｉ）ＢＩ５０の名内容（、］、
それぞれ１１０４香地１香地となる。
次に、丙ひ主ＨＩＬ惰１０にリード信号が供給さ」１．
ると共にセット信号Ｌｌ）ｎＦがＩＧ−Ａ 、’（３０
、Ｒｉ：＋；−Ｉ（、？ ４ｏ、およびＩ）ＢＦ ４０
に供給される。
ると共にセット信号Ｌｌ）ｎＦがＩＧ−Ａ 、’（３０
、Ｒｉ：＋；−Ｉ（、？ ４ｏ、およびＩ）ＢＦ ４０
に供給される。
この結果、ＲＦ；に−Ａ ３３ｏに保持されていだ３２
ビット（４バイト）のデータ１，２．Ｘ、、、Ｘ２のり
ら」三位２４ビ、ト（３・マイト）のデータ１ 。
ビット（４バイト）のデータ１，２．Ｘ、、、Ｘ２のり
ら」三位２４ビ、ト（３・マイト）のデータ１ 。
２ ＋ ＸＩがＩｔＦＫ；−１１３５０にロー ドされ
る。また、データＸＩを・自む下位１６ビツト（２）ぐ
イト）の“ｉ” ｌ ＸＩ ＋ Ｘ２カ（ｘ、ｉ！、
８１３５３を経１１）シ、Ｘ２ｔよその且ま）１月ＩＦ
’ ４０の１番Ｊ山のノ々イ トイτｉ ｆ＋４Ｂ１１
２ 、 ＢＦ３に１１）き込壕れる。−また、上記１．
童ＪＯσ） ］ ０４香地のワード位置の１ワー１−”
のプ′−タ、−ｊなわちパ・イトテ゛−タ、１，４，５
＋６７５＼らなる３ ２ ヒ、、 ） （１）７” −
夕がＳＦＴ 、９２０で左１６ビ。
る。また、データＸＩを・自む下位１６ビツト（２）ぐ
イト）の“ｉ” ｌ ＸＩ ＋ Ｘ２カ（ｘ、ｉ！、
８１３５３を経１１）シ、Ｘ２ｔよその且ま）１月ＩＦ
’ ４０の１番Ｊ山のノ々イ トイτｉ ｆ＋４Ｂ１１
２ 、 ＢＦ３に１１）き込壕れる。−また、上記１．
童ＪＯσ） ］ ０４香地のワード位置の１ワー１−”
のプ′−タ、−ｊなわちパ・イトテ゛−タ、１，４，５
＋６７５＼らなる３ ２ ヒ、、 ） （１）７” −
夕がＳＦＴ 、９２０で左１６ビ。
ト（２バイト）回転シフトされ、そ０ロ３ブＪ５゜＋３
，３．４がＲＥＧ−Ａ ３３θしζロート９さオＬる（
第５図（ハ）参照）。そして、前述した場合と１行１様
にＭＡＩ乞２０、ＤＢＩ ５０の各内容がそｉｚぞノ］
２→−４、＋１される。これによりＭＡＲｚθ、Ｉ）Ｉ
ＩＩ ５０の各内♀φケ」それぞれ１０８番地、２：？
ｌ♀」ｌｂ、と々る。
，３．４がＲＥＧ−Ａ ３３θしζロート９さオＬる（
第５図（ハ）参照）。そして、前述した場合と１行１様
にＭＡＩ乞２０、ＤＢＩ ５０の各内容がそｉｚぞノ］
２→−４、＋１される。これによりＭＡＲｚθ、Ｉ）Ｉ
ＩＩ ５０の各内♀φケ」それぞれ１０８番地、２：？
ｌ♀」ｌｂ、と々る。
次に、再び主記憶１０にリード信号力ＳＩＱ給されると
共にセット信号ＬＤＢＦがＲＥＧ−Ａ ３３０、ＲＥＧ
−Ｂ 、？ ４ ｏ、およびＩ）ＢＦ ４０しこ供大合
さｉＬる。
共にセット信号ＬＤＢＦがＲＥＧ−Ａ ３３０、ＲＥＧ
−Ｂ 、？ ４ ｏ、およびＩ）ＢＦ ４０しこ供大合
さｉＬる。
この結果、ＲＥＧ−Ｂ 、？ ４０に保持されていた２
４ビツト（３）ぐイト）のデータ１ ＋ ２ ＋ ｘ
、のうち上位１６ビツト（２）々イト）のデータ１，２
７５；（デ・−夕１は５ＥＩＪ ３５１を、データ２
＆：ｌ： ５ＥＬ３５２をそわ、ぞれ経由し） ＤＢＦ
４ ｏの２番ｊ也のバイト位ＩｒｅＢｔ’ｏ 、 ｕ
ｐｌにν１き込まｊ＋−る。このとき、■也ＥＧ−Ａ
；？ ３０に保持されて１．／）だ３２ビツト（４バイ
ト）のデータ５１６１３１４のうち下位１６ビツト（２
）ぐイト）のデータ３，４力く（データ３はＳＥＬ Ｊ
５３を経由し、プロータ４ｄ：そのまま） ＤＢＦ
４ ｏの２香地の・ぐイト（ＳγＩＩＱ、ＢＦ７゜ＢＦ
３に書き込まれる。ま屹■化ＥＧ−Ａ 、？ 、？ ０
−／）為らの上記３２ビアトのデータ５，６，３．４の
うち−ＪニイΩ２４ヒ“ットのプ゛−夕５ ＋ ６ ＋
３がＲＥＧ −Ｂ５４０にロードさｔｌ、まだ、主記
憶１ｏＯｉｏｓ番Ｊ１れのワード位置の１ワードのデー
タ、すなわちパイドブ゛−夕７ 、／？ 、９．１０か
らなる３２ビツトのデータがＳＦ”Ｉ’ 、９２０で左
１６ビツト（２バイト）回転シフトされ、ぞの出力９゜
１、０ 、７ 、８がＲ１”：Ｇ−Ａ 、？ 、？ ０
にロー１″される（第５図に）参照）。そして、ＭＡＩ
也２θ、ＤＢＩ５０の各内容がぞ；ｆｌｕ’れ＋４、＋
１される。
４ビツト（３）ぐイト）のデータ１ ＋ ２ ＋ ｘ
、のうち上位１６ビツト（２）々イト）のデータ１，２
７５；（デ・−夕１は５ＥＩＪ ３５１を、データ２
＆：ｌ： ５ＥＬ３５２をそわ、ぞれ経由し） ＤＢＦ
４ ｏの２番ｊ也のバイト位ＩｒｅＢｔ’ｏ 、 ｕ
ｐｌにν１き込まｊ＋−る。このとき、■也ＥＧ−Ａ
；？ ３０に保持されて１．／）だ３２ビツト（４バイ
ト）のデータ５１６１３１４のうち下位１６ビツト（２
）ぐイト）のデータ３，４力く（データ３はＳＥＬ Ｊ
５３を経由し、プロータ４ｄ：そのまま） ＤＢＦ
４ ｏの２香地の・ぐイト（ＳγＩＩＱ、ＢＦ７゜ＢＦ
３に書き込まれる。ま屹■化ＥＧ−Ａ 、？ 、？ ０
−／）為らの上記３２ビアトのデータ５，６，３．４の
うち−ＪニイΩ２４ヒ“ットのプ゛−夕５ ＋ ６ ＋
３がＲＥＧ −Ｂ５４０にロードさｔｌ、まだ、主記
憶１ｏＯｉｏｓ番Ｊ１れのワード位置の１ワードのデー
タ、すなわちパイドブ゛−夕７ 、／？ 、９．１０か
らなる３２ビツトのデータがＳＦ”Ｉ’ 、９２０で左
１６ビツト（２バイト）回転シフトされ、ぞの出力９゜
１、０ 、７ 、８がＲ１”：Ｇ−Ａ 、？ 、？ ０
にロー１″される（第５図に）参照）。そして、ＭＡＩ
也２θ、ＤＢＩ５０の各内容がぞ；ｆｌｕ’れ＋４、＋
１される。
どのように本実施例によれ？Ｊ： 、転送対象となる主
記憶１０内のデータ群がワード境界に置かれてい２ｉい
にもかかわらず、これら転送対象データ群をＤＢＦ ４
０のワード境界に編集して転送“４ることができる。し
かも本実施例でケよ、主記憶１０内の８バイトのデータ
を転送するのに主記憶１０を３回リードアクセスするだ
けでよいだめ、高速転送が可能となる。なお、転送苅象
フ゛−夕ＦｉＹが主記憶）０の１ノード境界に１１７か
れている１ｅ１合には、上記４八１ｏに対するリードア
クセス回数が１回少なくなることは明らかである。
記憶１０内のデータ群がワード境界に置かれてい２ｉい
にもかかわらず、これら転送対象データ群をＤＢＦ ４
０のワード境界に編集して転送“４ることができる。し
かも本実施例でケよ、主記憶１０内の８バイトのデータ
を転送するのに主記憶１０を３回リードアクセスするだ
けでよいだめ、高速転送が可能となる。なお、転送苅象
フ゛−夕ＦｉＹが主記憶）０の１ノード境界に１１７か
れている１ｅ１合には、上記４八１ｏに対するリードア
クセス回数が１回少なくなることは明らかである。
ところで前記実施例では主記憶１０内のバイトデータ１
〜８（８バイト）を転送する場合について説明したが、
次のパイトデーク９以降のブ゛−タ群も続りて転送する
には前述しプζ動作を繰り返せばよい。なお、ＤＢＦ
４０のワード境界に格納されたデータ群は】ワード単位
で読み出され、例えば図示せぬ演算回路での演算処理に
用いられる。まだ主記憶ＪＯ内のデータ群を主記憶１０
内の他の領域に転送するｊ船台であれば、ＤＢＦ ４０
に格納されたデータ群を１ワ一ド単位で読み出して主記
憶１０に転送すればよい。このとき主記憶１０に対し、
１ワ３−ド単位で書き込みが行なえる。なお、先頭の１
ワードを１）ｎＦ４０の何番地から読み出すかは、ＭＡ
Ｒ８３ｆ Ｏの内容で決定できる。本実施例の場合、Ｍ
ＡＲ８，９１゜の内容が１１００ Ｎ、すなわち転送対
象データ群が主記憶１０のワード境界に置かれていれば
ＤＢＦ ４０の１番地からとなり、同じ＜ ” ｏ ｏ
″′′以外なわち転送対象データ群が主記憶１０のソー
１９境界ににかれていなけれげＤＢＦ ４０の２番地か
らとなることは明らかである。
〜８（８バイト）を転送する場合について説明したが、
次のパイトデーク９以降のブ゛−タ群も続りて転送する
には前述しプζ動作を繰り返せばよい。なお、ＤＢＦ
４０のワード境界に格納されたデータ群は】ワード単位
で読み出され、例えば図示せぬ演算回路での演算処理に
用いられる。まだ主記憶ＪＯ内のデータ群を主記憶１０
内の他の領域に転送するｊ船台であれば、ＤＢＦ ４０
に格納されたデータ群を１ワ一ド単位で読み出して主記
憶１０に転送すればよい。このとき主記憶１０に対し、
１ワ３−ド単位で書き込みが行なえる。なお、先頭の１
ワードを１）ｎＦ４０の何番地から読み出すかは、ＭＡ
Ｒ８３ｆ Ｏの内容で決定できる。本実施例の場合、Ｍ
ＡＲ８，９１゜の内容が１１００ Ｎ、すなわち転送対
象データ群が主記憶１０のワード境界に置かれていれば
ＤＢＦ ４０の１番地からとなり、同じ＜ ” ｏ ｏ
″′′以外なわち転送対象データ群が主記憶１０のソー
１９境界ににかれていなけれげＤＢＦ ４０の２番地か
らとなることは明らかである。
ま／乙、前記実施例ではデータバッファとしてのＤＩ種
゛４０を設け７ｙ場合について説明したが必ずしも必要
でない。寸だ、ＭＡＲ８，９１０の内容が” ＋３０
”でない場合、すなわち転送対象データ群が主ｊｊＬ−
＋ ｊｒは１０のワード境界に１１′／かれていない堝
ｆ子、セレクタ回路３０から最初にノフ４択出力され毬
ｊ゛−夕とＲＴｊ；Ｇ−Ａ ３３０のバイト位置ＢＰ、
から」′１↓初に出力されるう−夕との連結イＨ報（前
記実施例でＱ、１、＊ ＩＸ、ＩＸ２、事は不確定）が
Ｉ）ＢＦ ｎ 。
゛４０を設け７ｙ場合について説明したが必ずしも必要
でない。寸だ、ＭＡＲ８，９１０の内容が” ＋３０
”でない場合、すなわち転送対象データ群が主ｊｊＬ−
＋ ｊｒは１０のワード境界に１１′／かれていない堝
ｆ子、セレクタ回路３０から最初にノフ４択出力され毬
ｊ゛−夕とＲＴｊ；Ｇ−Ａ ３３０のバイト位置ＢＰ、
から」′１↓初に出力されるう−夕との連結イＨ報（前
記実施例でＱ、１、＊ ＩＸ、ＩＸ２、事は不確定）が
Ｉ）ＢＦ ｎ 。
などの転送先に嗜かれるのを禁止するようにしでも、し
い。逆に、転送先においてデータ取り込みヲ〃ミ止する
ようにしてもよい。
い。逆に、転送先においてデータ取り込みヲ〃ミ止する
ようにしてもよい。
」、た、前１：己実Ｆｉｌ・ｉ １９ｊｌでは転送先の
ワード境界に゛編シ（−シで転送−する場合について説
明しだが、・フィト転送とソード転送とを組み合せても
よい。
ワード境界に゛編シ（−シで転送−する場合について説
明しだが、・フィト転送とソード転送とを組み合せても
よい。
−Ｊなわ１）上記１，０と主記憶との間で互いに異なる
・Ｒ−１＋・境界のデ゛−タ群を転送するとき、まず転
送先の１ノ〜ド境界ずれをバイト転送で処理した後、次
に前述した方式によりデータ編集しながらワード転送す
る。こうすることにより、高速転送が可能となる。
・Ｒ−１＋・境界のデ゛−タ群を転送するとき、まず転
送先の１ノ〜ド境界ずれをバイト転送で処理した後、次
に前述した方式によりデータ編集しながらワード転送す
る。こうすることにより、高速転送が可能となる。
更に前記実施例では、本発明を１ワードが４バイトの主
記憶を備えた情報処理装量に適用した場合について説明
しだが、本発明な」、１ワードがｎバイトの主記憶を１
６１１えた情＜’ｌζ処理装置１ｊ全般に適用できる。
記憶を備えた情報処理装量に適用した場合について説明
しだが、本発明な」、１ワードがｎバイトの主記憶を１
６１１えた情＜’ｌζ処理装置１ｊ全般に適用できる。
この場合、ローティトシフト回路としてｎバイトのロー
ティトシフト回路を用い、転送対象プ゛−タ群の先頭バ
イトデータの置かれている主記憶内バイト位置ｎｐｋ（
ｏ≦に≦ｎ−１）のデータが先頭バイト位（醒：ＢＰｏ
に位僅合せされるように左もしくは右回転シフトすれば
よい。
ティトシフト回路を用い、転送対象プ゛−タ群の先頭バ
イトデータの置かれている主記憶内バイト位置ｎｐｋ（
ｏ≦に≦ｎ−１）のデータが先頭バイト位（醒：ＢＰｏ
に位僅合せされるように左もしくは右回転シフトすれば
よい。
まだ、ＲＥＧ−ＡとしてＢＰＯ−ＢＰｎ−、のバイト位
置を有し、ｎバイトのローティトシフト回路の出力が保
持されるｎバイトデータを用い、Ｉ化（′Ｉ−Ｂとして
ＢＰＱ〜ＢＰｎ−２のバイト位１べを有し、当該ｎバイ
トレジスタの〕Ｚイト位ＩｆＢＰＯ〜ｕＰ、 ２からの
ｎ−１バイトの出力が保持されるｎ−１バイトレジスタ
を用いる。そしｌ、ｎ Ｉバイ１・ｌ／レジスタらは
ＢＰｏ〜・ＢＰｋ−Ｊのバイト位置の出力（１（バイト
）を選択し、＋１パイ）・１／ヅスクから）；ｌ： Ｄ
ＰＩ、 〜ＩＭＰ７、−１のバイト位置の出力（ｎ−１
ｃバイト） ％： 、７１択しくただし、ＢＰｎ、のバ
イト位置の出力についでｉｌ： ｋの値に無関係に常時
選択さ′１１ろ）、これらｊ′ぺ択データ妙連結すわば
よい。
置を有し、ｎバイトのローティトシフト回路の出力が保
持されるｎバイトデータを用い、Ｉ化（′Ｉ−Ｂとして
ＢＰＱ〜ＢＰｎ−２のバイト位１べを有し、当該ｎバイ
トレジスタの〕Ｚイト位ＩｆＢＰＯ〜ｕＰ、 ２からの
ｎ−１バイトの出力が保持されるｎ−１バイトレジスタ
を用いる。そしｌ、ｎ Ｉバイ１・ｌ／レジスタらは
ＢＰｏ〜・ＢＰｋ−Ｊのバイト位置の出力（１（バイト
）を選択し、＋１パイ）・１／ヅスクから）；ｌ： Ｄ
ＰＩ、 〜ＩＭＰ７、−１のバイト位置の出力（ｎ−１
ｃバイト） ％： 、７１択しくただし、ＢＰｎ、のバ
イト位置の出力についでｉｌ： ｋの値に無関係に常時
選択さ′１１ろ）、これらｊ′ぺ択データ妙連結すわば
よい。
〔づ１′５明の効北〕
以上訂述し２だように本発明によれＶｌ：、主Ｆｉｄ憶
をワード単位でリードブクセスしても主記憶内のり（ぺ
送夕Ｊ ”（ｉう゛−タフ１″ｔ：を転送先のワード境
、智に編：！Ｉｓ Ｌ、で転送できるので、！ｔ？＋速
転送が可能となる。
をワード単位でリードブクセスしても主記憶内のり（ぺ
送夕Ｊ ”（ｉう゛−タフ１″ｔ：を転送先のワード境
、智に編：！Ｉｓ Ｌ、で転送できるので、！ｔ？＋速
転送が可能となる。
２（５１図は主配；憶の種々のバイト境界に１４かれる
う−り！１１−の格納状態と、これらデータ群が転送先
のワード境界に格納されている状態との対応を示′Ｊ−
図、第２図は本発明が適用される情報処Ｉ１１！装置）
〜゛１゛の一実が１ス例を示すブロック図、第３図シ」
土ｎ１ｌＥ実施例におけるｔｌＩ八隼への具体的構成を
示す図、２１〜４図は転送対象データ群の主記憶内格納
状に、（１と当該データ群の期待される内部メ・上り図
は鍾々の時点におりる装「内各部の状態を模式的に示す
図である。 １０・・・主記憶、２０・・メモリアドレスレジスタ（
ＭＡＲ）、３０・・編集部、４０・・・内ｆ’＋ｌ＼メ
モリ（ＤＩＳＦ ） １．？ ２０・・・左ローティト
シフト回路（ＳＦＴ ）、３３０ ・・・レジスタ（Ｒ
Ｆｉ：Ｇ−Ａ 、 ｎバイトレ・ゾスタ）、３４０ ・
−・し・ソスタ（ＲＦＪ−Ｂ 、ｎ−１バイトレジスタ
）１．ｑｓｏ・・・セレクタ回路、３１１０・・・デコ
ード回路。 出願入代：ｌｊ１人 弁理上 鈴 江 武 Ｃ？第１
う−り！１１−の格納状態と、これらデータ群が転送先
のワード境界に格納されている状態との対応を示′Ｊ−
図、第２図は本発明が適用される情報処Ｉ１１！装置）
〜゛１゛の一実が１ス例を示すブロック図、第３図シ」
土ｎ１ｌＥ実施例におけるｔｌＩ八隼への具体的構成を
示す図、２１〜４図は転送対象データ群の主記憶内格納
状に、（１と当該データ群の期待される内部メ・上り図
は鍾々の時点におりる装「内各部の状態を模式的に示す
図である。 １０・・・主記憶、２０・・メモリアドレスレジスタ（
ＭＡＲ）、３０・・編集部、４０・・・内ｆ’＋ｌ＼メ
モリ（ＤＩＳＦ ） １．？ ２０・・・左ローティト
シフト回路（ＳＦＴ ）、３３０ ・・・レジスタ（Ｒ
Ｆｉ：Ｇ−Ａ 、 ｎバイトレ・ゾスタ）、３４０ ・
−・し・ソスタ（ＲＦＪ−Ｂ 、ｎ−１バイトレジスタ
）１．ｑｓｏ・・・セレクタ回路、３１１０・・・デコ
ード回路。 出願入代：ｌｊ１人 弁理上 鈴 江 武 Ｃ？第１
Claims (1)
- バイト中位でアドレスが伺され７、■ワードがｎｙＲイ
トの主記憶を備えだ情報処甥装置においで、−に館主記
憶から転送対象プ゛−タ群もしくは当該転送対象データ
相を含むブ゛−タ群を１ワ一ド単位でｎ４．み出す手段
と、この手段によって上ｎｊコ王記憶から逐次Ｎｉｅ、
み出される■ワードのデータをバイト単位で回転シフト
するｎバイトのローティトシフト回路と、このローブイ
トシフト回路の出力をラッチするｎバイトレジスタと、
このｎバイトレジスタのｎ個のバイト位置からの出力の
うち、所定のｎ−１個のバイト位置からの出力をラッチ
するｎ−１バイトレジスタと、このｎ−１バイトレジス
タのｎ−１個のバイト位ＩＭ’ｒからのバイト出力と上
記ｎ−マイトレジスタの」二記７９ｒ定のｎ−１個のバ
イト位置からの各バイト出力とのいずれか一方を対応す
るバイト位置単位で選択するセレクタ回路と、このセレ
クタ回路および」１記ローティトシフｌ−回路を−１＝
記転送対象データ群の先頭バイトデータの主記憶アトｌ
メスの下位ｎｌ （ｍはｎ−２ｍを満足する整数）ビッ
トに応じて制御する手段と、」二記セレクタ回路から選
択出力されるｎ−］・マイトのデータと上記ｎバイトレ
ジスタのｎ個のツクイト位置からの出力のうち上記所定
のｎ−１個の・ぐイト位１葭を除くバイト位Ｉｆｆから
の・ぐイト出力とを当り亥バイト１１１力が１ワー１゛
の最後尾・ぐイトとなるように連結し１ワードのデータ
として転送する手段とを具備し、上記転送対象う゛−タ
群を転送先のワード境界に編集しＣ転送するようにした
ことを特徴とするデータ転送方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57188612A JPS5977558A (ja) | 1982-10-27 | 1982-10-27 | デ−タ転送方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57188612A JPS5977558A (ja) | 1982-10-27 | 1982-10-27 | デ−タ転送方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5977558A true JPS5977558A (ja) | 1984-05-04 |
Family
ID=16226719
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57188612A Pending JPS5977558A (ja) | 1982-10-27 | 1982-10-27 | デ−タ転送方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5977558A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62134743A (ja) * | 1985-12-06 | 1987-06-17 | Fujitsu Ltd | バイトアライン制御方式 |
| JPS6482236A (en) * | 1987-09-25 | 1989-03-28 | Casio Computer Co Ltd | Variable length data transfer device |
| JPH01114952A (ja) * | 1987-10-29 | 1989-05-08 | Nec Corp | 情報処理装置におけるメモリ間転送方式 |
| JPH03505016A (ja) * | 1989-03-15 | 1991-10-31 | エイエスティー・リサーチ，インコーポレイテッド | 直接メモリアクセス用制御器 |
| JPH05143443A (ja) * | 1991-05-15 | 1993-06-11 | Internatl Business Mach Corp <Ibm> | データ処理装置 |
| JP2010140127A (ja) * | 2008-12-10 | 2010-06-24 | Hitachi Ltd | データ転送処理装置及び方法 |
-
1982
- 1982-10-27 JP JP57188612A patent/JPS5977558A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62134743A (ja) * | 1985-12-06 | 1987-06-17 | Fujitsu Ltd | バイトアライン制御方式 |
| JPS6482236A (en) * | 1987-09-25 | 1989-03-28 | Casio Computer Co Ltd | Variable length data transfer device |
| JPH01114952A (ja) * | 1987-10-29 | 1989-05-08 | Nec Corp | 情報処理装置におけるメモリ間転送方式 |
| JPH03505016A (ja) * | 1989-03-15 | 1991-10-31 | エイエスティー・リサーチ，インコーポレイテッド | 直接メモリアクセス用制御器 |
| JPH05143443A (ja) * | 1991-05-15 | 1993-06-11 | Internatl Business Mach Corp <Ibm> | データ処理装置 |
| JP2010140127A (ja) * | 2008-12-10 | 2010-06-24 | Hitachi Ltd | データ転送処理装置及び方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5112325B2 (ja) | 参照テーブルアドレス指定システム及び方法 | |
| US7000099B2 (en) | Large table vectorized lookup by selecting entries of vectors resulting from permute operations on sub-tables | |
| US4852083A (en) | Digital crossbar switch | |
| JP6152558B2 (ja) | デジタル信号プロセッサ | |
| US20180342270A1 (en) | Memories and methods for performing vector atomic memory operations with mask control and variable data length and data unit size | |
| US4037213A (en) | Data processor using a four section instruction format for control of multi-operation functions by a single instruction | |
| JPH07219767A (ja) | 効率的なビット移動能力を有するデータ・プロセッサとその方法 | |
| US6721869B1 (en) | Method for deriving a word address and byte offset information | |
| JPH07168753A (ja) | モジュロ加算回路およびその動作方法 | |
| JPS5977558A (ja) | デ−タ転送方式 | |
| EP0113398B1 (en) | Indexed-indirect addressing method using prefix codes in a data processor | |
| US5903779A (en) | System and method for efficient packing data into an output buffer | |
| US6865272B2 (en) | Executing permutations | |
| JPH08212075A (ja) | 情報処理装置 | |
| JPH027097B2 (ja) | ||
| JPH0379736B2 (ja) | ||
| US7350019B2 (en) | Content addressable memory device capable of being used in cascaded fashion | |
| US20050033938A1 (en) | Network processing system, core language processor and method of executing a sequence of instructions in a stored program | |
| US20040024992A1 (en) | Decoding method for a multi-length-mode instruction set | |
| US6931508B2 (en) | Device and method for information processing | |
| US20060271614A1 (en) | Switched Processor Datapath | |
| US5708800A (en) | High speed microprocessor for processing and transferring N-bits of M-bit data | |
| JPH02126321A (ja) | 命令コードのデコード装置 | |
| JP2592979B2 (ja) | 信号処理用集積回路装置 | |
| JPH0553920A (ja) | 構造化アドレス生成装置 |