JPS5974712A - Ｄ級増幅回路 - Google Patents
Ｄ級増幅回路Info
- Publication number
- JPS5974712A JPS5974712A JP18449582A JP18449582A JPS5974712A JP S5974712 A JPS5974712 A JP S5974712A JP 18449582 A JP18449582 A JP 18449582A JP 18449582 A JP18449582 A JP 18449582A JP S5974712 A JPS5974712 A JP S5974712A
- Authority
- JP
- Japan
- Prior art keywords
- feedback
- circuit
- output
- amplifier
- low
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は帰還量を自由に設定できるオーディオ用り級増
幅器に関する。
幅器に関する。
従来のＤ級増幅器は九とえば勇１図に示す如く構成され
ている。
ている。
入力端子ＩＮに印加され良オーディオイｅ号が反転入力
端子に印加されキャリヤとしての三角波信号が非反転入
力端子に印加されオーディオ信号をＰＷＭ変調する比較
器１を備え、比較器１のＰＷＭ変調波は四−パスフィル
タ２を介して負荷３に供給するように構成してらる。
端子に印加されキャリヤとしての三角波信号が非反転入
力端子に印加されオーディオ信号をＰＷＭ変調する比較
器１を備え、比較器１のＰＷＭ変調波は四−パスフィル
タ２を介して負荷３に供給するように構成してらる。
また比較器１の出力から抵抗Ｒ（を介して負帰還が施し
である。比較器１の反転入力端子にはコンデンサ０が接
続してあって、コンデンサＣはＰＷＭ信号中のキャリヤ
帯を除去するもので、オー −ディオ帯にのみ
負帰還をかけようとするものである。しかしキャリヤ帯
を完全に除去することはできす、側波帯の一部が負帰還
される。
である。比較器１の反転入力端子にはコンデンサ０が接
続してあって、コンデンサＣはＰＷＭ信号中のキャリヤ
帯を除去するもので、オー −ディオ帯にのみ
負帰還をかけようとするものである。しかしキャリヤ帯
を完全に除去することはできす、側波帯の一部が負帰還
される。
しかるに、ＰＷＭ変詞回路として働く比較器１と負帰還
のサミング回路が兼用されているため、ＰＷＭ波の側波
帯（積分波）とキャリヤとが相互干渉を起し、直線的な
変調が行なえず、歪が発生する。これは帰還量が増加す
る程この傾向は増大する欠点があった。
のサミング回路が兼用されているため、ＰＷＭ波の側波
帯（積分波）とキャリヤとが相互干渉を起し、直線的な
変調が行なえず、歪が発生する。これは帰還量が増加す
る程この傾向は増大する欠点があった。
また、コンデンサＣによってＰＷＭの側波帯を十分に除
去部ようとすれば、オーディオ帯高域の帰還量を著るし
く低下させ、歪を増加させる欠点があった。
去部ようとすれば、オーディオ帯高域の帰還量を著るし
く低下させ、歪を増加させる欠点があった。
また上記の理由によシ負帰還量には限界がちシ歪の改善
も十分ではなかった。
も十分ではなかった。
また、負帰還を第１図においてローパスフィルタ２の出
力端子からとると、負荷３がスピーカの如くその位相特
性が大きく変化する負荷の場合、安定な負帰還が不可能
となる欠点が生ずる。
力端子からとると、負荷３がスピーカの如くその位相特
性が大きく変化する負荷の場合、安定な負帰還が不可能
となる欠点が生ずる。
本発明は上記にかんがみなされたもので、上記の欠点を
解消したＤ級増幅器を提供することを目的とする。
解消したＤ級増幅器を提供することを目的とする。
この目的は本発明によればパルス幅変副器と負帰還サミ
ングポイントとを分離するとともに１帰還路に高次のロ
ーパスフィルタを挿入することによって達成される。
ングポイントとを分離するとともに１帰還路に高次のロ
ーパスフィルタを挿入することによって達成される。
以下、本発明を実施例によシ説明する。
第２図は本発明の一実施例のプ四ツク図である。
入力端子ＩＮに印加されたオーディオ信号はローパスフ
ィ ルタ１０を介してアナログ増幅器４に印加し、増幅
器４の出力はバイパスフィルタ２０を介してパルス幅変
調器３０−８に印加し、パルス幅変調器３０−１の出力
は電力スイッチング回路３Ｇ−，に供給し、電力スイッ
チング回路３〇−２の出力はローパスフィルタ４０に印
加し１ ローパスフィルタ４０の出力は負荷３に供給す
る。
ィ ルタ１０を介してアナログ増幅器４に印加し、増幅
器４の出力はバイパスフィルタ２０を介してパルス幅変
調器３０−８に印加し、パルス幅変調器３０−１の出力
は電力スイッチング回路３Ｇ−，に供給し、電力スイッ
チング回路３〇−２の出力はローパスフィルタ４０に印
加し１ ローパスフィルタ４０の出力は負荷３に供給す
る。
また電力スイッチング回路３０−３の出力はローパスフ
ィルタ５０および帰還回路５を介して増幅器４に負帰還
するように構成しである。
ィルタ５０および帰還回路５を介して増幅器４に負帰還
するように構成しである。
ここで、ローパスフィルタ１０、バイパスフィルタ２０
、ローパスフィルタ４０および５０の伝達関数をそれぞ
れＧ＋ （１１） ＋ Ｇ、（ｓ） ＋ Ｃｒ４ＣＢ）
オヨＵＧｓ （ｓ）とし、増幅器４の利得をム０、パル
ス幅変調器３０−Ｉ および電力スイッチング回路３ｏ
−！の伝達関数Ｇｓ（ｓ）＝定数αとする。また帰還回
路５の帰還率をβとする。
、ローパスフィルタ４０および５０の伝達関数をそれぞ
れＧ＋ （１１） ＋ Ｇ、（ｓ） ＋ Ｃｒ４ＣＢ）
オヨＵＧｓ （ｓ）とし、増幅器４の利得をム０、パル
ス幅変調器３０−Ｉ および電力スイッチング回路３ｏ
−！の伝達関数Ｇｓ（ｓ）＝定数αとする。また帰還回
路５の帰還率をβとする。
また、Ｇｙ（ｇ）＝ １／Ｇｓ（＄１） ＨＧ１（ｓ）
＊ Ｇ＋（８） ＝Ｃ１＊（ｇ）に設定しである。
＊ Ｇ＋（８） ＝Ｃ１＊（ｇ）に設定しである。
そこでループゲインムβは
ムβ＝ム０拳α＠Ｇ、（ｇ）・Ｃｒ、（Ｂ）・β・・・
・・・・・・（１）となる。
・・・・・・（１）となる。
いま’ ””）＝Ｔ’；ＴｉＵに設定しであるため、ム
βはム。・αφβで周波数に無関係に一定となる０すな
わち望みの周波数附近まで一定の負帰還が可能となる。
βはム。・αφβで周波数に無関係に一定となる０すな
わち望みの周波数附近まで一定の負帰還が可能となる。
実際にはムβはゲインクロスオー／＜附近で１次の関数
になる様にするので帰還量はある値から減衰する０ イマ、ローパスフィルター０．の出力端Ｐから電力スイ
ッチング回路３０−！の出力端Ｑまでの仕上シ利得ムＮ
Ｆはｅｔ（ｇ）＝−−！−一とすればＧ、（！ｌ） ムＮＦ ＝Ａｏ ・Ｇｔ（１） ・α／（１＋ム。・α
・β） ・（２１Ａｏ・α・β〉１では ムＮＦ＝７°０・（Ｂ）°°°°°°°°゛°°°°°
°°“°°°゛°°°°゛°°（３）となる。
になる様にするので帰還量はある値から減衰する０ イマ、ローパスフィルター０．の出力端Ｐから電力スイ
ッチング回路３０−！の出力端Ｑまでの仕上シ利得ムＮ
Ｆはｅｔ（ｇ）＝−−！−一とすればＧ、（！ｌ） ムＮＦ ＝Ａｏ ・Ｇｔ（１） ・α／（１＋ム。・α
・β） ・（２１Ａｏ・α・β〉１では ムＮＦ＝７°０・（Ｂ）°°°°°°°°゛°°°°°
°°“°°°゛°°°°゛°°（３）となる。
Ｇｔ（ｌｉ）は高域上昇回路となるので、五ＮＦも高域
で上昇することになるが、ム０の入力前または９点に後
で、−一り−すなわちＧｆｉ（ｇ）の伝達関数を持つＧ
ｔ（ｓ） フィルタを通せば総合特性は１／βで平坦となる０した
がってゲイン交点よシ低い周波数でるように設定すれば
、Ｄ級増幅器が従来のアナログ負帰還増幅器と同様に扱
えることになる。
で上昇することになるが、ム０の入力前または９点に後
で、−一り−すなわちＧｆｉ（ｇ）の伝達関数を持つＧ
ｔ（ｓ） フィルタを通せば総合特性は１／βで平坦となる０した
がってゲイン交点よシ低い周波数でるように設定すれば
、Ｄ級増幅器が従来のアナログ負帰還増幅器と同様に扱
えることになる。
第３図は第２図に示した本発明の一実施例における具体
的回路図を示しておシ、第３図に示すＤ級増幅器におい
てはローパスフィルタ１０に省略し、Ｇ４（８） ＝Ｃ
５（ｓ）としである。
的回路図を示しておシ、第３図に示すＤ級増幅器におい
てはローパスフィルタ１０に省略し、Ｇ４（８） ＝Ｃ
５（ｓ）としである。
バイパスフィルタ２ｏは増幅器２１、抵抗２２〜２５お
よびコンデンサ２６．２７からなる２次アクティブバイ
パスフィルタで構成しである。
よびコンデンサ２６．２７からなる２次アクティブバイ
パスフィルタで構成しである。
また、ローパスフィルタ４０はコンデンサ４１トコイル
４２から構成してあシ、ローパスフィルタ５０は抵抗５
１．５２およびコシデンサ５３゜５４からなる２次のロ
ーパスフィルタで構成シである。
４２から構成してあシ、ローパスフィルタ５０は抵抗５
１．５２およびコシデンサ５３゜５４からなる２次のロ
ーパスフィルタで構成シである。
Ｍ３図に示す具体的回路においてはパルス幅変調器３０
−３はキャリヤの発振と変調とを自身の回路で行なって
いる。
−３はキャリヤの発振と変調とを自身の回路で行なって
いる。
以上の如く構成した本具体的回路において、電力スイッ
チング回路３０−８の出力ＰＷＭ波のスペクトルは第５
図に示す如くになシ、ローパスフィルタ４０のコイル４
２およびコンデンサ４１からなる２次のローパスフィル
タによってキャリヤ帯を除却している０ 寸た、ローパスフィルタ１０を省略したのは、負荷３か
らみたキャリヤ帯の除去率が大きくなるためである。
チング回路３０−８の出力ＰＷＭ波のスペクトルは第５
図に示す如くになシ、ローパスフィルタ４０のコイル４
２およびコンデンサ４１からなる２次のローパスフィル
タによってキャリヤ帯を除却している０ 寸た、ローパスフィルタ１０を省略したのは、負荷３か
らみたキャリヤ帯の除去率が大きくなるためである。
第３図に示す具体的回路の周波数特性を第４図に示す。
第４図において、ｙは帰還量を示し、周波ａｆｘはゲイ
ンクロスオーバでこれ以上は帰還がかからない様にして
いる。
ンクロスオーバでこれ以上は帰還がかからない様にして
いる。
第２因および第３図から判る如くループくスフィルタ５
０と帰還回路５からなる帰還ループと１キヤリー１Ｆ除
去のローパスフィルタ４０とは独立しておシ、帰還量の
設定と、キャリヤ帯の除去率の設定とが別々に行なえる
。従って帰還量を減することなく、初段へフィードバッ
クする信号のキャリヤ帯の除去を十分に行なうことがで
きるＯまた、サミングポイントである初段は単なるアナ
ログ増幅器であるため、フィートノくツク信号中に多少
側波帯が残っていても側波帯が増幅されるのみで、従来
の如くキャリヤと相互干渉を起すことも無い。
０と帰還回路５からなる帰還ループと１キヤリー１Ｆ除
去のローパスフィルタ４０とは独立しておシ、帰還量の
設定と、キャリヤ帯の除去率の設定とが別々に行なえる
。従って帰還量を減することなく、初段へフィードバッ
クする信号のキャリヤ帯の除去を十分に行なうことがで
きるＯまた、サミングポイントである初段は単なるアナ
ログ増幅器であるため、フィートノくツク信号中に多少
側波帯が残っていても側波帯が増幅されるのみで、従来
の如くキャリヤと相互干渉を起すことも無い。
また増幅された側波帯は再びパルス変調回路３Ｏ−１１
Ｃ入力されるがこの部分は帰還ループ中にあるため１多
少歪が生じても十分に抑圧し得る。
Ｃ入力されるがこの部分は帰還ループ中にあるため１多
少歪が生じても十分に抑圧し得る。
々お第３図においてバイパスフィルタ２０、ローパスフ
ィルタ４０および５０は２次の／Ｎ イ／＜ スフィル
タ、２次のローパスフィルタの場合を例示したが２次以
上の高次のものであってもよ（、ＬＯフィルタを利用し
てもよい０ またパルス幅変調回路３０−１はオーディオ信号が零の
場合はキャリヤのみが出力されるーくパルス幅変調回路
であるが、オーディオ信号が零のとき、キャリヤが出力
されない所謂キャリヤサプレス形の変調回路であっても
差支えない０また第３図においては自励型のパルス幅変
調器の場合を例示したが、キャリヤ発振器が別途設けら
れている他励型のパルス幅変調器であってもよく、その
方が安定でもある。
ィルタ４０および５０は２次の／Ｎ イ／＜ スフィル
タ、２次のローパスフィルタの場合を例示したが２次以
上の高次のものであってもよ（、ＬＯフィルタを利用し
てもよい０ またパルス幅変調回路３０−１はオーディオ信号が零の
場合はキャリヤのみが出力されるーくパルス幅変調回路
であるが、オーディオ信号が零のとき、キャリヤが出力
されない所謂キャリヤサプレス形の変調回路であっても
差支えない０また第３図においては自励型のパルス幅変
調器の場合を例示したが、キャリヤ発振器が別途設けら
れている他励型のパルス幅変調器であってもよく、その
方が安定でもある。
また、本実施例においてゲイン交点よシ十分低い周波数
において、Ｊ（１り ＝ １ ／（ｒｓ（１） ｒ ”
１（’） ”Ｃ２Ｃ２４（＝Ｇ、 （ｓ）としたが、こ
れに限るのみではなく、要は最小条件として系が安定と
なるためＫはＧｖ（８） ＩＩＧｓ（８）がゲイン交点
附近で略１次の遅れ関数となればよい０ 以上説明した如く本発明によれば、大量の負帰還が可能
なり級増幅器を得ることができ、低歪、低音の高性能な
高効率り級増幅器が得られる。
において、Ｊ（１り ＝ １ ／（ｒｓ（１） ｒ ”
１（’） ”Ｃ２Ｃ２４（＝Ｇ、 （ｓ）としたが、こ
れに限るのみではなく、要は最小条件として系が安定と
なるためＫはＧｖ（８） ＩＩＧｓ（８）がゲイン交点
附近で略１次の遅れ関数となればよい０ 以上説明した如く本発明によれば、大量の負帰還が可能
なり級増幅器を得ることができ、低歪、低音の高性能な
高効率り級増幅器が得られる。
また、帰還量の設定とキャリヤの除去とを独立して行な
えるので、キャリヤ帯を除去しようとして帰還量を減す
る様な矛盾が生じない。
えるので、キャリヤ帯を除去しようとして帰還量を減す
る様な矛盾が生じない。
またサミングポイントがパルス幅変調部とは別で初段ア
ナログ増幅部となっているので、側波帯の干渉による歪
の発生がない０ パルス幅変調回路で発生する歪は殆んど抑圧される。ま
た、閉ループ利得は高域上昇特性、すなわちプリエンフ
ァシスがかけられた状態になっているので出力段のロー
パスフィルタの減衰量を大きくとることができて、中ャ
リャ帯および雑音の除去を充分に行なうことができる０
ナログ増幅部となっているので、側波帯の干渉による歪
の発生がない０ パルス幅変調回路で発生する歪は殆んど抑圧される。ま
た、閉ループ利得は高域上昇特性、すなわちプリエンフ
ァシスがかけられた状態になっているので出力段のロー
パスフィルタの減衰量を大きくとることができて、中ャ
リャ帯および雑音の除去を充分に行なうことができる０
第１図は従来のＤ級増幅器のブロック図、第２図は本発
明の一実施例のブロック図、第３図は第２図のブロック
図で示したＤ級増幅器の具体的回路図、第４図は第３図
に示すＤ級増幅器の作用の説明に供する特性図、第５図
は本発明の一実施例によるパルス幅変調波のスペクトル
図である。 ４・・・増幅器、５・・・帰還回路、１０．４０および
５０・・・ローパスフィルタ、２０・・・バイパスフィ
ルタ、３０〜ｌ・・・パルス幅変調回路、３０−！・・
・電力スイッチング回路。 特許出願人 パイオニア株式会社 第１図 第２図 第３図 ２０１１１＋４１ ｊ →谷すア箒−（′
明の一実施例のブロック図、第３図は第２図のブロック
図で示したＤ級増幅器の具体的回路図、第４図は第３図
に示すＤ級増幅器の作用の説明に供する特性図、第５図
は本発明の一実施例によるパルス幅変調波のスペクトル
図である。 ４・・・増幅器、５・・・帰還回路、１０．４０および
５０・・・ローパスフィルタ、２０・・・バイパスフィ
ルタ、３０〜ｌ・・・パルス幅変調回路、３０−！・・
・電力スイッチング回路。 特許出願人 パイオニア株式会社 第１図 第２図 第３図 ２０１１１＋４１ ｊ →谷すア箒−（′
Claims (1)
- アナログ増幅回路と、該アナログ増幅回路よりのアナロ
グ出力をパルス変調するパルス変調回路と、該パルス変
調回路よりの変調信号によってスイッチングする電力ス
イッチング出力回路と、該電力スイッチング出力回路か
らの負帰還路にある帰還率て初段入力部にフィードバッ
クする２次以上のローパスフィルタとを初段に接続し、
少なくとも上記ローパスフィルタの次数よシー次だけ小
さいバイパスフィルタを帰還路内に含むことを特徴とす
るＤ級増幅回路〇
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18449582A JPS5974712A (ja) | 1982-10-22 | 1982-10-22 | Ｄ級増幅回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18449582A JPS5974712A (ja) | 1982-10-22 | 1982-10-22 | Ｄ級増幅回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5974712A true JPS5974712A (ja) | 1984-04-27 |
Family
ID=16154175
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18449582A Pending JPS5974712A (ja) | 1982-10-22 | 1982-10-22 | Ｄ級増幅回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5974712A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6436110A (en) * | 1987-07-10 | 1989-02-07 | Paul Buiee E Co Ets | Method and apparatus for pulse code modulation |
| US20110293100A1 (en) * | 2010-05-28 | 2011-12-01 | Fairchild Semiconductor Corporation | Audio amplifier performance while maintaining usb compliance and power down protection |
-
1982
- 1982-10-22 JP JP18449582A patent/JPS5974712A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6436110A (en) * | 1987-07-10 | 1989-02-07 | Paul Buiee E Co Ets | Method and apparatus for pulse code modulation |
| US20110293100A1 (en) * | 2010-05-28 | 2011-12-01 | Fairchild Semiconductor Corporation | Audio amplifier performance while maintaining usb compliance and power down protection |
| US8699717B2 (en) * | 2010-05-28 | 2014-04-15 | Fairchild Semiconductor Corporation | Audio amplifier performance while maintaining USB compliance and power down protection |
| US9246445B2 (en) | 2010-05-28 | 2016-01-26 | Fairchild Semiconductor Corporation | Audio amplifier performance while maintaining USB compliance and power down protection |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5808512A (en) | Feed forward amplifiers and methods | |
| US5521549A (en) | Stabilization of closed-loop power controllers | |
| US7429890B2 (en) | PWM digital amplifier with high-order loop filter | |
| US6300825B1 (en) | PWM amplifier with feedback loop integrator | |
| JPH09121128A (ja) | 改良されたクラスｄ増幅器および方法 | |
| US7345533B2 (en) | PWM digital amplifier with high-order loop filter | |
| JPH10511235A (ja) | 効率的な線形電力増幅 | |
| US4021745A (en) | Pulse width modulated signal amplifier | |
| EP0644649B1 (en) | A pulse width modulation amplifier | |
| US4103243A (en) | Method and system for controlling peak signal levels in a bandlimited recording or transmission system employing high-frequency pre-emphasis | |
| US4134074A (en) | Dynamic transient response filter | |
| JPS5974712A (ja) | Ｄ級増幅回路 | |
| US5276403A (en) | Nonlinear preemphasis-deemphasis system | |
| JP3461263B2 (ja) | デルタシグマ変調増幅器 | |
| JP2000307428A (ja) | １ビット信号再生装置 | |
| JP3804631B2 (ja) | 増幅装置 | |
| JPS62145981A (ja) | フイルタ回路 | |
| JPH04159803A (ja) | 電力増幅器 | |
| JPH0139243B2 (ja) | ||
| JPS6077556A (ja) | 干渉波除去法 | |
| US20200153396A1 (en) | Digital amplifier and output device | |
| JPH01183922A (ja) | 周波数トラップ装置 | |
| JP3231927B2 (ja) | フィルター回路 | |
| GB2069275A (en) | HF power amplifier | |
| JP3819965B2 (ja) | 送信回路とその送信電力自動調整方法 |